SH7750 CPU ボードユーザーズマニュアル

ADJ-702-267
日立マイクロコンピュータ開発環境システム
SH7750 CPU ボード
ユーザーズマニュアル
発行年月日
平成 11 年 3 月第 1 版
発行
株式会社日立製作所
半導体事業本部統括営業本部
編集
株式会社超 L メディア
技術ドキュメントグループ
株式会社日立製作所 1999
ご注意
1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当す
るものを輸出する場合，または国外に持ち出す場合は日本国政府の許可が必要です。
2. 本書に記載された情報の使用に際して，弊社もしくは第三者の特許権，著作権，商標権，その他の知的所有権等の
権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した事により
第三者の知的所有権等の権利に関わる問題が生じた場合，弊社はその責を負いませんので予めご了承ください。
3. 製品及び製品仕様は予告無く変更する場合がありますので，最終的な設計，ご購入，ご使用に際しましては，事前
に最新の製品規格または仕様書をお求めになりご確認ください。
4. 弊社は品質・信頼性の向上に努めておりますが，宇宙，航空，原子力，燃焼制御，運輸，交通，各種安全装置，ラ
イフサポート関連の医療機器等のように，特別な品質・信頼性が要求され，その故障や誤動作が直接人命を脅かし
たり，人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は，事前に弊社営業担当迄ご相談をお願い致
します。
5. 設計に際しては，特に最大定格，動作電源電圧範囲，放熱特性，実装条件及びその他諸条件につきましては，弊社
保証範囲内でご使用いただきますようお願い致します。
保証値を越えてご使用された場合の故障及び事故につきましては，弊社はその責を負いません。
また保証値内のご使用であっても半導体製品について通常予測される故障発生率，故障モードをご考慮の上，弊社
製品の動作が原因でご使用機器が人身事故，火災事故，その他の拡大損害を生じないようにフェールセーフ等のシ
ステム上の対策を講じて頂きますようお願い致します。
6. 本製品は耐放射線設計をしておりません。
7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
8. 本書をはじめ弊社半導体についてのお問い合わせ，ご相談は弊社営業担当迄お願い致します。
重要事項
・当 CPU ボードをご使用になる前に必ずユーザーズマニュアルをよく読んで理解してください。
・ユーザーズマニュアルは、
・ユーザーズマニュアルは、必ず保管し、使用上不明な点がある場合は再読してください。
ュアルは、必ず保管し、使用上不明な点がある場合は再読してください。
CPU ボードとは：
ボードとは
ここでいう CPU ボードとは、株式会社日立製作所（以下、「日立」という。）が製作した次の製品を示し
ます。
（１）CPU ボード本体、（２）電源ケーブル
お客様のユーザシステム及びホストコンピュータは含みません。
CPU ボードの使用目的：
ボードの使用目的
当 CPU ボードは、日立マイクロコンピュータ SH7750 を使用したシステムの開発を支援する装置です。ソ
フトウェアとハードウェアの両面から、システム開発を支援します。
ホストコンピュータに接続することで簡単なデバッグ機能を提供し、システムのデバッグ、性能評価等、
SH7750 応用システムの開発を可能にします。
この他に、拡張ボードを設置するスペースを設けており、PCMCIA の CardSlot、メモリ、I/O を増設し、
評価する事ができます。
但し、使用目的はデバッグ、性能評価に限定させていただきます。お客様の最終製品に組み込まれた形で、
恒久的に使用可能な設計にはなっておりません。
この使用目的に従って、当 CPU ボードを正しくお使いください。この目的以外の当 CPU ボードの使用を堅
くお断りします。
使用制限：
使用制限
当 CPU ボードは、開発支援用として開発したものです。従って、機器組み込み用として使用しないでくだ
さい。また、以下に示す開発用途に対しても使用しないでください。
１ライフサポート関連の医療機器用（人命にかかわる装置用）
２原子力開発機器用
３航空機開発機器用
４宇宙開発機器用
このような目的で当 CPU ボードの採用をお考えのお客様は、当社営業所窓口へ是非ご連絡いただきますよ
うお願いします。
放射ノイズについて：
放射ノイズについて：
当 CPU ボードは、放射ノイズ対策を行なっていません。ご使用する場合には、お客様側にて放射ノイズ対
策を行なうようにしてください。
製品の変更について：
製品の変更について
日立は、当 CPU ボードのデザイン、性能及び安全性を絶えず改良する方針をとっています。したがって、
予告なく仕様、デザイン、及びユーザーズマニュアルを変更することがあります。
CPU ボードを使う人は：
ボードを使う人は：
当 CPU ボードは、ユーザーズマニュアルをよく読み、理解した人のみが使ってください。
特に、当 CPU ボードを初めて使う人は、当 CPU ボードをよく理解し、使いなれている人から指導を受けるこ
とをお薦めします。
保証の範囲：
保証の範囲
日立は、お客様が製品をご購入された日から１年間は、無償で故障品を修理、又は交換いたします。
但し、（１）製品の誤用、濫用、又はその他異常な条件下での使用
（２）日立以外の者による改造、修理、保守、又はその他の行為
（３）ユーザシステムの内容、または使用
（４）災害、地震、又はその他の事故
により、故障が生じた場合はご購入から１年以内でも有償で修理、又は交換を行います。
また、日本国内で購入され、かつ、日本国内で使用されるものに限ります。
その他の重要事項：
その他の重要事項
１本資料に記載された情報、製品または回路の使用に起因する損害または特許権その他権利の侵害に
関しては、日立は一切の責任を負いません。
２本資料によって第三者または日立の特許権その他権利の実施権を許諾するものではありません。
版権所有：
版権所有
このユーザーズマニュアル及び当 CPU ボードは著作権で保護されており、すべての権利は日立に帰属して
います。このユーザーズマニュアルの一部であろうと全部であろうといかなる箇所も、日立の書面による事
前の承諾なく、複写、複製、転載することはできません。
図について：
図について
このユーザーズマニュアルの一部の図は、実物と違っていることがあります。
予測できる危険の限界：
予測できる危険の限界
日立は、潜在的な危険が存在するおそれのあるすべての起こりうる諸状況や誤使用を予見できません。し
たがって、このユーザーズマニュアルと、当 CPU ボードに貼付されている警告がすべてではありません。お
客様の責任で、当 CPU ボードを正しく安全にお使いください。
安全事項
・当 CPU ボードをご使用になる前に、必ずユーザーズマニュアルをよく読んで理解してください。
・ユーザーズマニュアルは、必ず保管し、使用上不明な点がある場合は再読してください。
シグナル・ワードの定義
シグナル・ワードの定義
危険は、切迫
切迫した危険な状況で回避しない場合には、
回避しない場合には、
切迫
死亡または重傷を負うことになりうることを定義します。
ただし、本製品では該当するものはありません。
警告は、潜在的
潜在的に危険な状況で回避しない場合には、
回避しない場合には、
潜在的
死亡または重傷を負うことになりうることがあることを定義します。
これは機器、装置などが損害を被る可能性があることの警告
機器、装置などが損害を被る可能性があることの警告にも使用します。
機器、装置などが損害を被る可能性があることの警告
注意は、潜在的に危険な状況で回避しない場合には、
回避しない場合には、
軽傷または中程度の傷害
中程度の傷害を負うことになるおそれがあることを定義します。
軽傷
中程度の傷害
これは人体、機器、及び情報の損害を被る可能性がある行動に対する
人体、機器、及び情報の損害を被る可能性がある行動に対する
注意にも使用しています。
注意
注、留意事項は、例外的な条件や注意を操作手順や説明記述の中で、ユーザに伝達する場合に使用
しています。
！警告
１ CPU
１ CPU ボードをご使用になる場合、必ずマニュアルに記載されている電源条件を満たすように注意して
ください。
電源ケーブルの逆接続や、VCC
電源ケーブルの逆接続や、
VCC ・ GND 間の短絡、または保証範囲を超える過電圧の印加を行なった場合、
CPU ボードとユーザシステムの発煙発火の可能性があります。
また、デバッグ中のユーザプログラム
のユーザプログラムの破壊
の破壊の可能性があります。
また、デバッグ中
のユーザプログラム
の破壊
の可能性があります。
２ CPU
２ CPU ボードまたはユーザシステムのパワーオン時、すべてのケーブル類、コネクタ、ショート
コネクタ（ジャンパ）の抜き差しを行なわないでください。
コネクタ
（ジャンパ）の抜き差しを行なわないでください。
抜き差しを行なった場合、CPU
抜き差しを行なった場合、
CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラム
のユーザプログラムの破壊
の破壊の可能性があります。
デバッグ中
のユーザプログラム
の破壊
の可能性があります。
３ CPU
３ CPU ボードまたはユーザシステムのパワーオン時、CPU
ボードまたはユーザシステムのパワーオン時、CPU ボードとユーザシステムに導電性の物体が
触れないようにしてください。
導電性の物体が触れた場合、 CPU ボードとユーザシステムの発煙発火の可能性があります。
また、デバッグ中のユーザプログラム
のユーザプログラムの破壊
の破壊の可能性があります。
また、デバッグ中
のユーザプログラム
の破壊
の可能性があります。
４ CPU
４ CPU ボードとユーザシステム上のコネクタはピン番号を確かめて正しく接続してください。
接続を誤ると CPU ボードとユーザシステムの発煙発火の可能性があります。
はじめに
このたびは、SH7750CPU ボードをお買いあげいただき誠に有り難うございます。
SH7750CPU ボードは、日立オリジナルマイクロコンピュータ SH7750 を使用したシステムの開発を
ソフトウェア、ハードウェアの両面からサポートする支援装置です。
本マニュアルは、SH7750CPU ボードの機能と、操作方法を説明しており、「概要」「CPU ボードの
仕様」「操作方法」「ファームウェアコマンド」「制限事項」「付録」から構成されております。
「概要」「CPU ボードの仕様」「操作方法」では、SH7750CPU ボードの概要と機能仕様、ご使用に
あたっての環境設定について説明しております。
「ファームウェアコマンド」では、ファームウェアコマンドの詳細について説明しております。
「制限事項」「付録」では、SH7750CPU ボードの仕様上の制限とご使用にあたっての注意事項、エ
ラーメッセージ等について説明しております。
本製品の機能・性能を十分に理解して頂くためにも、このマニュアルを是非お読みください。
［関連マニュアル］
●SH7750 ハードウェアマニュアル
●SH7750 プログラミングマニュアル
●SH シリーズクロスアセンブラユーザーズマニュアル(HS0700ASCU3SJ/E)
●SH シリーズＣコンパイラユーザーズマニュアル(HS0700CLCU4SJ/E)
●SH7750 E10 エミュレータユーザーズマニュアル(HS7750SDS01HJ/E)
●SH7750 E10A エミュレータユーザーズマニュアル(HS7750KCM01HJ/E)
*1：IBM PC は米国 IBM 社の登録商標です。
*2：Windows95,Windows は米国 Microsoft Corporation の米国およびその他における登録商標です。
i
目次
１．概要......................................................................................................................................1
１．概要
１．１特長 ............................................................................................................................1
１．２梱包品の確認
梱包品の確認............................................................................................................2
１．２梱包品の確認
１．３システム構成 .............................................................................................................3
１．４外部仕様....................................................................................................................4
１．４外部仕様
１．５ブロック図...................................................................................................................5
１．５ブロック図
１．６メモリマップ ................................................................................................................6
１．７実装レイアウト ...........................................................................................................7
２．CPU
ボードの仕様..............................................................................................................9
２．
CPU ボードの仕様
２．１パラレルインタフェース .............................................................................................9
２．２シリアルインタフェース............................................................................................11
２．２シリアルインタフェース
２．３ユーザ拡張ボードインタフェース ...........................................................................13
２．４エミュレータインタフェース ......................................................................................21
２．５スイッチ ....................................................................................................................22
２．６ショートピン ..............................................................................................................23
２．７電源仕様..................................................................................................................24
２．７電源仕様
２．７．１入力電源.........................................................................................................24
２．７．２拡張ボード用電源供給コネクタ.....................................................................25
３．操作方法 ...........................................................................................................................27
３．１システムの構成
３．１システムの構成 .......................................................................................................27
３．２ SH7750CPU
３．２ SH7750CPU ボードの設定 .....................................................................................32
３．３ホストコンピュータの設定 .......................................................................................32
３．４オペレーション .........................................................................................................33
３．４．１動作状態遷移.................................................................................................33
３．４．２メッセージ........................................................................................................33
４．ファームウェアコマンド .....................................................................................................35
４．１コマンド機能一覧 ....................................................................................................35
４．２ファームウェアコマンドの機能................................................................................36
４．２ファームウェアコマンドの機能
４．２．１ユーザプログラムのロード／セーブ／ベリファイ .........................................36
４．２．２ユーザプログラムの実行／ブレーク／シングルステップ ............................36
４．２．３メモリ／レジスタアクセス ...............................................................................37
４．２．４ユーザ例外処理ハンドラのデバッグ.............................................................37
４．３コマンド入力と表示 .................................................................................................41
４．３．１コマンド入力と表示 ........................................................................................41
４．３．２特殊キー入力 .................................................................................................41
４．４ファームウェアコマンド ............................................................................................42
４．４．１ .R ....................................................................................................................43
４．４．２ BA/BB ...........................................................................................................47
ii
４．４．３ DB/DW/DL ....................................................................................................52
４．４．４ EX...................................................................................................................55
４．４．５ FB/FW/FL ........................................................................................................................ 57
４．４．６ GO ..................................................................................................................59
４．４．７ HE...................................................................................................................61
４．４．８ ID ....................................................................................................................62
４．４．９ LD...................................................................................................................63
４．４．１０ MB/MW/ML ................................................................................................65
４．４．１１ MV ...............................................................................................................67
４．４．１２ PL ................................................................................................................68
４．４．１３ PV................................................................................................................69
４．４．１４ RD................................................................................................................71
４．４．１５ SB................................................................................................................72
４．４．１６ SI .................................................................................................................75
４．４．１７ SS ................................................................................................................77
４．４．１８ SV................................................................................................................79
４．４．１９ VR................................................................................................................80
５．制限事項 ...........................................................................................................................83
５．１ I/O
ポート.................................................................................................................83
５．１ I/O ポート
５．２ CPU
動作モード.......................................................................................................83
５．２ CPU 動作モード
５．３拡張バス ..................................................................................................................83
５．３．１拡張バスで使用できるエリア.........................................................................83
５．３．２拡張バスに接続不可能なデバイス...............................................................83
５．３．３ PCMCIA ..........................................................................................................83
５．３．４割り込み..........................................................................................................83
５．３．５ DMA.................................................................................................................83
５．４ SCI
５．４ SCI ............................................................................................................................84
５．５パラレルインタフェース ...........................................................................................84
５．６ PL
５．６ PL , PV コマンド ......................................................................................................84
５．７割込みハンドラ内のブレーク..................................................................................84
５．７割込みハンドラ内のブレーク
５．８ＳＶコマンドによるセーブ.........................................................................................84
５．８ＳＶコマンドによるセーブ
５．９ＳＨ７７５０用エミュレータの接続 ............................................................................84
５．９．１マニュアルリセットＳＷ ...................................................................................84
５．９．２競合 .................................................................................................................84
iii
表目次
表 1-1 SH7750CPU ボード構成品................................................................................... 2
表 1-2 外部仕様 ............................................................................................................... 4
表 1-2 外部仕様（続き）.................................................................................................... 5
表 1-3 SH7750CPU ボード未実装部品一覧 .................................................................. 7
表 2-1 パラレルインタフェースコネクタ(25pin D-sub)ピン配置 ................................... 10
表 2-2 シリアルインタフェースコネクタピン配列 ........................................................... 11
表 2-3 シリアルインタフェース仕様 ............................................................................... 11
表 2-4 拡張コネクタ（CN3）ピン配置 ............................................................................. 13
表 2-4 拡張コネクタ（CN3）ピン配置（続き） .................................................................. 14
表 2-5 拡張コネクタ（CN6）ピン配置 ............................................................................. 15
表 2-6 AC スペック１(コントロールラインタイミング)..................................................... 17
表 2-7 AC スペック２（拡張バスタイミング） .................................................................. 17
表 2-8 エミュレータインタフェースコネクタピン配列 ..................................................... 21
表 2-9 スイッチ仕様........................................................................................................ 22
表 2-10 ショートピン設定 ............................................................................................... 23
表 2-11 入力電源仕様 ................................................................................................... 24
表 2-12 ＣＮ５電源コネクタピン配列（CPU ボード：5V 入力）....................................... 25
表 2-13 拡張ボード用電源供給コネクタピン配列 ........................................................ 25
表 4-1 ファームウェアコマンド一覧 ............................................................................... 34
表 4-2 ファーム占有例外／割り込み処理一覧............................................................ 37
表 6-1 資源の初期化 ..................................................................................................... 83
表 6-2 エラーメッセージ一覧表 ..................................................................................... 91
iv
図目次
図 1-1 SH7750CPU ボード外形図................................................................................... 1
図 1-2 SH7750CPU ボードシステム構成図.................................................................... 3
図 1-3 SH7750CPU ボードブロック図 ............................................................................. 5
図 1-4 SH7750CPU ボードメモリマップ ........................................................................... 6
図 1-5 SH7750CPU ボード実装レイアウト図（部品面） ................................................. 8
図 2-1 パラレルインタフェースコネクタピン配列 .......................................................... 10
図 2-2 シリアルケーブルの結線.................................................................................... 12
図 2-3 シリアルインタフェースコネクタピン配列 ........................................................... 12
図 2-4 マニュアルリセット入力タイミング ...................................................................... 15
図 2-5 バス権開放タイミング(1)..................................................................................... 16
図 2-6 バス権開放タイミング(２).................................................................................... 16
図 2-7 CKIO 終端抵抗接続例 ....................................................................................... 17
図 2-8 CN3 ユーザ拡張ボードインタフェース回路構成............................................... 18
図 2-9 CN6 ユーザ拡張コネクタインタフェース回路構成 ............................................ 19
図 2-10 CN3 ユーザ拡張ボード接続寸法仕様 ............................................................ 20
図 2-11 エミュレータインタフェースコネクタピン配置 ................................................... 21
図 2-12 スイッチ実装位置 ............................................................................................. 22
図 2-13 ショートピン設定方法 ....................................................................................... 24
図 2-14 パワーオンリセットシーケンス.......................................................................... 24
図 2-15 電源コネクタピン配置....................................................................................... 25
図 2-16 拡張ボード用電源供給コネクタピン配置 ........................................................ 26
図 3-1 シリアルインタフェース使用時の構成例 ........................................................... 27
図 3-2 パラレルインタフェース使用時の構成例........................................................... 27
図 3-3 拡張ボード使用時の構成例 .............................................................................. 28
図 3-4 エミュレータ使用時の構成例 ............................................................................. 28
図 3-5 シリアルインタフェース使用時の接続 ............................................................... 29
図 3‐6 シリアル、パラレルインタフェース使用時の接続.............................................. 29
図 3-7 拡張ボード使用時の接続 .................................................................................. 30
図 3‐8 エミュレータインタフェース使用時の接続 ......................................................... 30
図 3-9 電源ケーブルの接続.......................................................................................... 31
図 3-10 動作状態遷移図 ............................................................................................... 33
図 4-1 ファームウェアコマンドの説明形式 ................................................................... 41
v
SH7750CPU ボードは、日立オリジナルマイクロコンピュータ SH7750 の機能、性能評価および SH7750
を使用したシステムの開発、評価をソフトウェア、ハードウェアの両面からサポートする支援装置で
す。
１．１特長
(1)動作周波数 200MHz のサポート
SH7750 CPUボードは、CPUの内部動作周波数：200MHz、外部バス動作周波数：100MHzを実現し
ています。ユーザは、作成した実行オブジェクトの性能評価を、CPUの最高動作周波数で行なう
ことができます。
(2)拡張バスコネクタ
拡張バスコネクタは、SH7750のバス信号を出力しています｡バススイッチ等は介していますが、
基本的にSH7750と同等のシーケンスでアクセス可能です。したがってユーザアプリケーションの
開発時にプロトタイプ評価を行なうことが可能です｡本I/Fは従来のSH3系CPUボードとコンパチ
ブルであり、バス幅は最大32bitとなっています。
また、それとは別に100ピンコネクタを設け、こちらにSH7750で追加になったデータ線・制御
線を出力しています。この２種のコネクタを併用すれば、ユーザは64ビットバスを使用可能です。
(3)ホストコンピュータとのインタフェース
SH7750CPU ボード上には、IBM PC/AT 互換機とのインタフェースとして、シリアル I/F コネク
タ（RS-232C 準拠）とパラレル I/F コネクタ（IEEE 1284-A 準拠）を各１ch 用意しています。
シリアル I/F コネクタを使用して、CPU ボードのコントロール、データの転送を、パラレル I/F
コネクタを使用して、データの高速転送を実現しています。
(4)ユーザプログラムの評価が可能
CPU ボード上には、ユーザプログラムの評価用としてユーザメモリ（SDRAM）を用意していま
す。ユーザは、最大 31MByte まで作成したプログラムをメモリにダウンロードし、CPU ボード上
で評価することができます。
(5)エミュレータとのインタフェース
SH7750 の Hitachi-ユーザ・デバッグ・インタフェース(Hitachi-UDI)を使用して、日立製 SH7750
用エミュレータと接続可能です。ユーザは本 CPU ボードをユーザシステムの一部として使用し、
製品に近い形態での評価を行なうことができます。
(6)モニタコマンド
CPU ボード上のフラッシュメモリに搭載されたモニタプログラムを使用することにより、ユー
ザは効率よくデバッグを行なうことができます。
図 1-1 SH7750CPU ボード外形図
1
１．２梱包品の確認
１．２梱包品の確認
ユーザーズマニュアル以外の SH7750CPU ボードの構成品を表 1-1 に示します。
梱包を解いた後、ユーザーズマニュアルと下記構成品が揃っているか確認してください。
表 1-1 SH7750CPU ボード構成品
No.
品名
構成品外形
員数
1
SH7750CPU ボード
１
HS7750STC01H
2
電源ケーブル
１
Vcc(赤),GND(黒)
3
拡張ボード用電源
１
5V(赤),3.3V(黄)
供給ケーブル
4
ショートピン
備考
GND(黒)
2
999-11-110-10
(ﾌﾟﾚｼﾃﾞｨｯﾌﾟ製)
5
2
納入品明細書
１
１．３システム構成
SH7750CPU ボードのシステム構成を図１-２に示します。
SH7750CPU ボードをお使いいただくためには下記のものが必要です。
・ＤＣ５Ｖ電源・・・ 1 台。電流容量５Ａ以上で「２．７．１入力電源」を満たすもの。
・ IBM PC/AT 互換機・・・モニタコマンド入出力用１台、パラレルデータ転送用１台。
（１台でモニタコマンド入出力とパラレルデータ転送を兼用することも可能です）
・シリアルケーブル・・・１本。コネクタ仕様は「１．４外部仕様」を、インタフェース仕様
は「２．２シリアルインタフェース」をご覧ください。
・パラレルケーブル・・・１本。パラレル I/F を用いてデータ転送を行なう場合に使用します。
コネクタ仕様は「１．４外部仕様」を、インタフェース仕様は「２．１パラ
レルインタフェース」をご覧ください。
・電源ケーブル・・・１本。必ず付属の６ピンコネクタケーブルをお使いください。
・電源供給ケーブル・・・１本。拡張ボードに CPU ボードから電源を供給する場合に使用します。
必ず付属の４ピンコネクタケーブルをお使いください。仕様は「２．７．２拡
張ボード用電源供給コネクタ」をご覧ください。
電源
IBM
ユーザ拡張ボード
PC/AT互換機
パラレルケーブル
パラレルデータ転送用
SH7750CPUボード
IBM
PC/AT互換機
シリアルケーブル
モニタコマンド入出力用
図 1-2 SH7750CPU ボードシステム構成図
3
１．４外部仕様
SH7750CPU ボードの外部仕様を表１-２に示します。
表 1-2 外部仕様
項目
仕様（SH7750CPU ボード）
プロセッサ
SH7750
型名：HD6417750BP200
ＰＫＧ：BGA256pin
動作周波数
CPU 内部クロック：200MHz 固定
バスクロック：100 / 66 / 33 MHz（ショートピンにて切り替え可能）
エンディアン
Little / Big（ショートピンにて切り替え可能）
メモリ
SDRAM
RAM
容量：32Mbyte
バス幅：64bit
型名：HM5264165TT-B60×4
ROM(firmware)
Flash Memory
容量：1MByte
バス幅：32bit
型名：PA28F400BV-B80×2
パラレルインタフェース
IEEE 1284-A 準拠×１チャンネル
転送速度
：25kByte/sec（ホストの性能により異なります）
コネクタ
：25pin D-sub コネクタ（IEEE 1284-A 対応）
・ CPU ボード側
型名：DBLC-J25SAF-20L9（日本航空電子（株））
・ユーザ側推奨コネクタ：DBU-25PF-F0（日本航空電子（株））
・ユーザ側推奨ケーブル：CE08S-25P（第一電材（株））
最大ケーブル長：2m max
シリアルインタフェース
RS-232C 準拠×１チャンネル
プロトコル
：X-ON/X-OFF 制御
通信速度
：19200/115200bps（ショートピンにて切り替え可能）
コネクタ
：9pin D-sub コネクタ
・ CPU ボード側
型名：DELC-J9PAF-20L9（日本航空電子（株））
・ユーザ側推奨コネクタ：DEU-9SF-F0（日本航空電子（株））
・ユーザ側推奨ケーブル：CE08S-12P（第一電材（株））
最大ケーブル長：3m max
拡張インタフェース
拡張コネクタ×２
・ＣＮ３
CPU ボード側
型名：8817-180-170L（ＫＥＬ（株））
ユーザ側
型名：8807-180-170L*（ＫＥＬ（株））
*：金メッキ厚指定（無印：フラッシュ、Ｄ：0.25μm 以上）
・ＣＮ６
CPU ボード側
型名：8931E-100-178S（ＫＥＬ（株））
ケーブル側推奨
型名：8925*-100-179（ＫＥＬ（株））
*：ストレインリリーフ指定（Ｅ：有り、Ｒ：無し）
エミュレータ
Hitachi-UDI ポートコネクタ×１チャンネル
インタフェース
コネクタ：14pin コネクタ
・ CPU ボード側型名：7614-6002SC（住友スリーエム（株））
4
表 1-2 外部仕様（続き）
スイッチ
SW1：マニュアルリセットスイッチ
SW2：アボートスイッチ
環境条件
動作範囲
温度：１０∼３５℃
湿度：３５∼８０％（結露なきこと）
雰囲気：腐食性ガスなきこと
保存範囲
温度：−１０∼５０℃
湿度：３５∼８０％（結露なきこと）
雰囲気：腐食性ガスなきこと
電源仕様
動作時電源電圧＋５ＶＤＣ±５％（消費電流：３．０Ａmax、２．０Ａtyp）
拡張ボード用
＋５ＶＤＣ（出力電流：０．５Ａmax）×１
供給電源仕様
＋３．２５ＶＤＣ（出力電流：０．５Ａmax）×１
ＧＮＤ×２
外形寸法
基板寸法
２１０mm × １５０mm （横×縦）
本体寸法
２１７mm × １６０mm × ４５mm （横×縦×高さ）
１．５ブロック図
GND
3.3V,1.8V系
電源生成
ﾚｷﾞｭﾚｰﾀ
パワーオン
リセット
ｼｮｰﾄﾋﾟﾝ
モニタプログラム用
フラッシュROM
512KBx2
SDRAM
32MB
モニタ :1MB
ユーザ :31MB
バス
アドレス
ﾄﾞﾗｲﾊﾞ
データ
バス
SW
発振ﾓｼﾞｭｰﾙ
66MHz
ｸﾛｯｸ
ﾄﾞﾗｲﾊﾞ
FPGA
アドレス
デコーダ
IEEE 1284
準拠
パラレル I/F
GND
拡張ボード用
電源供給ｺﾈｸﾀ
拡張バスコネクタ
5V
ﾏﾆｭｱﾙ
ﾘｾｯﾄ
SW
ﾕｰｻﾞ拡張
ﾎﾞｰﾄﾞと接続
ウェイトステート
コントローラ
クロック
分周回路
SH7750
(200MHz)
シリアルI/F
リセット/割り込み
コントローラ
14Pinコネクタ
ｱﾎﾞｰﾄ
SW
3.3V
5V
SH7750CPU ボードのブロック図を図１-３に示します。
ｴﾐｭﾚｰﾀと
接続
RS-232C I/F
25Pin D-sub
コネクタ
9pin D-sub
コネクタ
ホストシステムの
パラレルI/Fと接続
ホストシステムの
シリアルI/Fと接続
図 1-3 SH7750CPU ボードブロック図
5
１．６メモリマップ
図１-４に SH7750CPU ボードのメモリマップを示します。SH7750CPU ボードでは CPU の各エリアを以
下の通り割り当てています。
・エリア０・・・ファームウェア領域です。フラッシュメモリ、オンボードレジスタ、モニタ I/O
に割り当てています。バス幅は 32bit 固定です。
・エリア１・・・拡張バス領域です。
・エリア２・・・拡張バス領域です。但し、EDO-DRAM は接続できません。
・エリア３・・・ SDRAM 32MByte を実装しています。前半 31MByte はユーザ領域、後半 1Mbyte は
ファームウェアワーク領域に割り当てています。バス幅は 64bit 固定です。
・エリア４・・・拡張バス領域です。
・エリア５・・・拡張バス領域です。
・エリア６・・・拡張バス領域です。
J8 EX1 オープンショート
J9 EX2 オープンオープン
00000000
ﾌｧｰﾑ
00000000
00008000
0000C000
00010000
00040000
00080000
000C0000
000FFFFF
ﾌｧｰﾑ
000FFFFF
00100000
00000000
Area 0-6
1FFFFFFF
P0/U0
7FFFFFFF
80000000
20000000-3FFFFFFF
40000000-5FFFFFFF
60000000-7FFFFFFF
の領域に Area0-6 の
シャドウが見える
Mapped, Cacheable
Fixed physical
address, Cacheable
32bit バス幅
拡張用
08000000
Area2
拡張用
A0000000
P2
C0000000
Fixed physical
address,
Non-cacheable
0C000000
Area3
SDRAM
64bit バス幅
32MByte
10000000
Area4
拡張用
予約
00C00000
予約
On board
reg.
01FFFFFF
02000000 拡張バス
On board
reg.
拡張バス
0C000000
1C000000
1FFFFFFF
CPU 予約
SDRAM
32Mbyte
64bit 幅
0DFFFFFF
SDRAM の
シャドウ
0FFFFFFF
Area0-6
E0000000
Control space
P4
FFFFFFFF
図 1-4 SH7750CPU ボードメモリマップ
6
01000000
01000004
01000008
0100000C
01000010
01FFFFFC
拡張用
18000000
SRAM, B-ROM, PCMCIA
Area6
Area0-6
32KB BootBlock
16KB ParameterBlock
16KB ParameterBlock
192KB MainBlock
256KB MainBlock
256KB MainBlock
256KB MainBlock
予約
03FFFFFF
拡張用
14000000
SRAM, B-ROM, PCMCIA
Area5
Logical address,
Cacheable
P3
00800000
01000000
P1
Area0-6
LittleEndi
512Kbyte
00000000 フラッシュメモリ
オンボードレジスタ
Area0
04000000
Area1
PA28F400B のメモリマップ
拡張バス
BigEndian
512Kbyte
Parallel data reg.
Parallel ctrl reg.
Intr mask reg.
Intr status reg.
On board reg.の
シャドウ
１．７実装レイアウト
表１-３に SH7750CPU ボードの未実装部品一覧を、図１-５には部品面の実装レイアウト図を示しま
す。実装レイアウト図中の網掛け部分は未実装部品を示しています。
表 1-3 SH7750CPU ボード未実装部品一覧
部品番号
型名
個数
M5∼M8
HM5216165TT
4
M11,M12
DT28F320S3
2
OSC3
TCO-711S4
1
OSC4
CXO-105D
1
CN4
FFC-10
1
J4∼J6,J13
310-93-103
4
J12
410-93-202
1
TP1∼TP12
ST-1-3
12
CKIN
ST-1-3
1
R2,R8,R10,
MCR10EZHJ103
9
R12∼R16,R35
7
CN3
8817-180-170L
4
2
3
1
180
178
179
177
U29
U30
LS244
LS244
VHC244 VHC244 VHC244 VHC244 VHC244
U26
U25
U24
U23
U22
VHC244 VHC244 VHC244 VHC244
U20
U19
U18
56
U17
29
M12
DT28F320S3
QS3384 QS3384 QS3384 QS3384
U12
U11
U10
U9
TP12
1
44
QS3384 QS3384 QS3384 QS3384
U8
U7
U6
U5
U15
U14
U13
MRB
TCK
TXD
RXD
SCK
1
1
1
1
1
1
J7 BAU
J8 EX1
J9 EX2
J10 CK1
J11 CK2
J12 URB
J13 POT
TP9
22
56
U3
LVT16543
1
PA28F400BV
U21
1
U4
LVT16543
23
END
M10
VHC244 VHC244 VHC244 VHC244 VHC244
U16
28
J1
1
J2
1
J3
1
J4
1
J5
1
J6
1
29
M11
DT28F320S3
M6
HM5216165
1
M1
HM5264165
M2
HM5264165
28
44
23
M9
PA28F400BV
HM5216165
M5
CY2308ZC
U37
1
1
22
160
121
Y
CKIN
120
EPM7192SQC160
SH-4
20
TP11
U2
U1
G67010x
1
A
81
40
41
80
TP10
F1
LED1
F2
CN8
4
6
1
CN5 1
CN4
5
10
FFC-10
TP1 TP2 TP3 TP4
1 TP5 TP6 TP7 TP8
6
図 1-5 SH7750CPU ボード実装レイアウト図（部品面）
8
SW2
ABORT
SW1
RESET
CPU
２．１パラレルインタフェース
本 CPU ボードは、ユーザプログラムダウンロード用にパラレルインタフェースを備えています。ホ
ストコンピュータとして IBM PC/AT 互換機が接続可能です。プロトコルは IEEE 1284 に準拠し、
Compatibility モード転送と ECP モード転送*をサポートします。コネクタは IEEE 1284-A コネクタに
適合した 25pin D-sub コネクタを使用します。
表２-１にパラレルインタフェースコネクタのピン配置を示します。また、図２-１にピン配列を示
します。
*：ECP モード転送は Forward 転送のみサポートし、Reverse 転送はサポートしません。
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類の抜き差しを行
なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが破壊される可能性があります。
9
表 2-1 パラレルインタフェースコネクタ(25pin D-sub)ピン配置
Pin No.
Source
Compatiblity mode
ECP mode
1
H
nStrobe
HostClk
2
H
Data 1 (LSB)
3
H
Data 2
4
H
Data 3
5
H
Data 4
6
H
Data 5
7
H
Data 6
8
H
Data 7
9
H
Data 8 (MSB)
10
P
nAck
PeriphClk
11
P
Busy
PeriphAck
12
P
Perror
nAckReverse
13
P
Select
Xflag
14
H
nAutoFd
HostAck
15
P
nFault
nPeriphRequest
16
H
nInit
nReverseRequest
17
H
mSelectIn
1284 Active
18
Signal Ground
19
Signal Ground
20
Signal Ground
21
Signal Ground
22
Signal Ground
23
Signal Ground
24
Signal Ground
25
Signal Ground
Ｈ：ホストコンピュータ側
Ｐ：CPU ボード側
Pin 13
ＣＮ２
パラレルインタフェースコネクタ
Pin 1
基板
Pin 25
Pin 14
図 2-1 パラレルインタフェースコネクタピン配列
10
２．２シリアルインタフェース
SH7750CPU ボードは、ホストコンピュータとのインタフェースが可能なシリアルインタフェース
（RS-232C 準拠）を１ch 持っています。
ホストコンピュータとのインタフェースは、CPU 内蔵の SCI を用いています。このため、ユーザは
CPU の SCI を使用できません。コネクタは 9pin D-Sub コネクタを使用し、プロトコルは RS-232C 準拠
で X-on/X-off 制御のみサポートしています。また、通信速度は 19200bps と 115200bps のどちらかを
設定できます。設定方法はハードウェア編「２．６ショートピン」を参照してください。
表２-２にシリアルインタフェースコネクタのピン配置を、表２-３にシリアルインタフェース仕様
を示します。
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類の抜き差しを
行なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが、破壊される可能性があります。
Pin No.
１
２
３
４
５
６
７
８
９
信号名
Reserved
RXD
TXD
DTR
SG
DSR
RTS
CTS
Reserved
項目
同期方式
転送速度
ビット構成
プロトコル
コントローラ
ドライバ
表 2-2 シリアルインタフェースコネクタピン配列
機能
No Connection
Received Serial Data
Transmitted Serial Data
Data Terminal Ready
Signal Ground
Data Set Ready
Request To Send
Clear To Send
No Connection
表 2-3 シリアルインタフェース仕様
仕様
調歩同期
19200bps、115200bps（ショートピンにて切り替え可能）
スタートビット
：1bit
ストップビット
：1bit
パリティ
：なし
データ長
：8bit
X-on/X-off 制御
SH7750 内蔵 SCI（シリアルコミュニケーションインタフェース）
LT1181ACSW（ﾘﾆｱﾃｸﾉﾛｼﾞｰ社製）
11
図２-２に IBM PC/AT 互換機のシリアルインタフェースコネクタと、SH7750CPU ボードのインタフ
ェースコネクタの接続図を示します。また、図２-３にコネクタのピン配列を示します。図２-２、２
-３の仕様を満たすシリアルケーブルをお使いください。
IBM PC/AT互換機
シリアルインタフェースコネクタ
SH7750CPU ボード
シリアルインタフェースコネクタ
CD
1
1
N.C.
RXD
2
2
RXD
TXD
3
3
TXD
DTR
4
4
DTR
SG
5
5
SG
DSR
6
6
DSR
RTS
7
7
RTS
CTS
8
8
CTS
RING
9
9
N.C.
図 2-2 シリアルケーブルの結線
Pin 1
ＣＮ１
シリアルインタフェースコネクタ
Pin 5
基板
Pin 6
Pin 9
図 2-3 シリアルインタフェースコネクタピン配列
12
２．３ユーザ拡張ボードインタフェース
SH7750CPU ボードは、ユーザ拡張ボードインタフェース用のコネクタを持っています。
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類の抜き差しを行
なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが破壊される可能性があります。
表２-４∼２-６に拡張コネクタのピン配置を示します。端子機能欄に番号のないものは、SH7750CPU
のハードウェアマニュアルを参照してください。端子の信号レベルはすべて SH7750CPU と同等の 3.3V
インタフェースとなります。
Pin
No.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
端子名
GND
D0
_CAS0
D1
GND
D2
_CAS1
D3
GND
D4
_CAS2
D5
GND
D6
_CAS3
D7
GND
D8
GND
D9
GND
D10
GND
D11
GND
端子
機能
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
Pin
No.
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
表 2-4 拡張コネクタ（CN3）ピン配置
端子名
端子 Pin
端子名
機能 No.
D12
(1) 51 GND
GND
52 D25
D13
(1) 53 GND
GND
54 D26
D14
(1) 55 GND
GND
56 D27
D15
(1) 57 GND
GND
58 D28
D16
(1) 59 GND
GND
60 D29
D17
(1) 61 GND
GND
62 D30
D18
(1) 63 GND
GND
64 D31
D19
(1) 65 GND
GND
66 A0
D20
(1) 67 GND
GND
68 A1
D21
(1) 69 GND
GND
70 A2
D22
(1) 71 GND
GND
72 A3
D23
(1) 73 GND
GND
74 A4
D24
(1) 75 GND
端子 Pin
機能 No.
76
(1) 77
78
(1) 79
80
(1) 81
82
(1) 83
84
(1) 85
86
(1) 87
88
(1) 89
90
(2) 91
92
(2) 93
94
(2) 95
96
(2) 97
98
(2) 99
100
端子名
A5
GND
A6
GND
A7
GND
A8
GND
A9
GND
A10
GND
A11
GND
A12
GND
A13
_CS0
A14
GND
A15
_BS
A16
GND
A17
端子
機能
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
(2)
13
Pin
No.
101
102
103
104
105
106
端子名
_RAS
A18
GND
A19
CKE
A20
107
108
109
110
111
112
_RAS2
A21
N.C.
A22
RSTout
A23
113
114
115
116
117
118
119
120
_RESET
A24
GND
A25
GND
_WE0
GND
_WE1
端子
機能
(2)
(2)
(2)
(2)
(2)
(3)
(2)
(2)
(2)
Pin
No.
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
表 2-4 拡張コネクタ（CN3）ピン配置（続き）
端子名
端子 Pin
端子名
機能 No.
GND
141 GND
_WE2
142 RD/_WR
GND
143 GND
_WE3
144 N.C.
GND
145 GND
_RD/_CASS/
146 _BACK
_FRAME
GND
147 GND
_CS1
148 _CS3
GND
149 GND
_CS2
150 STATUS1
GND
151 GND
_
152 STATUS0
CS4
GND
153 GND
_CS5/_CE1A
154 _IOIS16
GND
155 GND
_CS6/_CE1B
156 _BREQ
GND
157 GND
_CE2A
158 TCLK
GND
159 GND
_CE2B
160 NMI
端子 Pin
機能 No.
161
162
163
164
165
(4) 166
(5)
(6)
(7)
端子名
GND
_RDY
GND
SCK
GND
TXD
167
168
169
170
171
172
GND
RXD
GND
_IRL0
GND
_IRL1
173
174
175
176
177
178
179
180
GND
_IRL2
GND
_IRL3
CKIO
GND
GND
GND
端子
機能
(8)
(9)
注１：表２-４中の Reserve 端子については未接続としてください。
注２：本ボードでは一部の信号を加工して、CPU へ入力あるいは拡張コネクタへ出力しています。表
２-４中の端子機能欄の番号（１）∼（９）がこれに該当します。各端子について以下に示し
ます。
（１）
（２）
（３）
D[31:0]
A[25:0]
RSTOUT
（４）
（５）
（６）
_BACK
_BREQ
TCLK
（７）
NMI
（８）
_RDY
（９）
CKIO
14
図２-８を参照してください。
図２-８を参照してください。
CPU をリセットしたときに“L”が出力されます。
・パワーオン時
・マニュアルリセットスイッチを押したとき
・拡張コネクタからリセット信号を入力したとき
図２-５、２-６、２-８を参照してください。
図２-５、２-６、２-８を参照してください。
ショートピン“J3”の設定によって CPU ボード上のクロックと、
拡張コネクタからのクロック入力を選択します。
モニタプログラム実行中は無効です。モニタプログラム実行中に入力された
NMI は保留されません。
エリア０の先頭番地から 32MB の領域をアクセスしたときに入力された RDY は
無効です。このとき RDY は保留されません。
出力専用です。ショートピン“J10”,“J11”で設定したバス周波数と同一の
クロックを供給します。拡張ボード側で終端抵抗を接続することをお薦めしま
す。図２-７を参照してください。
Pin
No.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
端子名
D32
GND
D33
GND
D34
GND
D35
GND
D36
GND
D37
GND
D38
GND
D39
GND
D40
GND
D41
GND
D42
GND
D43
GND
D44
端子 Pin
機能 No.
(10) 26
27
(10) 28
29
(10) 30
31
(10) 32
33
(10) 34
35
(10) 36
37
(10) 38
39
(10) 40
41
(10) 42
43
(10) 44
45
(10) 46
47
(10) 48
49
(10) 50
表 2-5 拡張コネクタ（CN6）ピン配置
端子名
端子 Pin
端子名
機能 No.
GND
51 D57
D45
(10) 52 GND
GND
53 D58
D46
(10) 54 GND
GND
55 D59
D47
(10) 56 GND
GND
57 D60
D48
(10) 58 GND
GND
59 D61
D49
(10) 60 GND
GND
61 D62
D50
(10) 62 GND
GND
63 D63
D51
(10) 64 GND
GND
65 _WE4
D52
(10) 66 GND
GND
67 _WE5
D53
(10) 68 GND
GND
69 _WE6
D54
(10) 70 GND
GND
71 _WE7
D55
(10) 72 GND
GND
73 _DREQ0
D56
(10) 74 GND
GND
75 _DREQ1
端子 Pin
端子名
端子
機能 No.
機能
(10) 76 GND
77 _DRAK0
(10) 78 GND
79 _DRAK1
(10) 80 GND
81 _DACK0
(10) 82 GND
83 _DACK1
(10) 84 GND
85 SCK2/_MRESET
(10) 86 GND
87 TXD2
(10) 88 GND
89 RXD2
90 GND
91 CTS2
92 GND
93 RTS2
94 GND
95 N.C.
96 GND
97 N.C.
98 GND
99 N.C.
100 GND
注３：本ボードでは一部の信号を加工して、CPU へ入力あるいは拡張コネクタへ出力しています。表
２-５中の端子機能欄の番号（１０）がこれに該当します。各端子について以下に示します。
（１０） D[63:32]
図２-９を参照してください。
CKIO
(拡張ｺﾈｸﾀ)
_RESET
(拡張ｺﾈｸﾀ)
tRESW
tSCK2RS
tSCK2RH
SCK2
(拡張ｺﾈｸﾀ)
図 2-4 マニュアルリセット入力タイミング
15
CKIO
(拡張ｺﾈｸﾀ)
_BREQ
(拡張ｺﾈｸﾀ)
tBREQDL
_BREQ
(CPU)
_BACK
(CPU)
tBACKDL
_BACK
(拡張ｺﾈｸﾀ)
tCOFF1
A, _RD, _CSn, RD/_WR, _CAS, _RAS,
_WEn (拡張ｺﾈｸﾀ)
tCOFF2
D
(拡張ｺﾈｸﾀ)
図 2-5 バス権開放タイミング(1)
CKIO
(拡張ｺﾈｸﾀ)
_BREQ
(拡張ｺﾈｸﾀ)
tBREQDH
_BREQ
(CPU)
_BACK
(CPU)
_BACK
(拡張ｺﾈｸﾀ)
tBACKDH
A, _RD, _CSn, RD/_WR, _CAS, _RAS,
_WEn (拡張ｺﾈｸﾀ)
tCON1
tCON2
D
(拡張ｺﾈｸﾀ)
図 2-6 バス権開放タイミング(２)
16
Parameter
tRESW
tSCK2RS
tSCK2RH
tBREQDL
tBACKDL
tCOFF1
tCOFF2
tBREQDH
tBACKDH
tCON1
tCON2
=
tCK
表 2-6 AC スペック１(コントロールラインタイミング)
Minimum
Maximum
=tRESW
=tRESW
2 tCK
2 tCK
2 tCK + 7 nsec
4 tCK + 14.5 nsec
2 tCK + 7 nsec
4 tCK + 14.5 nsec
17.5 nsec
13.0 nsec
2 tCK + 7 nsec
4 tCK + 14.5 nsec
2 tCK + 7 nsec
4 tCK + 14.5 nsec
17.5 nsec
13.0 nsec
：CPU の AC スペックと同じです。
：バス周波数の１クロック周期
Parameter
tAD
tBSD
tCSD
tRWD
tRSD
tWEDF
tWDD
TCKD
(CPU∼CN3)
表 2-7 AC スペック２（拡張バスタイミング）
Maximum
Minimum
33MHz
66MHz 100MHz 33MHz
66MHz
access access access access access
1.8
1.8
1.8
47.3
39.3
0.8
0.8
0.8
33.8
25.8
0.8
0.8
0.8
33.8
25.8
0.0
0.0
0.0
33.8
25.8
0.8
0.8
0.8
33.8
25.8
0.8
0.8
0.8
33.8
25.8
0.0
0.0
0.0
24.3
16.3
2.6
2.6
Remarks
100MHz
access
35.3
21.8
21.8
21.8
21.8
21.8
12.3
2.6
注：パラメータのニーモニックは SH775S0 ハードウェアマニュアルと同じ規定です。
ユーザ拡張ボード
3.3V
特性ｲﾝﾋﾟｰﾀﾞﾝｽ
Z0 = 54 Ω±10Ω
CY2308ZC-1H
Ioh = -8mA
Iol = 16mA
拡張バスコネクタ
SH7750CPUボード
3.3V
R1
3.3V
できるだけ短く
して下さい
R2
LVTｼﾘｰｽﾞ
VHCｼﾘｰｽﾞ
等
拡張ボードの特性インピーダンスが SH7750CPUボードと同一の場合、終端抵抗R1、R2の
値は、R1 = 220 Ω、R2 = 390 Ωとなります。
図 2-7 CKIO 終端抵抗接続例
17
U1
CN3
3.3V
SH7750
A[25..0]
拡張コネクタ
U17-20
10kΩ
U13-16
VHC244
_WE[3..0]/
_CAS[3..0]
VHC244
A[25..0]
U21
VHC244
_WE[3..0]/
_CAS[3..0]
U5-12
D[31..0]
D[31..0]
QS3384
_IOIS16
TCLK
3.3V
U25
10kΩ
STATUS1,0
VHC244
U2 FPGA
3.3V
_BREQ/_BSACK,
NMI,_RDY
U26
_BACK/_BSREQ
VHC244
制御回路
_IRL[3..0],
_RESET
U35
LS279
OSC1
66.6667MHz
分周
EXTAL
またはｾﾚｸﾀ
CKIN
J3
TCLK
_BREQ/_BSACK
NMI,_RDY,_IOIS16
_BACK,RSTout
RESETin
_IRL[3..0]
SW1,2
5V
10kΩ
J10,11
OSC2
3.6864MHz
分周(x1/16)
U37
ｸﾛｯｸﾄﾞﾗｲﾊﾞ
CKIO
10kΩ
STATUS1,0
10Ω
CKIO
3.3V
_RD/_CASS/
_FRAME
_CS[4..0]
_CS5/_CE1A
_CS6/_CE1B
3.3V
_BS,RD/_WR
3.3V
10kΩ
U23
VHC244
U8
_CE2A,_CE2B
_RAS,CKE
_CS[4..0]
_CS5/_CE1A
_CS6/_CE1B
VHC244
10kΩ
_RAS2
_RD/_CASS/_FRAME
U22
10kΩ
QS3384
3.3V
10kΩ
U24
VHC244
図 2-8 CN3 ユーザ拡張ボードインタフェース回路構成
18
_BS,RD/_WR,
_CE2A,_CE2B
_RAS,_RAS2,CKE
U1
CN6
3.3V
SH7750
拡張コネクタ
10kΩ
_WE[7..4]
U21
_WE[7..4]
VHC244
3.3V
U5-12
10kΩ
D[63..32]
D[63..32]
QS3384
3.3V
U2 FPGA
U24
10kΩ
VHC244
_DREQ1,0
_DREQ1,0
U23
_DRAK1,0
制御回路
_DRAK1,0
VHC244
_DACK1,0
_DACK1,0
SCK2/_MRESET
U20
5V
U12
RTS2
SCK2/_MRESET
VHC244
TXD2
10kΩ
U22
QS3384
5V
10kΩ
VHC244
U16
CTS2
RTS2
5V
TXD2
RXD2
10kΩ
10kΩ
QS3384
J3
5V
RXD2
5V
10kΩ
VHC244
CTS2
図 2-9 CN6 ユーザ拡張コネクタインタフェース回路構成
19
ユーザ拡張ボード側
121.92±0.15
49.53±0.1
2-Ø2.3±0.1
62.23±0.1
8.5MAX
1.27±0.05
3.81
8807-180-170L*
CN3
±
MIN
180-Ø0.8
±
115.57±0.15
8817-180-170L
4
2
3
1
180
178
179
177
SH7750CPUボード側
単位：mm
図 2-10 CN3 ユーザ拡張ボード接続寸法仕様
注意
CPU ボードとユーザ拡張ボードを接続して使用する場合、高さ調節用のスペーサ等を取り付け、
CPU ボードとユーザ拡張ボードの高さを合わせてください。
SH7750CPUボード側
ユーザ拡張ボード側
1.6
30.0
スペーサ等を使用して
高さを調整して下さい。
単位：mm
寸法公差：±0.1mm
20
２．４エミュレータインタフェース
SH7750CPU ボードには、SH7750 用エミュレータと接続可能なインタフェースコネクタを１ch 持って
います。本インタフェースには、CPU 内の Hitachi-UDI ポート（JTAG,IEEE1149.1 準拠）を使用し、
本インタフェースコネクタには、Hitachi-UDI ポート信号が直結されています。
CPU ボードと SH7750 用エミュレータを接続して使用される場合は、エミュレータのマニュアルもあ
わせてご覧ください。
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類の抜き差しを行
なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが破壊される可能性があります。
Pin No.
1
2
3
4
5
6
7
8∼10
12∼14
11
表 2-8 エミュレータインタフェースコネクタピン配列
信号名
端子機能
備考
TCK
クロック端子
TRST
H-UDI 用リセット端子
TDO
データ出力端子
ASEBRK/BRKACK
エミュレータ用端子
TMS
モード端子
TDI
データ入力端子
RESET
ユーザリセット入力
GND
グランド
N.C.
SH7750CPUボード
ＣＮ７
７
１
１４
８
基板端
図 2-11 エミュレータインタフェースコネクタピン配置
21
２．５スイッチ
表２−９にスイッチの仕様を示します。実装位置については、図２−１２に示します。
No.
1
2
名称
ﾏﾆｭｱﾙﾘｾｯﾄ SW
(赤)
アボート SW
(黒)
記号
SW1
SW2
表 2-9 スイッチ仕様
スイッチ形状機能
押しボタン
実行中のユーザプログラムが暴走したときなどにシス
テムを強制的に初期化します。
押しボタン
実行中のユーザプログラムを中断してファームウェア
のコマンド入力待ち状態に戻ります。
CN2
SH7750CPUボード
CN3
SW1
SW2
マニュアルリセットSW
（赤）
アボートSW
（黒）
図 2-12 スイッチ実装位置
！警告
CPU ボードまたはユーザシステムからのマニュアルリセット入力中にパワーオンリセットを入
力しないでください。
入力を行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、デ
バッグ中のユーザプログラムが破壊される可能性があります。
22
２．６ショートピン
表２−１０にショートピンの設定を示します。設定方法については、図２−１３を参照してくださ
い。
部品番号機能
Ｊ１
エンディアン切り換え
Ｊ２
Ｊ３
テスト用
タイマ用クロック選択
Ｊ４
Ｊ５
Ｊ６
Ｊ７
未実装
未実装
未実装
ホスト I/F ボーレート設定
Ｊ８
Ｊ９
エリア０アドレスの
割り当て
Ｊ１０
Ｊ１１
バス周波数選択（注１）
表 2-10 ショートピン設定
設定
１-２ショート
２-３ショート
オープン
１-２ショート
２-３ショート
ショート
オープン
Ｊ８
ショート
Ｊ９
オープン
オープン
オープン
Ｊ１０
ショート
ショート
オープン
オープン
Ｊ１１
ショート
オープン
ショート
オープン
内容
リトルエンディアン
ビッグエンディアン
必ず未接続としてください。
（注２）
オンボードクロック（1.8432MHz）選択
外部入力（ETCLK）選択
19200bps
115200bps
H’00000000-00FFFFFF：外部バス
H’01000000-01FFFFFF：オンボードレジスタ
H’02000000-03FFFFFF：外部バス
H’00000000-007FFFFF：ファームウェア
H’01000000-01FFFFFF：オンボードレジスタ
H’02000000-03FFFFFF：外部バス
１００ＭＨｚ（オンボードクロックの 3/2）
６６ＭＨｚ（オンボードクロックと同じ）
３３ＭＨｚ（オンボードクロックの 1/2）
クロックは供給されません。
Ｊ１２
未実装
Ｊ１３
未実装
網掛けは、出荷時の設定を示す。
注１：バスクロック、拡張コネクタへはすべて同じ周波数が供給されます。
ただし、CPU 内部の動作クロックは、常に２００MHz に設定されています。
注２：ショートピンでショートするとファームウェアが破壊されます。
必ず未接続でご使用してください。
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類、ショートピ
ンの抜き差しを行なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが破壊される可能性があります。
23
ショートピン
1
1
1
ショート
1
１ー２ショート
1
２−３ショート
ショートピン
オープン状態
ショート状態
図 2-13 ショートピン設定方法
２．７電源仕様
２．７．１入力電源
表２−１１に入力電源仕様、図２−１４に CPU ボードのパワーオンリセットシーケンスを示します。
3.3V 電源はボード上の U27(LT1084CT)で 5V 電源から、1.8V 電源はボード上の U38(LT1084CT)で 3.3V
電源から、それぞれ生成されます。
許容電源入力
＋５Ｖ(ＤＣ)±５％
表 2-11 入力電源仕様
消費電流
Typ ：２Ａ
Max ：３Ａ
5.0V
2.6V
2.6V
3.3V
0.6V
1.8V
10ms
50ms
RESET_
図 2-14 パワーオンリセットシーケンス
24
表２−１２に電源コネクタの信号配列を、図２−１５にピン配置を示します。電源（Vcc1∼Vcc3）
はいずれも＋5V±0.25V を加えてください。
！警告
CPU ボードまたはユーザシステムのパワーオン時、電源ケーブルの抜き差しを行なわないで
ください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。
ピン No.
１
２
３
４
５
６
表 2-12 ＣＮ５電源コネクタピン配列（CPU ボード：5V 入力）
信号名
内容
備考
Vcc1
電源（5V）
入力
Vcc2
電源（5V）
入力
Vcc3
電源（5V）
入力
GND
グランド（0V）
リターン
GND
グランド（0V）
リターン
GND
グランド（0V）
リターン
ＣＮ５
１ピン
６ピン
基板
図 2-15 電源コネクタピン配置
２．７．２拡張ボード用電源供給コネクタ
SH7750CPU ボードには、拡張ボード用の電源供給コネクタを持っています。このコネクタは、ユー
ザが開発した拡張ボードに＋５V 電源と＋３．３V 電源を出力するコネクタです。
表２−１３に拡張ボード用電源供給コネクタピン配列を、図２−１６に拡張ボード用電源供給コネ
クタピン配置を示します。表２−１３に示すように、このコネクタの出力電流値は、最大各 0.5Ａで
す。過電流が流れた場合、ユーザ拡張ボードの保護のため一時的に電源の供給を停止します。電源を
一端切り、過電流の原因を取り除いてから、再度電源を入れてください。拡張ボードの消費電流値が
0.5A を超える場合は、別電源から供給してください。
ピン No.
１
２
３
４
表 2-13 拡張ボード用電源供給コネクタピン配列
信号名
内容
出力電流
備考
GND
グランド（0V）
Vcc
電源（５V）
0.5A(max)
出力
Vee
電源（3.3V）
0.5A(max)
出力
GND
グランド（0V）
25
ＣＮ８
４ピン
１ピン
基板
図 2-16 拡張ボード用電源供給コネクタピン配置
26
３．１システムの構成
３．１システムの構成
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類、ショートピ
ンの抜き差しを行なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが破壊される可能性があります。
図３−１から図３−４にシステムの構成例を示します。
電源
IBM
シリアルケーブル
PC/AT互換機
モニタコマンド入出力用
SH7750CPUボード
図 3-1 シリアルインタフェース使用時の構成例
IBM
PC/AT互換機
電源
パラレルケーブル
IBM
PC/AT互換機
SH7750CPUボード
シリアルケーブル
図 3-2 パラレルインタフェース使用時の構成例
27
ユーザ拡張ボード
IBM
PC/AT互換機
パラレルケーブル
SH7750CPUボード
電源
シリアルケーブル
図 3-3 拡張ボード使用時の構成例
IBM
PC/AT互換機
E10エミュレータ
ユーザインタフェース
ケーブル
モニタコマンド入出力用
電源
SH7750CPUボード
図 3-4 エミュレータ使用時の構成例
28
図３−１はシリアルケーブルのみで接続した構成例です。
モニタコマンドの入出力やデータの転送をシリアルインタフェースだけで行なう場合に用います。
ここで使用するシリアルケーブルは、「２．２シリアルインタフェース」内のケーブルの仕様を満
たしているものを使用してください。
図３−５にシリアルケーブルの接続について示します。
IBM
SH7750CPUボード
CN1
CN2
CN3
PC/AT互換機
ホストコンピュータの
シリアルインタフェース
コネクタに接続
シリアルケーブル
図 3-5 シリアルインタフェース使用時の接続
図３−２はシリアルケーブルとデータ転送用にパラレルケーブルを併用した構成例です。シリアル
インタフェースで CPU ボードの制御を、パラレルインタフェースでデータの転送を行ないます。パラ
レルケーブルは「２．１パラレルインタフェース」内の仕様を満たしているものを使用してくださ
い。
図３−６にシリアルケーブルとパラレルケーブルの接続について示します。
SH7750CPUボード
CN1
CN2
CN3
ホストコンピュータの
プリンタポート
コネクタに接続
IBM
PC/AT互換機
パラレルケーブル
ホストコンピュータの
シリアルインタフェース
コネクタに接続
シリアルケーブル
図 3‐6 シリアル、パラレルインタフェース使用時の接続
29
図３−３はユーザ拡張ボードを接続した構成例です。CN3 と CN6 を使用することが可能です。CN6
とユーザ拡張ボードとの接続には、ケーブル接続用コネクタケを介してケーブルと接続する方法と、
基板間コネクタを介して接続する方法があります。
図３−７にユーザ拡張ボードの接続について示します。CN6 はケーブルを使用した接続方法になっ
ていますが、基板間コネクタを使用して接続する場合にも、1 ピンの向きは間違えないようにしてく
ださい。
１ピンの位置を
合わせる
CN6
ユーザ拡張ボード
CN3
SH7750CPUボード
図 3-7 拡張ボード使用時の接続
図３−４はエミュレータインタフェースを接続した構成例です。日立製 SH7750 用エミュレータを
接続して使用するときに使用します。
図３−８にエミュレータインタフェースの接続について示します。
ユーザインタフェースケーブル
引き抜きタブ
GND線
SH7750CPUボード
図 3‐8 エミュレータインタフェース使用時の接続
30
CN7
次に電源コネクタの接続について示します。CPU ボードへの電源の供給はＣＮ５から、付属の６ピ
ン電源ケーブルを使用して行なってください。また、拡張ボードへの電源供給はＣＮ８から付属の４
ピンケーブルを使用して行なうことができます。
図３−９に電源ケーブルの接続を示します。
SH7750CPUボード
CN8
拡張ボードへ
CN5
1
1
拡張ボード用電源供給ケーブル
電源ケーブル
電源から
図 3-9 電源ケーブルの接続
31
３．２ SH7750CPU
３．２ SH7750CPU ボードの設定
！警告
CPU ボードまたはユーザシステムのパワーオン時すべてのコネクタ、ケーブル類、ショートピ
ンの抜き差しを行なわないでください。
抜き差しを行なった場合、CPU ボードとユーザシステムの発煙発火の可能性があります。また、
デバッグ中のユーザプログラムが破壊される可能性があります。
SH7750CPU ボード上のショートピンを「２．６ショートピン」にしたがい、使用環境にあわせて
設定します。
設定例エンディアン
：ビッグエンディアン
→Ｊ１２−３ピンショート
タイマ用クロック：オンボード
→Ｊ３１−２ピンショート
ボーレート
：１９２００bps
→Ｊ７ショート
エリア０割り当て：ファームウェア/オンボードレジスタ/外部バス
→Ｊ８，Ｊ９オープン
バス周波数
：６６ＭＨz
→Ｊ１０ショート，Ｊ１１オープン
３．３ホストコンピュータの設定
ターミナルソフトは Windows95 内のハイパーターミナルを使用した場合の設定方法を示します。
(１)ハイパーターミナルの起動
Windows メニュー内の「ﾊｲﾊﾟｰﾀｰﾐﾅﾙ」を選択し、
「HyperTrm」をダブルクリックします。
ファイルの名前とアイコンを指定します。
(２)ターミナルソフトの設定
「接続の設定」にて設定ファイルの名前とアイコンを指定します。
「電話番号」内の接続方法は、シリアルケーブルと接続するポートを選択してください。
「ポートの設定」でポートの設定を行ないます。
ﾋﾞｯﾄ/秒
：ショートピンＪ７で設定した値に設定
ﾃﾞｰﾀﾋﾞｯﾄ
：８
ﾊﾟﾘﾃｨ
：なし
ｽﾄｯﾌﾟﾋﾞｯﾄ
：１
フロー制御：Xon / Xoff
以上でホストコンピュータのターミナルソフトの設定は終了です。
32
３．４オペレーション
３．４．１動作状態遷移
図３−１０に CPU ボードの動作状態遷移図を示します。
パワーオンリセット
ファームウェアの動作
マニュアルリセットＳＷ
アボートＳＷ
マニュアルリセットＳＷ
アボートＳＷ
ソフトウェアブレーク
ハードウェアブレーク
割り込み
ユーザプログラムの動作
ＧＯコマンド
ＳＳコマンド
図 3-10 動作状態遷移図
３．４．２メッセージ
(１)電源投入後のパワーオンリセットメッセージは、以下のようになります。
パワーオンメッセージ中の「VX.X-L/B」は「VX.X」がファームウェアのバージョンを、｢L/B｣が
エンディアンを示します。
(a)リトルエンディアン時（Ｊ１１−２ショート）
SH7750 CPU BOARD FIRMWARE (HS7750STC01SR) VX.X-L
Copyright (C) Hitachi, LTD. 1998
Licensed Material of Hitachi, Ltd.
:
(b)ビッグエンディアン時（Ｊ１２−３ショート）
SH7750 CPU BOARD FIRMWARE (HS7750STC01SR) VX.X-B
Copyright (C) Hitachi, LTD. 1998
Licensed Material of Hitachi, Ltd.
:
パワーオンリセットメッセージと‘：’(プロンプト)を表示し、コマンド入力待ち状態になりま
す。
(２)マニュアルリセットＳＷ、アボートＳＷ投入時は以下のようになります。
(a)マニュアルリセットＳＷ
+++ Manual reset
:
(b)アボートＳＷ
+++ ABORT SW
:
メッセージと‘：’(プロンプト)を表示し、コマンド入力待ち状態になります。
33
４．１コマンド機能一覧
SH7750CPU
ボードファームウェアには以下の機能が用意されています。表４−１にファームウェア
コマンドの一覧を示します。
表 4-1 ファームウェアコマンド一覧
項番
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
コマンド名
．R
BA/BB
DB/DW/DL
EX
FB/FW/FL
GO
HE
ID
LD
MB/MW/ML
MV
PL
PV
RD
SB
SI
SS
SV
VR
機能
レジスタ内容の変更
ハードウェアブレーク条件Ａ,Ｂの設定，表示，解除
メモリのダンプ表示（バイトサイズ，ワードサイズ，ロングワードサイズ）
ユーザ例外処理ベクタアドレスの登録
メモリへのデータ書き込み（バイトサイズ，ワードサイズ，ロングワードサイズ）
ユーザプログラムの実行
全コマンドの一覧表示
ファームウェアのバージョン表示
ターミナルソフトを用いて，ホストからプログラムをロード
メモリ内容の表示，変更（バイトサイズ，ワードサイズ，ロングワードサイズ）
メモリ転送
パラレルインタフェースを用い，ホストからプログラムをロード
パラレルインタフェースを用い，ホストのプログラムとメモリ内容とのベリファイ
全レジスタ内容の表示
ソフトウェアブレークポイントの設定，表示，解除
シングルステップ実行時の表示情報の設定，表示
シングルステップ実行
ターミナルソフトを用いて，ホストへプログラムをセーブ
ターミナルソフトを用いて，ホストのプログラムとメモリ内容とのベリファイ
35
４．２ファームウェアコマンドの機能
４．２．１ユーザプログラムのロード／セーブ／ベリファイ
SH7750CPU ボードは、ホストコンピュータとユーザプログラムのロード／セーブ／ベリファイを
行なうことができます。ホストコンピュータとの接続方法の違いにより、(1)、(2)に示すように使
用するコマンドが異なります。各コマンドについては、「4.4 ファームウェアコマンド」を参照し
てください。
(1)ホストコンピュータとシリアル I/F で接続して使用する場合
ボーレートはショートピン J7 の設定により、19200bps／115.2kbps を選択できます。下記コマ
ンドを使用することにより、ユーザプログラムのロード／セーブ／ベリファイが可能です。ファ
イルのデータタイプは、Ｓタイプのみサポートしています。
(a)シリアル転送によるユーザプログラムのロード／セーブ／ベリファイ
・ LD（ユーザプログラムのロード）
・ SV（ユーザプログラムのセーブ）
・ VR（ユーザプログラムのベリファイ）
(2)ホストコンピュータとシリアル I/F、パラレル I/F で接続して使用する場合
(1)のシリアル転送に加えて、パラレル転送を使用したプログラムのロードとベリファイが使
用できます。ファイルのデータタイプは、パラレル転送時もＳタイプのみサポートしています。
(a)シリアル転送によるユーザプログラムのロード／セーブ／ベリファイ
・ LD（ユーザプログラムのロード）
・ SV（ユーザプログラムのセーブ）
・ VR（ユーザプログラムのベリファイ）
(b)パラレル転送によるユーザプログラムのロード／ベリファイ
・PL（ユーザプログラムのロード）
・PV（ユーザプログラムのベリファイ）
４．２．２ユーザプログラムの実行／ブレーク／シングルステップ
ファームウェアは、特権モード、バンク０、バンク１レジスタを使用し、パラレル転送コマンド
を除いて、P2 領域のキャッシング不可領域で動作します。これは、MMU、CACHE を使用したユーザ
プログラムのデバッグをサポートするために、ファームウェアの動作が MMU、CACHE に影響を与え
ないためです。
(1)ユーザプログラムの実行
ホストコンピュータからロードしたユーザプログラムは、GO、SS コマンドにより実行できます。
GO コマンドの 1 命令は、ブレークポイント使用時のみブレークポイントからの実行を行なうため、
シングルステップ機能を使ってから動作させます。
(2)ユーザプログラムのブレーク
ハードウェアブレーク(BA,BB コマンドによる条件設定）とソフトウェアブレーク(SB コマンド
による条件設定)を行なうことができます。ブレーク条件の設定は、対話モードを用いて UBC の該
当レジスタに設定します。設定値によっては、ブレークしない条件を設定していたり、ファーム
ウェア内でブレークしてしまったりすることがありえますが、ファームウェアは設定内容をチェ
ックしません。
36
以下にチャネル A、B に設定できる条件を以下に示します。
(a)ハードウェアブレーク条件
アドレス値、データ値(チャネル B のみ)、ASID 値、 READ/WRITE、アクセスタイプ、オペラ
ンドサイズ
(b)ソフトウェアブレーク条件
RAM 上の命令置き換えによるブレーク（最大 16 個）です。ユーザが GO コマンドを実行して
から、ブレークポイントとして登録されたアドレスの命令を書き換えて実行させます。ユー
ザプログラムが停止すると、書き換えた命令を元の命令に書き戻すので、メモリコマンド
（MB,MW,ML）等ではファームが命令を書き換えたことはわからなく、デバッグの影響はあり
ません。
ソフトウェアブレークでは、ブレークポイントを設定された命令が実行される前にブレー
クします。この方法では、命令キャッシュを使用している場合、ユーザプログラム実行時に
置き換えた命令が命令キャッシュに書き込まれてしまうので、ファームウェアではこの命令
を取り除くために、命令キャッシュラインを無効化する処理を行ないます。
(3)ユーザプログラムのシングルステップ
内蔵 UBC のチャネル A を使用し、各命令のシングルステップを実行することができます。モニ
タはチャネル A を使用するので、ユーザのチャネル A の設定は、無効になります。ユーザには、
チャネル B を優先的に使用してもらうことを前提とします。シングルステップは、1 命令を実行
後ブレークします。
４．２．３メモリ／レジスタアクセス
ファームウェアではメモリ／レジスタアクセス関連の下記コマンドをサポートしています。
(1)メモリアクセス関連コマンド
アクセスサイズ毎に、メモリチェンジ、メモリダンプ、フィルコマンドを用意しています。メ
モリ転送コマンドのアクセスサイズは、バイトサイズ固定です。フィルコマンドのみ書き込み後
ベリファイを行ないますが、他のコマンドは書き込み専用ですので、書き込み後のベリファイは
行ないません。
(a)MB,MW.ML コマンド
(b)DB,DW,DL コマンド
(c)FB,FW,FL コマンド
(d)MV コマンド
：メモリ内容の表示、変更
：メモリ内容のダンプ表示
：メモリへのデータ書き込みおよびベリファイ
：メモリ転送
(2)レジスタアクセス関連コマンド
ユーザプログラム実行時のレジスタ内容を編集するコマンドです。
(a).R コマンド
(b)RD コマンド
：レジスタ内容の変更、表示
：全レジスタおよび ASID 内容の表示
４．２．４ユーザ例外処理ハンドラのデバッグ
VBR がファームの資源である間は、ファームウェアで使用しない割り込み／例外が発生した場合、
該当する割り込み／例外の要因を表示してコマンド待ち状態にします。VBR を変更せずユーザで作成
した（未完成のユーザ例外ハンドラ）デバッグをサポートするため、EX コマンドにより VBR（ユーザ
の例外処理ハンドラ）を登録することをサポートしています。
また、VBR もユーザ側で書き換えた場合（ユーザ側で完成に近づいた例外ハンドラ）のデバッグを
する手段として、ファームウェアで使用している VBR＋100 または＋600 へ分岐させます（ビッグエン
ディアン： H'A0010000/ リトルエンディアン：H'A0090000)。
以下に両デバッグ方法を説明します。
37
(1)EX コマンドによるユーザの例外処理ハンドラのサポート方法
この方法は、ユーザの例外ハンドラをファームから呼び出す方法です。ユーザ例外ハンドラの
要因解析後の各ハンドラを、個別動作させるのに使用しています。以下に本方法を説明します。
EX コマンドにより VBR を登録している場合、ユーザプログラム実行中に割り込み／例外が発生
すると、一旦ファームウェアが動作しますが、ファームウェアで使用する割り込みでなければ登
録された VBR＋100、＋400、＋600 の該当個所に分岐させ、ユーザの割り込み／例外処理ハンドラ
を起動させます。
この間、一旦ファームウェアの例外処理ハンドラが起動され、その後ユーザの割り込み／例外
処理ハンドラが呼び出されるため、リアルタイム性はありません。ただし、ファームの割り込み
／例外処理ハンドラでは要因判定を行なってユーザの割り込み／例外処理ハンドラにバンク 1 レ
ジスタの R0 を使って JMP 命令で分岐するだけで、SH7750 の SR レジスタ等ハードウェア資源の操
作は行ないません。
ユーザプログラム
ファームの例外ハンドラ
R0 の待避
（要因判定等の処理）
ユーザの例外ハンドラプログラム
例外発生
JSR R0 命令
R0 の復帰
RTE 命令
RTS 命令
(2)ファームのデバッグ機能を生かしたユーザの例外処理ハンドラのサポート方法
ユーザの例外ハンドラが完成に近く、ユーザ側で VBR を書き換えている場合でも、下記方法に
よりファームの提供するデバッグ機能を利用することができます。ただし、例外処理ハンドラ内
にデバッグ機能を設ける場合は、ブレークを発生させる前に、BL を解除してください。もし解除
しなかった場合は BL=1 の時の例外発生となり、パワーオンリセット処理へ分岐してしまいます。
表４−２にファームの提供する例外／割り込み処理を示します。
No.
表 4-2 ファーム占有例外／割り込み処理一覧
ファーム占有例外処理
1
一般不当命令例外：SB コマンドによるソフトウェアブレークに使用
2
スロット不当命令例外：SB コマンドによるソフトウェアブレークに使用
3
命令実行前ユーザブレーク：BA/BB コマンドによるハードウェアブレークに使用
4
5
命令実行後ユーザブレーク：SS コマンドによるシングルステップに使用
BA/BB コマンドによるハードウェアブレークに使用
NMI 割り込み：ABORT SW に使用
6
外部割込みレベル 15：パラレル転送に使用
7
周辺モジュール(SCI)割込み：コマンド入出力に使用
ユーザのハンドラ処理内で、ファーム占有例外処理を検出した時に、ファームの VBR＋100
（ソフト、ハードブレーク）または＋600（NMI 割り込み）へ分岐させて下さい。分岐に使用
したレジスタは値はユーザ側で必要に応じてセーブ願います。ファームでは、ユーザの処理
に関わらず、例外要因を解析し、ソフトウェアブレーク、ハードウェアブレークまたは NMI
割り込み処理を行なってモニタのコマンド待ちの状態になります。
38
ユーザプログラム実行中、ユーザの例外処理ハンドラを登録していないときに割り込み／
例外が発生した場合、ファームウェアはレジスタ情報を表示し、コマンドの入力待ちになり
ます。なお、ユーザの例外処理ハンドラを登録できない割り込み／例外が発生した場合（ユ
ーザが不正に使用した場合）も、同じメッセージを表示し、コマンドの入力待ちになります。
また、ファームウェアのコマンド実行中に表示された以降の動作は保証されませんので、リセ
ット入力から再起動願います。
割り込み／例外の詳細は、SH7750 ハードウェアマニュアルを参照してください。
例ユーザプログラム実行中に、Instruction address error が発生した場合：
《ユーザレジスタ情報》 ← ファーム動作中には、レジスタを表示しない。
EXPEVT = 0E0
：
表示情報１
EXPEVT の値
1E0
0E0
040
0A0
180
1A0
800
820
0E0
例外/
例外/割り込みの意味
備考
User break before Instruction exception
Instruction address error
Instruction TLB miss exception
Instruction TLB protection exception
General illegal instruction exception
Slot illegal instruction exception
General FPU disable exception
Slot FPU disable exception
Data address error (read)
BA,BB コマンド不正使用
-
100
040
060
0A0
0C0
120
180
160
1E0
Data address error (write)
Data TLB miss exception (read)
Data TLB miss exception (write)
Data TLB protection exception (read)
Data TLB protection exception (write)
FPU exception
Initial Page Write exception
Unconditional Trap (TRAPA Instruction)
User break after Instruction exception
BA,BB コマンド不正使用
なお、以下の例外が発生した場合は下記メッセ−ジを表示して、ファームウェアが再起動されます。
・マニュアルリセット
： +++ Manual reset
・ Hitachi-UDI リセット
： +++ UDI reset
・命令／データ TLB 多重ヒット例外： +++ TLB multiple hit
39
例ユーザプログラム実行中に、外部割込みレベル３が発生した場合：
《ユーザレジスタ情報》 ← ファーム動作中には、レジスタを表示しない。
INTEVT = 260
：
表示情報１
INTEVT の値
1C0
200
220
240
260
280
2A0
2C0
2E0
300
320
340
360
380
3A0
3C0
400
420
440
460
480
4A0
4C0
4E0
500
520
540
560
580
5A0
600
640
660
680
6A0
6C0
700
720
740
760
40
例外/
例外/割り込みの意味
Nonmaskable interrupt
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
External Interrupt IRL =
TUNI0(TMU0)
TUNI1(TMU1)
TUNI2(TMU2)
TICPI2(TMU2)
ATI(RTC)
PRI(RTC)
CUI(RTC)
ERI(SCI)
RXI(SCI)
TXI(SCI)
TEI(SCI)
ITI(WDT)
RCMI(REF)
ROVI(REF)
Hitachi-UDI(Hitachi-UDI)
DMTE0(DMAC)
DMTE1(DMAC)
DMTE2(DMAC)
DMTE3(DMAC)
DMAE(DMAC)
ERI(SCIF)
RXI(SCIF)
BRI(SCIF)
TXI(SCIF)
備考
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
ABORT SW に使用
-
４．３コマンド入力と表示
電源の投入によりシステムが正常に立ち上がると、ファームはオープニングメッセージとともに、
コマンド入力待ちのプロンプトを表示します。
４．３．１コマンド入力と表示
(1)ファームウェアコマンド
ファームウェアのコマンド入力は次の通りです。
： <コマンド>△<パラメータ１>△<パラメータ 2>△ …△<パラメータｎ>(RET)
<コマンド>：プロンプトに続く 2 文字のコマンド
<パラメータｎ>：コマンドに続きスペースで区切られた(RET)までの数値(16 進数のみ)または
予約語（レジスタ名称等）である。
(RET)：コマンド入力の終了を示す区切り文字である。
(2)ヘルプ機能
HE コマンドで全コマンドのコマンド名および、そのコマンドの入力フォーマットを表示します。
： HE (RET)
<ファームウェアコマンド：コマンド名> <入力フォーマット>
(3)対話形式の入力
対話形式で入力できるパラメータは、
“＾”と“．”と“(RET)”です。
４．３．２特殊キー入力
ファームウェアでは、下記特殊キーを用いています。ここで CTRL+x は、CTRL キーと x キーを同時
に押すことを示します。
(1)コマンドの実行、強制終了、キャンセル
・コマンド実行
(RET)
CTRL+M(CR)
CTRL+J(LF)
・コマンドの強制終了
CTRL+C
(アボート)
・コマンド入力のキャンセル ESC
(2)表示の制御
・表示の停止
CTRL+S
・表示の再開
CTRL+Q
(3)カーソル制御と文字の編集
・カーソルを１文字戻す
CTRL+H
：入力されたコマンド処理を開始します。
：実行中のコマンドを強制終了します。また、コマンド
入力中は、入力された文字を無効とし新たなコマンド
待ちとなります。
：入力されたコマンドを無効とし、新たなコマンド待ち
となります。
：表示を一時中断します。CTRL+Q の入力で再開します。
：中断した表示を再開します。
：カーソルを１文字戻します。
41
４．４ファームウェアコマンド
この節では、ファームウェアコマンドについて詳細な説明が図４−１の形式でなされています。
節番号
ﾌｧｰﾑｳｪｱｺﾏﾝﾄﾞ
コマンド名称
ﾌｧｰﾑｳｪｱｺﾏﾝﾄﾞ
コマンド内容
【コマンドフォーマット】
・機能１：コマンド入力形式
・機能２：コマンド入力形式
＜パラメータ１＞：パラメータ１の説明
＜パラメータ２＞：パラメータ２の説明
【説明】
・機能１
機能１の説明
・機能２
機能２の説明
・
【留意事項】
・ファームウェアコマンド：使用するコマンドの形式
・コマンド名称：コマンド名
・コマンド内容：該当コマンドの内容
・コマンドフォーマット：コマンドの入力形式を
機能ごとに示します。
・説明：コマンドの機能や使用方法を機能ごとに
説明します。
・留意事項：当該コマンドを使用する上での留意事項
です。特に留意事項のないコマンドの
場合は省略してあります。
【操作方法】
・操作方法：ファイルのロード，セーブ，ベリファイ
方法について説明します。
【使用例】
・使用例：当該コマンドの使用例を載せています。
コマンドフォーマットの説明に使用している記号は、次のような意味を持っています。
{A / B}
：{ / }で囲まれた部分の複数のコマンドまたはパラメータのうち、１つ
を選択して指定することを示します。
［］：［］で囲まれた部分のパラメータは省略可能を示します。
〈〉：〈〉内に示された内容を指定または表示することを示します。
：直前の指定を繰り返し入力できることを示します。
…… △
：空白を示します。コマンドフォーマットの説明でのみ使用します。
(RET)
：リターンキーの入力を示します。
図 4-1 ファームウェアコマンドの説明形式
なお、下線は入力部分を示しますが、コマンドフォーマット欄では使用していません。
42
.R
４．４．１
.R
Register set
レジスタ内容の変更
［コマンドフォーマット］
（1）変更（直接）：．R△＜レジスタ名＞△＜データ＞（RET）
（2）変更（対話）：．R△＜レジスタ名＞（RET）
＜レジスタ名＞：変更できるレジスタ名は下記の通りです。
（コントロールレジスタ名）
PC SPC SR SSR PR GBR VBR SGR DBR MACH MACL
（汎用レジスタ名)
R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15
R0B0 R1B0 R2B0 R3B0 R4B0 R5B0 R6B0 R7B0
R0B1 R1B1 R2B1 R3B1 R4B1 R5B1 R6B1 R7B1
（FPU コントロールレジスタ名）
FPSCR FPUL
（FPU 汎用レジスタ名)
FR0 FR1 FR2 FR3 FR4 FR5 FR6 FR7 FR8 FR9 FR10 FR11 FR12 FR13 FR14 FR15
FR0B0 FR1B0 FR2B0 FR3B0 FR4B0 FR5B0 FR6B0 FR7B0
FR8B0 FR9B0 FR10B0 FR11B0 FR12B0 FR13B0 FR14B0 FR15B0
FR0B1 FR1B1 FR2B1 FR3B1 FR4B1 FR5B1 FR6B1 FR7B1
FR8B1 FR9B1 FR10B1 FR11B1 FR12B1 FR13B1 FR14B1 FR15B1
＜データ＞：変更値
［説明］
（1）変更（直接）
指定された値でレジスタ内容を変更します。
：．R ＜レジスタ名＞＜データ＞（RET）
（2）変更（対話）
現レジスタ内容を表示しながら対話形式で変更要求を行ない、指定された値でレジスタ内容を
順次変更します。
対話形式のレジスタ変更フォーマットを以下に示します。
：．R ＜レジスタ名＞（RET）
<レジスタ名> =XXXXXXXX ? YYYYYYYY(RET)
<レジスタ名> =XXXXXXXX ? (RET)
<レジスタ名> =XXXXXXXX ? ^(RET)
<レジスタ名> =XXXXXXXX ? .(RET)
・・・
・・・
XXXXXXXX
：現レジスタ内容
YYYYYYYY
：ユーザによる入力（16 進数／サブコマンド）
＜データ＞
：変更値
.
：コマンド終了
^
：レジスタ値を変更せずに直前のレジスタ内容表示
(RET)のみ
：レジスタ値を変更せずに次のレジスタ内容表示
表示するレジスタの順序は、［使用例］の通りです。
レジスタ順序の途中からの指定も可能です。
43
.R
［留意事項］
（1）レジスタの変更はロングワードサイズで行ないます（H'00000000∼H'FFFFFFFF を有効範囲とす
る）
。
（2）PC、SR などのデータチェックは行ないません。
（3）ファームでは、ユーザプログラムの実行を SPC、SSR レジスタと RTE 命令実現しています。この
ため、RTE 命令実行後ユーザの PC 値と SPC 値および SR 値と SSR 値は、必ず同じ値となります。よ
って、PC を変更すると SPC も PC と同じ値に変更します（SPC を変更すると PC も SPC と同じ値）
。
また、SR を変更すると SSR も SR と同じ値に変更します（SSR を変更すると SR も SSR と同じ値）
。
（4）R0∼R7 は、現在の SR の RB ビットの値により R0_BANK0∼R7_BANK0（RB=0 のとき）または、R0_BANK1
∼R7_BANK1（RB=1 のとき）のレジスタ値となります。したがって、例えば RB=0 のとき R1 レジス
タ値を変更すると、R1_BANK0 レジスタ値が変更されます。
（5）FR0∼FR15 は、現在の FPSCR の FR ビットの値により FR0_BANK0∼FR15_BANK0（FR=0 のとき）ま
たは、FR0_BANK1∼FR15_BANK1（FR=1 のとき）のレジスタ値となります。したがって、例えば RB=0
のとき FR1 レジスタ値を変更すると、FR1_BANK0 レジスタ値が変更されます。
（6）パワーオンリセットまたは、マニュアルリセット時、各レジスタの値は次のように設定されま
す。
PC、SPC
： H'AC000000(ユーザ RAM の先頭)
SR、SSR
： H'400000F0(特権モード、バンク 0 使用、I0∼I3=1)
PR
： H'00000000
GBR
： H'00000000
VBR(ファーム用)
： H'A0010000(ビッグエンディアン)/ H'A0090000(リトルエンディアン)
SGR
： H'00000000
DBR
： H'00000000
MACH
： H'00000000
MACL
： H'00000000
R0B0∼R7B0
： H'00000000
R0B1∼R7B1
： H'00000000
R8∼R14
： H'00000000
R15
： H'ADF00000(ユーザ RAM の最終)
FPUL
： H'00000000
FPSCR
： H'00040001(MCU の初期値)
FR0B0∼FR15B0
： H'00000000
FR0B1∼FR15B1
： H'00000000
（7）R15 を SP で記述することはできません。
（8）不当なレジスタ名の入力が行なわれた場合は、下記エラー表示を行ないコマンドを終了します。
エラー名： SYNTAX ERROR
** ERR 0001 SYNTAX ERROR
（9）不当な入力（桁数オーバー、16 進数／サブコマンド以外のデータ値）が行なわれた場合は、下
記エラー表示を行ないコマンドを終了します。
エラー名： INVALID DATA
** ERR 0002 INVALID DATA
44
.R
［使用例］
（1）変更（直接）
プログラムカウンタ（.PC）に H'AC005C60 を設定します。
:.R PC AC005C60(RET)
:
（2）変更（対話）
(a)先頭の PC からすべての変更をします。
:.R PC(RET)
PC =AC005C60 ? AC001000(RET)
SPC =AC001000 ? (RET)
SR =00000000 ? 60000000(RET)
SSR =60000000 ? (RET)
PR =00000000 ? 00000002(RET)
GBR =00000000 ? 00000002(RET)
VBR =A0000000 ? A0010000(RET)
SGR =A0000000 ? 00000002(RET)
DBR =A0000000 ? 00000002(RET)
MACH =00000000 ? 00000002(RET)
MACL =00000000 ? 00000002(RET)
R0 =00000000 ? 00000002(RET)
R1 =00000000 ? 00000002(RET)
R2 =00000000 ? 00000002(RET)
：
R14 =00000000 ? 00000002(RET)
R15 =00000000 ? ADF00000(RET)
R0B0 =00000000 ? 00000002(RET)
R1B0 =00000000 ? 00000002(RET)
：
R7B0 =00000000 ? 00000002(RET)
R0B1 =00000000 ? 00000002(RET)
R1B1 =00000000 ? 00000002(RET)
：
R7B1 =00000000 ? 00000002(RET)
FPSCR =00040001 ? 00040000(RET)
FPUL =B4800410 ? 00000002(RET)
FR0 =00000000 ? 00040000(RET)
FR1 =00000000 ? 00040000(RET)
FR2 =00000000 ? 00040000(RET)
：
FR14 =00000000 ? 00040000(RET)
FR15 =00000000 ? 00040000(RET)
FR0B0 =00000000 ? 00000002(RET)
FR1B0 =00000000 ? 00000002(RET)
：
FR15B0 =00000000 ? 00000002(RET)
FR0B1 =00000000 ? 00000002(RET)
FR1B1 =00000000 ? 00000002(RET)
：
FR15B1 =00000000 ? 00000002(RET)
:
45
.R
(b)レジスタ名の入力時の表示
:.R SR(RET)
SR =600000F0 ? 60000000(RET)
SSR =60000000 ? (RET)
PR =00000000 ? ^(RET)
SSR =60000000 ? .(RET)
:
46
BA/BB
４．４．２
BA/BB
ハードウェアブレークチャネル A,B の設定、表示、
Hardware Break Channel A/B
解除
［コマンドフォーマット］
（1）変更（直接）：｛BA/BB｝△＜条件名＞△＜データ＞（RET）
（2）変更（対話）：｛BA/BB｝△＜条件名＞（RET）
（3）表示：｛BA/BB｝
（RET）
（4）一括解除：｛BA/BB｝△-（RET）
＜条件名＞：条件名と設定できるデータは下記の通りです。
(a)アドレスに関するブレーク条件
・ ADDR
： 32 ビット論理アドレス
・ ADDRM
： ADDR に設定されているブレーク条件のうち、どのビットをマスクするかを選択
するアドレスマスク指定値。＜データ＞は下記の表にしたがってください。
データ
説明
備考
0
ADDR の全ビットをブレーク条件に含める。
1
ADDR の下位 10 ビットをマスクし、条件に含めない
2
ADDR の下位 12 ビットをマスクし、条件に含めない
3
ADDR の全ビットをマスクし、条件に含めない
4
ADDR の下位 16 ビットをマスクし、条件に含めない
5
ADDR の下位 20 ビットをマスクし、条件に含めない
(b)データに関するブレーク条件（BB コマンドのみ）
・ DATA
： 32 ビットデータ
・ DATAM
： DATA に設定されているブレーク条件のうち、どのビットをマスクするかを
指定するデータマスク指定値です。
・ DATAE
：データバスの条件を含めるか否かを設定します。
１：含める
０：含めない
(c)ASID に関するブレーク条件
・ ASID
： 8 ビット ASID 値
・ ASIDM
： ASID に設定されているブレーク条件を含めるか否かを指定するビットです。
(d)ブレーク条件にするバスサイクル条件
・R
：リードサイクルを含むか否かを指定するビット
・W
：ライトサイクルを含むか否かを指定するビット
・ INS
：命令フェッチサイクル含むか否かを指定するビット
・ DAT
：データアクセスサイクル含むか否かを指定するビット
・ OP
：ブレーク条件にするバスサイクルのオペラントサイズを選択
データ
説明
備考
0
ブレーク条件にオペランドサイズを含まない
1
バイトサイズ A31−A0
2
ワードサイズ A31−A1
3
ロングワードサイズ A31−A2
4
クワッドワードサイズ A31−A3
・P
：命令フェッチサイクル指定時のブレークタイミングを命令実行前にするか後に
するかを選択します
０：命令実行前
１：命令実行後
(e)シーケンシャルブレークに関する条件（BB コマンドのみ）
・ SB
：チャネル A,B の 2 本のブレーク条件が独立かシーケンシャルかを選択します。
０：独立
１：チャネル A→B のシーケンシャルブレーク条件
47
BA/BB
＜データ＞：設定値
［説明］
（1）変更（直接）
指定されたデータでブレーク条件の内容を変更します。
：｛BA/BB｝＜条件名＞＜データ＞（RET）
ブレーク条件により入力できるデータは、下記の通りです。
ADDR,DATA,DATAM
： 4 バイトデータ（H'00000000∼H'FFFFFFFF）
ASID
： 1 バイトデータ（H'00∼H'FF）
ADDRM
： 1 バイトデータ（H'00∼H'05）
OP
： 1 バイトデータ（H'00∼H'04）
ASIDM,R,W,INS,DAT,DATAE,SB ： 1（設定）
、0（設定解除）
P
： 0（命令実行前）
、1（命令実行後）
上記以外のデータが入力された場合は、下記エラー表示を行ないコマンドを終了します。
エラー名： INVALID DATA
** ERR 0002 INVALID DATA
個々のブレーク条件は、独立して設定します。
ブレーク条件の組み合わせによるチェックは行ないません。
（2）変更（対話）
現ブレーク条件の内容を表示しながら対話形式で変更要求を行ない、指定されたデータでブレーク
条件の内容を変更します。対話形式のブレーク条件変更フォーマットを以下に示します。
：｛BA/BB｝＜条件名＞（RET）
＜条件名＞ =XXXXXXXX ? YYYYYYYY(RET)
＜条件名＞ =XXXXXXXX ? (RET)
＜条件名＞ =XXXXXXXX ? ^(RET)
＜条件名＞ =XXXXXXXX ? .(RET)
・・・
・・・
XXXXXXXX ：現ブレーク条件の内容
YYYYYYYY ：ユーザによる入力（16 進数／サブコマンド）
＜データ＞：変更値
.
：コマンド終了
^
：直前のブレーク条件の内容表示
(RET)のみ：ブレーク条件を変更せずに次のブレーク条件の内容表示
表示するブレーク条件の順序は、［使用例］の通りです。
ブレーク条件順序の途中からの指定も可能です。
不当な入力（桁数オーバー、16 進数／サブコマンド以外のデータ値）が行なわれた場合は、下
記エラー表示を行ないコマンドを終了します。
エラー名： INVALID DATA
** ERR 0002 INVALID DATA
48
BA/BB
（3）表示
ブレーク条件の設定状態を表示します。
表示フォーマットを以下に示す。
X ：設定データ（16 進数）
1 ：設定あり、マスクなし
0 ：設定なし、マスク
(a)設定データあり（BA コマンドの場合）
ADDR = XXXXXXXX
ADDRM = X
ASID = XX
ASIDM = 1
R
= 1
W
= 1
INS
= 1
DAT
= 1
OP
= X
P
= 1
(b)設定データなし（BA コマンドの場合）
ADDR = XXXXXXXX
ADDRM = X
ASID = XX
ASIDM = 0
R
= 0
W
= 0
INS
= 0
DAT
= 0
OP
= X
P
= 0
（4）一括解除（BA コマンドの場合）
ブレーク条件の設定をすべて解除（初期値に戻す）します。
初期値は以下の通りです。
ADDR = 00000000
ADDRM = 0
ASID = 00
ASIDM = 0
R
= 0
W
= 0
INS
= 0
DAT
= 0
OP
= 0
P
= 0
49
BA/BB
［留意事項］
（1）ブレーク条件を成立させるためには、リード／ライトサイクルのどちらかを設定すること、お
よび命令フェッチ／データアクセスサイクルのどちらかを設定する必要があります。
（2）PC のデータチェックは行ないません。
（3）コマンドの実行でメモリ内容が変更されても、ブレーク条件は解除しません。
（4）パワーオンリセット、マニュアルリセット時は、すべてのブレーク条件を解除します。
（5）シーケンシャルブレークを設定している場合、BA の条件が成立後 BB の条件が成立したときに
ブレークが発生します。
（6）シーケンシャルブレークを設定している場合は、BA の設定を必要とします。よって BA の設定が
されていない時は、ブレークが発生しません。しかし、設定の有無はチェックしていません。BA
の設定ができていないと、シーケンシャルブレークが成立しません。
（7）SS コマンド時には、SB、BA は無効となります。
（8）ソフトウェアブレークが設定されている時の GO コマンドによる実行では、シングルステップを
行ないます。この時の制限は(7)と同じです。
［使用例］
（1）変更（直接）
(a)アドレス H'AC001000 のデータアクセス、ライトサイクル時にブレークする条件(BB)を設定しま
す。
:BB ADDR AC001000(RET)
←アドレスを登録
:BB W 1(RET)
←ライトサイクルを設定
:BB DAT 1(RET)
←データアクセスサイクルを設定
:
(b)アドレス H'AC001000 のデータアクセス、リードサイクル時にブレークする条件(BB)を設定しま
す。
:BB ADDR AC001000(RET)
←アドレスを登録
:BB R 1(RET)
←リードサイクルを設定
:BB DAT 1(RET)
←データアクセスサイクルを設定
:
(C)上記例(b)の条件を解除します。
:BB R 0(RET)
←リードサイクルの設定を解除
:
（2）変更（対話）
(a)先頭の ADDR からすべての変更をします。
:BA ADDR(RET)
ADDR =AC001000 ?AC002000(RET)
ADDRM =0 ?(RET)
ASID =01 ?00(RET)
ASIDM =0 ?1(RET)
R =1 ?0(RET)
W =0 ?1(RET)
INS =0 ?1(RET)
DAT =1 ?0(RET)
OP =0 ?(RET)
P =0 ?0(RET)
:
50
BA/BB
(b)エラーの時（INVALID DATA）
:BB ADDR(RET)
ADDR =AC001000 ?ABCDEFGH(RET)
** ERR 0002 INVALID DATA
:
（3）表示
(a)ブレーク条件の設定が無い時
:BA (RET)
ADDR =00000000
ADDRM =0
ASID =00
ASIDM =0
R =0
W =0
INS =0
DAT =0
OP =0
P =0
:
(b)「アドレス H'AC001020 にライトのデータアクセス」をブレーク条件に設定している時
:BA (RET)
ADDR =AC001020
ADDRM =0
ASID =00
ASIDM =0
R =0
W =1
INS =0
DAT =1
OP =0
P =0
:
（4）一括解除
設定されている条件をすべて解除する。
:BA -(RET)
:
51
DB/DW/DL
４．４．３
DB/DW/DL
メモリのダンプ表示
Dump Memory
［コマンドフォーマット］
（1）表示
：｛DB/DW/DL｝[△＜開始アドレス＞[△＜終了アドレス＞]]（RET）
＜開始アドレス＞：表示開始アドレス
＜終了アドレス＞：表示するメモリの終了アドレス
［説明］
（1）表示
(a)ダンプフォーマットは下記のようになります。
・ DB(バイトダンプ)時
<ADDRESS>
<
D
A T
A
>
<ASCII CODE>
xxxxxxxx
xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx "xxxxxxxxxxxxxxxx"
（i）（ii）（iii）
・ DW(ワードダンプ)時
<ADDRESS>
<
D
A
T A
>
xxxxxxxx
xxxx xxxx xxxx xxxx
xxxx xxxx xxxx xxxx
（i）（ii）
・ DL(ロングワードダンプ)時
<ADDRESS>
<
D
A T
A
>
xxxxxxxx
xxxxxxxx
xxxxxxxx
xxxxxxxx
xxxxxxxx
（i）（ii）
（i）
：アドレス
（ii）
：メモリの内容
（iii）
：メモリの内容に該当する ASCII コード
（データが H'20∼H'7E 以外の場合はピリオド '.' で表示）
(b)１行分 16 バイト単位(DB)／8 ワード単位(DW)／4 ロングワード単位(DL)単位で表示します。
(c)リセット後は、アドレス H'00000000 から表示します。
(d)指定された開始アドレスから 256 バイト分のメモリダンプを表示します。
(e)指定された開始アドレスから終了アドレスまでのメモリダンプを表示します。
［留意事項］
（1）１行分 16 バイト単位(DB)／8 ワード単位(DW)／4 ロングワード単位(DL)単位で表示します。
（2）アドレスが H'FFFFFFFF を越えて表示する場合は、H'00000000 に戻って表示します。
（3）表示中 CTRL+C またはアボート SW 入力があった場合はコマンドを終了します。ただし、1 行表示
の途中である場合、その 1 行は正常に表示してからコマンドを終了します。
（4）１行分 16 バイト単位（DB）／8 ワード単位（DW）／4 ロングワード単位（DL）で表示するため、
終了アドレスが開始アドレスからの 16 の倍数でない時は、16 の倍数へ繰り上げて表示します。
例）開始アドレス H'00000000、終了アドレス H'00000000∼H'0000000E の時は、開始アドレス
H'00000000、終了アドレス H'0000000F と同じ表示になります。
（5）開始アドレスが終了アドレスより大きい場合は、下記エラー表示を行ないコマンドを終了しま
す。
エラー名： INVALID ADDRESS
** ERR 0003 INVALID ADDRESS
52
DB/DW/DL
［使用例］
（1）表示
:DB(RET)
<ADDRESS>
<
D A
T
A >
<ASCII CODE>
00000000
20 48 20 49 20 54 20 41
20 43 20 48 20 49 20 20 " H I T A C H I "
00000010
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000020
20 20 20 20 20 20 20 20
20 20 20 20 20 20 20 20 "
"
00000030
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000040
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000050
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000060
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000070
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000080
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
00000090
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
000000A0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
000000B0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
000000C0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
000000D0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
000000E0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
000000F0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
:
（2）表示
:DB AC000000(RET)
<ADDRESS>
<
D A
T
A >
<ASCII CODE>
AC000000
20 48 20 49 20 54 20 41
20 43 20 48 20 49 20 20 " H I T A C H I "
AC000010
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000020
20 20 20 20 20 20 20 20
20 20 20 20 20 20 20 20 "
"
AC000030
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000040
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000050
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000060
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000070
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000080
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000090
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC0000A0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC0000B0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC0000C0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC0000D0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC0000E0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC0000F0
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
:
（3）表示
(a)アドレス H'AC000000∼H'AC000030 のメモリデータをバイト単位でアクセスして表示する。
:DB AC000000 AC000030(RET)
<ADDRESS>
<
D A
T
A >
<ASCII CODE>
AC000000
20 48 20 49 20 54 20 41
20 43 20 48 20 49 20 20 " H I T A C H I "
AC000010
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
AC000020
20 20 20 20 20 20 20 20
20 20 20 20 20 20 20 20 "
"
AC000030
00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 "................"
:
53
DB/DW/DL
(b)アドレス H'AC000000∼H'AC000030 のメモリデータをワード単位でアクセスして表示する。
:DW AC000000 AC000030(RET)
<ADDRESS>
<
D A
T
A >
AC000000
2048 2049 2054 2041
2043 2048 2049 2020
AC000010
0000 0000 0000 0000
0000 0000 0000 0000
AC000020
2020 2020 2020 2020
2020 2020 2020 2020
AC000030
0000 0000 0000 0000
0000 0000 0000 0000
:
(c)アドレス H'AC000000∼H'AC000030 のメモリデータをロングワード単位でアクセスして表示する。
:DL AC000000 AC000030(RET)
<ADDRESS>
<
D A
T
A >
AC000000
20482049
20542041
20432048
20492020
AC000010
00000000
00000000
00000000
00000000
AC000020
20202020
20202020
20202020
20202020
AC000030
00000000
00000000
00000000
00000000
:
54
EX
４．４．４
EX
ユーザ例外処理ベクタアドレスの登録
Exception
［コマンドフォーマット］
（1）登録： EX△＜アドレス＞（RET）
（2）表示： EX（RET）
（3）削除： EX△-（RET）
＜アドレス＞：ユーザ例外処理ベクタアドレス
［説明］
（1）登録
ユーザ例外処理ベクタアドレスを登録します。
アドレスチェックを行ない、奇数アドレスはエラーとなります。
（2）表示
登録してあるユーザ例外処理ベクタアドレスを表示します。
表示フォーマットは下記のようになります。
USER VBR = XXXXXXXX
（3）削除
登録してあるユーザ例外処理ベクタアドレスを削除します。
［留意事項］
（1）.R コマンドで設定する VBR と本コマンドで登録するユーザ例外処理ベクタアドレスとはまった
く違う物です。
.R コマンドで設定する VBR は、GO コマンド、SS コマンド実行時に実際に CPU 内の VBR に設定さ
れる値です。言い換えると、ユーザプログラム内で例外／割り込みが実行された時に参照される VBR
レジスタの値のことを指します。
一方、EX コマンドで登録するユーザ例外処理ベクタアドレスは、ユーザプログラム実行中に例
外／割り込みが発生した時、CPU 内の VBR に従ってファームのハンドラプログラムが起動して、ハ
ンドラプログラムの中でファームが使用しない例外／割り込みと判定した場合に、このユーザ例外
処理ベクタアドレスを用いて CPU の動作と同じアドレス割当てでユーザのハンドラプログラムへ分
岐するための値です。これは、ユーザの例外処理ベクタアドレスの作成方法を制限するものではあ
りません。
もし、.R コマンドで VBR を変更すると共に EX コマンドで VBR を登録した場合には、ファームの
ハンドラプログラムが動作しませんので、EX コマンドの VBR は意味の無い物となります。
（2）ファームで使用する例外／割り込みを以下に示します（例外コード）
。これらの例外／割り込み
は、ユーザプログラムでは使用しないでください。
(a)一般例外
命令実行前ユーザブレーク（H'1E0）
： BA,BB コマンドで使用します。
一般不当命令例外（H'180）
： SB コマンドで使用します。
スロット不当命令例外（H'1A0）
： SB コマンドで使用します。
命令実行後ユーザブレーク（H'1E0）
： BA,BB コマンドで使用します。
(b)割り込み
NMI（H'1C0）
： NMI 入力には、アボート SW 入力と外部 NMI が存在します。
ファームではアボート SW 入力を使用します。ユーザプログラム実行
中に外部 NMI を使用することに制限はありません。
IRL0（H'200）
：パラレル転送に使用します。
SCI/ERI（H'4E0）,SCI/RXI（H'500）,SCI/TXI（H'520）,SCI/TEI（H'540）
：内蔵 SCI は、ファームのコンソール入出力に使用しています。
(3) 奇数アドレスは設定できません。
55
EX
［使用例］
（1）登録
ユーザ例外処理ベクタアドレスにアドレス H'AC008000 を登録します。
:EX AC008000（RET）
:
（2）表示
登録されたユーザ例外処理アドレスを確認します。
(a)登録されている場合
:EX（RET）
USER VBR = AC008000
:
(b)登録されていない場合
:EX（RET）
:
56
FB/FW/FL
４．４．５
FB/FW/FL
メモリへのデータ書き込み
Fill Memory
［コマンドフォーマット］
（1）書き込み：｛FB/FW/FL｝△＜開始アドレス＞△＜終了アドレス＞△＜データ＞（RET）
＜開始アドレス＞：表示開始アドレス
＜終了アドレス＞：表示するメモリの終了アドレス
＜データ＞：書き込みデータ
［説明］
（1）書き込み
指定された開始アドレスから終了アドレスまでのメモリ領域に指定データをバイトサイズ(FB)、
ワードサイズ(FW)、ロングワードサイズ(FL)で書き込みを行ないます。
：｛FB/FW/FL｝＜開始アドレス＞＜終了アドレス＞＜データ＞（RET）
書き込み後、データのベリファイは行ないますが、書き込まれたエリアに対するチェックは行な
いません。
［留意事項］
（1）開始アドレスが終了アドレスより大きい場合、下記エラーメッセージを表示しコマンドは終了
します。
エラー名： INVALID ADDRESS
** ERR 0003 INVALID ADDRESS
（2）指定データが H'00∼H'FF 以外の場合(FB コマンドのみ)、下記エラーメッセージを表示しコマ
ンドは終了します。
エラー名： INVALID DATA
** ERR 0002 INVALID DATA
（3）アドレスチェックを先に行ない、後でデータチェックを行なうので、INVALID ADDRESS と INVALID
DATA の両エラーがある場合は、INVALID ADDRESS のエラーとなり、INVALID DATA エラーは表示さ
れません。
（4）ベリファイエラーが発生した場合は、下記エラーメッセージを表示しコマンドを終了します。
エラー名： VEREFY ERROR
** ERR 0006 VEREFY ERROR
Addr
= xxxxxxxx
W data = yy
R data = zz
xxxxxxxx ：エラーが生じたアドレス
yy ：書き込みデータ
zz ：読み出しデータ
（5）開始アドレスや終了アドレスが奇数で入力された場合(FW 時)、または 4 の倍数以外で入力され
た場合(FL 時)、下記エラーメッセージを表示しコマンドは終了します。
エラー名： INVALID ADDRESS
** ERR 0003 INVALID ADDRESS
57
FB/FW/FL
［使用例］
（1）書き込み
(a)アドレス H'AC000000∼H'AC006FFF の全エリアに 1 バイトデータ H'09 を書き込みます。
:FB AC000000 AC006FFF 09(RET)
:
(b)アドレス H'AC000000∼H'AC006FFF の全エリアに 1 ワードデータ H'0009 を書き込みます。
:FW AC000000 AC006FFE 0009(RET)
:
(c)アドレス H'AC000000∼H'AC006FFF の全エリアに 1 ワードデータ H'FFFFFFFF を書き込みます。
:FL AC000000 AC006FFC FFFFFFFF(RET)
:
58
GO
４．４．６
GO
Go
［コマンドフォーマット］
（1）実行： GO（RET）
ユーザプログラムの実行
［説明］
（1）実行
PC の示すアドレスからユーザプログラムの実行を開始します。
［留意事項］
（1）プログラムが停止した場合、RD コマンドと同じフォーマットでレジスタ内容を表示するととも
に、停止理由を表示します。
<ユーザレジスタ情報> -----（a）
+++ ＜停止理由＞ ---------（b）
（a）停止時の各レジスタの内容
（b）停止理由
・アボートスイッチにより強制終了時
+++ ABORT SW
・ SB コマンドによるブレークポイントで停止時
+++ S_BREAK
・ BB コマンドによるハードウェアブレーク条件が成立時
+++ H_BREAK B
・ BA,BB コマンドによるシーケンシャルブレーク成立時
+++ H_BREAK B
・ BA コマンドによるハードウェアブレーク条件が成立時
+++ H_BREAK A
・上記以外の例外成立時
+++ EXPEVT = ＜例外コード＞
・上記以外の割込み成立時
+++ INTEVT = ＜例外コード＞
（2）ファームによるユーザプログラムの実行処理（GO、SS コマンド）では、ユーザスタックを４バ
イト使用します。ユーザプログラム実行前には必ず.R コマンドによりスタックポインタの設定を
行なってください。ファームによるユーザプログラムの実行処理では、スタックポインタのチェッ
クは行ないません。ユーザによる.R コマンドまたは、ユーザプログラム内でスタックポインタ値
の不正（奇数アドレス、RAM 領域以外）が行なわれた時は、ファームの動作は保証できない場合が
あります。
(a) スタックポインタを奇数アドレスに設定した場合には、ユーザプログラム中でスタック開始時
に、アドレス例外が発生してファームに戻ります。
(b) スタックポインタを RAM 領域以外に設定した場合にスタック処理をしていれば、RTS 命令による
PC の戻りが不正値になるため、ユーザプログラムは暴走します。
（3）(CTRL+C)キーの入力によるユーザプログラムの停止は行ないません。この場合、ユーザプログ
ラムの停止は、アボート SW を使用してください。
（4）ファームは、ユーザに許可していない例外／割り込みが発生した時、レジスタ内容、および停
止理由を表示してファームのプロンプト表示にもどる処理を行ないますが、表示するレジスタ内容、
および以降のファームの動作は保証できません。
+++ ILLEGAL EXCEPTION
（5）ソフトウェアブレークが設定されている場合、シングルステップで 1 命令を実行します。この
場合、BA コマンドの設定は無効となります。
59
GO
［使用例］
（1）実行
ユーザプログラムを実行し、次にアボートスイッチを入力します。
:GO(RET)
** RUNNING
PC=AC000004 SR=400000F0 ASID=00
PR=00000000 GBR=00000000 VBR=A0090000 SGR=ADF00000 MACH=00000000 MACL=00000000
SPC=AC000004 SSR=400000F0 DBR=00000000
R0-7
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B0 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B1 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R8-15
00000000 00000000 00000000 00000000 00000000 00000000 00000000 ADF00000
FPUL=00000000 FPSCR=00040001
F0--7
00000000 00000000 00000000
F8-15
00000000 00000000 00000000
F0--7B0 00000000 00000000 00000000
F8-15B0 00000000 00000000 00000000
F0--7B1 00000000 00000000 00000000
F8-15B1 00000000 00000000 00000000
+++ ABORT SW
:
60
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
HE
４．４．７
HE
Help
［コマンドフォーマット］
（1）表示： HE（RET）
全コマンドの一覧表示
［説明］
（1）表示
コマンドの一覧とコマンドの説明を表示します。
表示フォーマットは、［使用例］の通りです。
［使用例］
（1）表示
:HE
.R : Register set
BA : Hard break A channel
BB : Hard break B channel
DB : Dump memory with byte
DW : Dump memory with word
DL : Dump memory with long word
EX : Exception set
FB : Fill memory with byte
FW : Fill memory with word
FL : Fill memory with long word
GO : Go user program
HE : Help message
ID : ID message
LD : Serial load
MB : Memory set with byte
MW : Memory set with word
ML : Memory set with long word
MV : Move data
PL : Parallel load
PV : Parallel memory verify
RD : Register dump
SB : Soft break
SI : Step information
SS : Single Step
SV : Serial Save
VR : Serial memory verify
:
.R
BA
BB
DB
DW
DL
EX
FB
FW
FL
GO
HE
ID
LD
MB
MW
ML
MV
PL
PV
RD
SB
SI
SS
SV
VR
<reg. name> [<data>]
[-] or BA <UBC reg. name> [<data>]
[-] or BB <UBC reg. name> [<data>]
or DB <start addr> [<end addr>]
or DW <start addr> [<end addr>]
or DL <start addr> [<end addr>]
[-] or EX [<addr>]
<start addr> <end addr> <data>
<start addr> <end addr> <data>
<start addr> <end addr> <data>
[<offset addr>]
<addr> [data]
<addr> [data]
<addr> [data]
<start addr> <end addr> <dest. addr>
[<offset addr>]
[<offset addr>]
[-] [<addr>]
[-] or SI [<step information>]
[<step count>]
<start addr> <end addr>
[<offset addr>]
61
ID
４．４．８
ID
ID
［コマンドフォーマット］
（1）表示： ID（RET）
ファームウェアのバージョン表示
［説明］
（1）表示
SH7750CPU ボードファームのバージョンおよび、エンディアンを表示します。
表示フォーマットは、［使用例］の通りです。
［留意事項］
（1）オープニングメッセージと同じメッセージを表示します。
［使用例］
（1）ビッグエンディアン時の表示
:ID(RET)
SH7750 CPU BOARD FIRMWARE (HS7750STC01SR) V1.0-B
Copyright (C) Hitachi, LTD. 1998
Licensed Material of Hitachi, Ltd.
:
（2）リトルエンディアン時の表示
:ID(RET)
SH7750 CPU BOARD FIRMWARE (HS7750STC01SR) V1.0-L
Copyright (C) Hitachi, LTD. 1998
Licensed Material of Hitachi, Ltd.
:
62
LD
４．４．９
LD
ターミナルソフトを用いて，ホストからプログラムを
Load
ロード
［コマンドフォーマット］
（1）ロード：LD[△＜オフセット＞]（RET）
＜オフセット＞：アドレス加算値
［説明］
（1）ロード
シリアルインタフェースを介して接続されているホストシステムから送信されてくる S タイプモ
ジュールをメモリへロードします。
：LD（RET）
オフセット(アドレス加算)を設定してメモリへ S タイプモジュールをロードすることもできます。
：LD[△＜オフセット＞]（RET）
ロードアドレスは次のようになります。
ロードアドレス＝ <ロードモジュールアドレス> ＋ <オフセット>
［留意事項］
（1）ファームとホストシステムの間では、ロードのためにネゴシエーションなどの処理は行ないま
せん。よってファームでは LD コマンド受付後、ロードモジュールの受信待ち状態になります（表
示はありません）ので、ユーザは LD コマンド発行後、ホストシステムをデータ送信可能な状態に
してロードモジュールをロードしてください。
（2）対応する S タイプモジュールのレコードは、S1,S2,S3,S7,S8,S9 レコードとし、S0 レコードは
無視します。
（3）S タイプモジュールの 1 レコードに対してはフォーマットチェックおよびサム値チェックを行な
います。
（4）ファームは、ロードモジュールの受信待ち状態から次の条件で各メッセージを表示してコマン
ド待ち状態（プロンプト表示）に戻ります。
(a)正常終了：ロードされたメモリ範囲を表示します。
Top = XXXXXXXX ：メモリの先頭アドレス
End = YYYYYYYY ：メモリの最終アドレス
(b) アボート SW 入力による中止：下記メッセージを表示します。
+++ ABORT SW
ファームウェアはメッセージ表示後コマンド入力待ち状態になります。しかし、ホストから送
信されるデータはコマンドとして受け付けられますので、テキストファイルの送信を中止してく
ださい。
(c)エラー発生：ホスト I/O エラーが発生場合、以下に示す各エラーに対応したエラーメッセー
ジを表示します。
・内蔵 SCI のフラグによるパリティエラーが発生した場合
エラー名： PARITY ERROR
** ERR 0007 PARITY ERROR
・内蔵 SCI のフラグによるオーバーランエラーが発生した場合
エラー名： OVERRUN ERROR
** ERR 0008 OVERRUN ERROR
・内蔵 SCI のフラグによるフレーミングエラーが発生した場合
エラー名： FRAMING ERROR
** ERR 0009 FRAMING ERROR
・ S タイプモジュールと異なるデータが送られてきたまたは、サム値にエラーが発生した場合
エラー名： ILLEGAL FORMAT ERROR
** ERR 0010 ILLEGAL FORMAT ERROR
・ロードモジュールの受信待ち状態で 30 秒間ホストとの間で通信がなかった場合
エラー名： TIME OUT ERROR
** ERR 0011 TIME OUT ERROR
63
LD
・シリアルの受信バッファが X-ON/X-OFF 制御にもかかわらず、オーバーフローした場合
エラー名： BUFFER OVER FLOW ERROR
** ERR 0012 BUFFER OVER FLOW ERROR
（5）ベリファイは行ないません。
（6）現在ロード中のアドレス表示は行ないません。
（7）ロードデータのアドレスチェックは行ないません。
［操作方法］
（1）コマンドラインから LD コマンドを入力します。
:LD［＜オフセット＞］(RET)
（2）ホストの「転送」内の「テキストファイルの送信」を選択します。
（3）ロードするファイルを指定し「開く」をクリック、ファイルのロードを開始します。
（4）正常にロードされた場合以下のメッセージを表示します。
Top = ＜先頭アドレス＞
End = ＜最終アドレス＞
:
（5）エラー発生時は、エラー No.とエラー内容を表示します。
** ERR ＜エラー No.＞＜エラー内容＞
:
［使用例］
ロード
(1)正常終了時の表示。
:LD AC000000(RET)
Top = AC000000
End = AC003042
:
(2)アボート SW 入力による中止。
:LD AC000000(RET)
+++ ABORT SW
:303639414234……
64
←ホストから送信されるデータはコマンドとして受け付けられます。
MB/MW/ML
４．４．１０
MB/MW/ML
メモリ内容の表示，変更
Memory set
（バイトサイズ，ワードサイズ，ロングワードサイズ）
[コマンドフォーマット]
（1）表示、変更： {MB/MW/ML}△<アドレス>[△<データ>] (RET)
MB
：バイトサイズで変更
MW
：ワードサイズで変更
ML
：ロングワードサイズで変更
<アドレス>
：表示、変更するメモリエリアのアドレス
<データ>
：変更するデータ値
[説明]
（1）表示、変更
(a)<データ>を省略すると、指定されたアドレスのメモリ内容を表示し、対話モードになります。対
話モードで許される入力は、以下のとおりです。
・ピリオド：コマンドを終了します。
・^
：直前のアドレスの内容を表示します。
・ (RET)
：次のアドレスが表示されます。
・ <データ> ：指定されたデータでメモリ内容を変更後、次のアドレスが表示されます。
＜表示フォーマット＞（MB コマンド使用時）
:MB <アドレス>(RET)
xxxxxxxx =yy ? [<データ>] (RET)
xxxxxxxx
yy
<データ>
：入力された変更アドレスを 8 桁で表示します。
：バイトサイズ 2 桁でメモリ内容を表示します。
：バイトサイズの変更データです。省略時はデータを変更せず次のアド
レス表示を行ないます。
MW コマンド使用時、メモリ内容はワードサイズで、ML コマンド使用時、メモリ内容はロング
ワードサイズで表示されます。
(b) 変更データが入力されると直接モードになり、メモリ内容を変更しコマンドを終了します。その
際変更データのリードベリファイチェックは行ないません。表示フォーマットは、プロンプトが
表示されるだけです。
＜表示フォーマット＞（MB コマンド使用時）
: MB <アドレス> <データ>(RET)
:
[留意事項]
(1)対話モードで許されない文字の入力は、エラーメッセージ（ INVALID DATA ）表示後コマンドを
終了します。
(2)MW コマンド時は奇数アドレスを設定したとき、ML コマンド時は４の倍数以外を設定したとき、エ
ラーメッセージ（ INVALID ADDRESS ）を表示します。
(3)下記の状況は、エラーとはなりません。
・対話モードで指定変更アドレス＋1 がアドレス(H'FFFFFFFF)を越えた場合は、0 番地を表示しま
す。
・同じく指定変更アドレス-1 がアドレス(H'00000000)を越えた場合は、H'FFFFFFFF 番地を表示し
ます。
・ P4 内蔵 I/O エリアへ変更を行なう場合のチェックは行いません。
65
MB/MW/ML
[使用例]
(1)アドレス H'AC001000 から複数バイト変更する対話モードの例。
:MB AC001000 (RET)
AC001000 =00 ? 0 (RET)
AC001001 =01 ? 11 (RET)
AC001002 =22 ? (RET)
AC001003 =03 ? 33 (RET)
AC001004 =04 ? ^ (RET)
AC001003 =33 ? . (RET)
:
(2)アドレス H'AC00FE00 から 1 バイト変更する直接モードの例。
:MB AC00FE00 10 (RET)
:
66
MV
MV
メモリ転送
Move
[コマンドフォーマット]
（1）転送： MV△<先頭アドレス>△<最終アドレス>△<転送先アドレス>(RET)
４．４．１１
<先頭アドレス>
<最終アドレス>
<転送先アドレス>
：転送する領域の先頭アドレス
：転送する領域の最終アドレス
：転送先の先頭アドレス
[説明]
（1）転送
(a)<先頭アドレス>と<最終アドレス>で示されるメモリ領域の内容を、<転送先アドレス>を先頭と
するメモリ領域へ転送します。転送は<先頭アドレス>から行ないますが、<転送先アドレス>
が<先頭アドレス>と<最終アドレス>内にあるときは<最終アドレス>のアドレスから転送し、
転送元である<先頭アドレス>と<最終アドレス>で指定されたデータが壊れないようにします。
(b)正しく転送されたかのベリファイチェックは行ないません。
[留意事項]
(1)先頭アドレス＞最終アドレスの場合は、エラーメッセージを表示しコマンドを終了します。
(2)転送を始める前にアドレスをチェックし、<転送先アドレス>がアドレス H'FFFF FFFF を超えた場
合は、エラーメッセージを表示しコマンドを終了します。
(3)下記の状況は、エラーとはなりません。
・ P4 内蔵 I／O 領域に対する書き込みチェックは行ないません。
(4)MV コマンドのデータの転送は、読み込み・書き込みともバイトサイズで行ないます。
[使用例]
(1)アドレス H'AC00101C から H'AC0010FC までの内容を、アドレス H'AC001000 に転送します。
:MV AC00101C AC0010FC AC001000 (RET)
:
67
PL
４．４．１２
PL
パラレルインタフェースを用い，ホストからプログラムを
Parallel Load
ロード
[コマンドフォーマット]
（1）ロード： PL[△<オフセット>](RET)
<オフセット>
：
アドレス加算値
[説明]
（1）ロード
（a）パラレルインタフェースを介して接続されているホストシステムから、送信されてくる S タイ
プロードモジュールをメモリへロードします。PL コマンドを入力後にホストシステムからデー
タを送信してください。
:PL (RET)
（b）ロード中のアドレスは表示しません。
（c）ロードが完了すると、次のフォーマットでロードされたメモリ範囲を表示します。これは、32
ビットのアドレスで大小関係を判定します。
Top = <先頭アドレス>
End = <最終アドレス>
<先頭アドレス> ：最小アドレス
<最終アドレス> ：最大アドレス
（d）ロードモジュールアドレスにオフセット(アドレス加算値)の指定が可能です。
:PL <オフセット> (RET)
オフセットを指定した場合のロードアドレスは次のようになります。
<ロードアドレス>＝<ロードモジュールアドレス>＋<オフセット>
[留意事項]
（1）ロード後にベリファイは行ないません。ベリファイが必要な場合は、PV コマンドを使用してく
ださい。
（2）PL コマンドを入力後、ホストシステムから SH7750CPU ボードにデータを転送してください。先
にデータを転送していると、正常にデータ受信を行なうことができません。
（3）ファイルのロードは DOS プロンプト上から行なってください。
[操作方法]
（1）コマンドラインから PL コマンドを入力します。
:PL［＜オフセット＞］(RET)
（2）DOS 上でロードするファイルがあるディレクトリに移動し、コピーコマンドを発行します。
C:¥>COPY <ロードファイル名> PRN (RET)
（3）正常にロードされた場合以下のメッセージを表示。
Top = ＜先頭アドレス＞
End = ＜最終アドレス＞
:
[使用例]
（1）S タイプのロードモジュールをホストシステムからロードします。
:PL (RET)
Top = AC000000
End = AC003042
:
68
PV
４．４．１３
PV
パラレルインタフェースを用い，ホストのプログラムと
Parallel Verify
メモリ内容とのベリファイ
[コマンドフォーマット]
（1）ベリファイ： PV[△<オフセット>](RET)
<オフセット>
：
アドレス加算値
[説明]
（1）ベリファイ
(a)パラレルインタフェースを介して接続されているホストシステムから、送信されてくる S タイプ
ロードモジュールをメモリ内容と比較します。PV コマンドを入力後にホストシステムからデー
タを送信してください。
:PV <オフセット> (RET)
比較した結果、メモリとの不一致がなくベリファイが完了すると、次のフォーマットでベリファ
イされたメモリ範囲を表示します。
Top = <先頭アドレス>
End = <最終アドレス>
<先頭アドレス> ：最小アドレス
<最終アドレス> ：最大アドレス
(b)ベリファイエラーが発生した場合、次のメッセージを表示します。10 を超える不一致がある場
合は、一旦キー入力を待って（Hit any keyと表示する）、継続して表示します。CTRL+C 入力
があるとコマンドを中断します。
FAILED AT xxxxxxxx <FILE>=yy <MEM>=zz
xxxxxxxx : 比較エラーが発生したアドレス
yy
: 比較しているロードモジュールのデータ(16 進数)
zz
: メモリのデータ(16 進数)
(c)ベリファイするロードモジュールアドレスに、アドレス加算値の指定が可能です。
:PV△<オフセット> (RET)
オフセットを指定した場合のベリファイアドレスは次のようになります。
<ベリファイアドレス>＝<ロードモジュールアドレス>＋<オフセット>
[留意事項]
（1） PV コマンドを入力後、ホストシステムから SH7750CPU ボードにデータを転送してください。先
にデータを転送していると、正常にデータ受信を行なうことができません。
[操作方法]
（1）コマンドラインから PＶコマンドを入力します。
:PV［＜オフセット＞］(RET)
（2）DOS 上でロードするファイルがあるディレクトリに移動し、コピーコマンドを発行します。
C:¥>COPY <ロードファイル名> PRN (RET)
（4）ベリファイが正常終了した場合は以下のメッセージを表示します。
Top = ＜先頭アドレス＞
End = ＜最終アドレス＞
:
69
PV
[使用例]
（1）S タイプのロードモジュールホストシステムからベリファイします。
:PV (RET)
Top = AC000000
End = AC003042
:
70
RD
４．４．１４
RD
Register Dump
[コマンドフォーマット]
（1）表示：RD (RET)
全レジスタの表示
[説明]
（1）表示
ユーザプログラム実行前、実行後の汎用レジスタ、浮動小数点レジスタ、制御レジスタ、システ
ムレジスタの内容を表示します。ただし、ユーザプログラム実行後表示されたレジスタ情報は、.R
コマンドでレジスタ情報を変更してしまうと、変更前のレジスタ情報を見ることはできません。
[使用例]
（1）全レジスタの内容を表示します。
:RD (RET)
PC=AC000004 SR=400000F0 ASID=00
PR=00000000 GBR=00000000 VBR=A0090000 SGR=ADF00000 MACH=00000000 MACL=00000000
SPC=AC000004 SSR=400000F0 DBR=00000000
R0-7
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B0 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B1 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R8-15
00000000 00000000 00000000 00000000 00000000 00000000 00000000 ADF00000
FPUL=00000000 FPSCR=00040001
F0--7
00000000 00000000 00000000
F8-15
00000000 00000000 00000000
F0--7B0 00000000 00000000 00000000
F8-15B0 00000000 00000000 00000000
F0--7B1 00000000 00000000 00000000
F8-15B1 00000000 00000000 00000000
:
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
71
SB
４．４．１５
SB
ソフトウェアブレークポイントの設定，表示，解除
Software Break
［コマンドフォーマット］
（1）設定： SB△＜設定アドレス＞（RET）
（2）表示： SB（RET）
（3）解除： SB△-△＜解除アドレス＞（RET）
（4）一括解除： SB△-（RET）
＜設定アドレス＞：ソフトウェアブレークポイントを設定するアドレス
＜解除アドレス＞：ソフトウェアブレークポイントを解除するアドレス
［説明］
（1）設定
ソフトウェアブレークポイントを最大 16 ヶ所まで設定することができます。
17 ヶ所目を設定した場合、下記エラー表示を行ないコマンド終了となります。
エラー名： TOO MANY POINTS
** ERR 0005 TOO MANY POINTS
アドレスの入力で奇数アドレスを入力した場合、下記エラー表示を行ないコマンド終了となります。
エラー名： INVALID ADDRESS
** ERR 0003 INVALID ADDRESS
ソフトウェアブレークポイントがすでに設定されているアドレスを再度設定した場合、コマンド
は終了してプロンプト表示に戻ります（二重登録はできません）
。
ソフトウェアブレークポイントは、アドレスの内容を予約命令（HFFFD）に置き換えることによ
って実現します。ただし、ソフトウェアブレークポイントを設定するときに、エリアチェックおよ
びリード／ライトチェックは行なわずに設定します。このため RAM 領域以外に設定した場合、正常
にブレーク動作はしません（そのままユーザプログラムが実行されます）。
（2）表示
設定されているソフトウェアブレークポイントを表示します。
表示フォーマットを以下に示します。
:SB(RET)
XXXXXXXX
XXXXXXXX
：
：
XXXXXXXX ：設定されたブレークポイントのアドレス
表示されるアドレスの順番に規則はありません。
ブレークポイントが未設定時に表示を行なうと、コマンドは終了してプロンプト表示に戻ります。
:SB(RET)
:
（3）解除
設定されているソフトウェアブレークポイントのうち、指定したソフトウェアブレークポイント
を解除します。
指定したソフトウェアブレークポイントが未設定時に解除を行なうと、コマンドは終了してプロ
ンプト表示に戻ります。
（4）一括解除
設定されている全てのブレークポイントを解除します。
ブレークポイントが未設定時に一括解除を行なうと、コマンドは終了してプロンプト表示に戻り
ます。
72
SB
［留意事項］
（1）コマンドの実行でメモリ内容が変更されても、ブレークポイントは解除しません。
（2）パワーオンリセット、マニュアルリセット時は、すべてのブレークポイントは解除されます。
（3）ソフトウェアブレークポイントはアドレスの内容を予約命令（H'FFFD）に置き換えることによ
って実現するので、RAM 領域以外に設定した場合、正常にブレーク動作ができません。
（4）ソフトウェアブレークポイントを設定した領域以外の領域で、設定したソフトウェアブレーク
ポイントと同じ物理アドレスのプログラムを実行した場合、一般不当命令例外が発生して正常なユ
ーザプログラムの実行、およびブレーク動作ができません。ファームは、レジスタ内容、および停
止理由を表示してファームのプロンプト表示にもどる処理を行ないますが、表示するレジスタ内容、
および以降のファームの動作は保証されません。
（5）遅延スロットで実行される命令にソフトウェアブレークを設定してプログラムを実行した場合、
スロット不当命令例外が発生して正常なユーザプログラムの実行および、ブレーク動作ができなく
なります。よって、ユーザによる遅延スロットで実行される命令へのソフトウェアブレークの設定
は行なわないでください。ユーザが遅延スロットで実行される命令にソフトウェアブレークの設定
を行なった場合、レジスタ内容、および停止理由を表示してファームのプロンプト表示にもどる処
理を行ないますが、表示するレジスタ内容、および以降のファームの動作は保証されません。
（6）SB コマンドでソフトウェアブレークポイントを設定したときは、ファーム内のテーブルに設定
アドレスを登録するだけで、設定されたアドレスにリード／ライト動作を行ないません。ファーム
は、GO コマンド発行またはブレーク時に設定されたアドレスのリード／ライト動作を行ないます。
（7）SS コマンド実行時は、ソフトウェアブレークポイントは無効になります。
（8）ソフトウェアブレークポイントを設定して GO コマンドを実行した場合、BA コマンドで設定した
ハードウェアブレークポイントは無効になります。
［使用例］
（1）設定
アドレス H'AC005C60 にブレークポイントを設定します。
:SB AC005C60(RET)
:
（2）表示
設定されているソフトウェアブレークポイントを表示します。
(a)ソフトウェアブレークポイントが 1 個も設定されていない場合
:SB(RET)
:
(b)ソフトウェアブレークポイントが 1 個設定されている場合
:SB(RET)
AC000120
:
73
SB
(c)ソフトウェアブレークポイントが最大 16 個設定されている場合
:SB(RET)
AC005C10
AC000120
AC000330
AC000440
AC000250
AC005C60
AC003570
AC004280
AC009690
AC0025A0
AC005DB0
AC005CC0
AC008CD0
AC0090E0
AC00F0F0
AC005000
:
（3）解除
設定されているアドレス H'AC000100 のソフトウェアブレークポイントを解除します。
:SB - AC000100(RET)
:
（4）一括解除
設定されているすべてのソフトウェアブレークポイントを解除します。
:SB -(RET)
:
74
SI
４．４．１６
SI
シングルステップ実行時の表示情報の設定、表示
Step Information
[コマンドフォーマット]
（1）設定： SI△<レジスタ情報> (RET)
（2）表示： SI(RET)
<レジスタ情報>：表示するレジスタの指定
1 ：PC, SR, PR, GBR, VBR, SGR, DBR, MACH, MACL, SPC, SSR, ASID
R0∼R15, R0_BANK0∼R7_BANK0, R0_BANK1∼R7_BANK1 を表示
2 ：PC, FPSCR, FPUL, FR0-FR15, FR0_BANK0∼FR15_BANK0, FR0_BANK1∼FR15_BANK1 を表示
A ：すべてのレジスタ情報を出力
− ：PC, SR のみ表示
省略：A
[説明]
（1）設定
STEP コマンド実行時に次のレジスタ情報を表示します。レジスタ情報は本コマンドで表示内容を選
択します。
(a) PC=AC000004 SR=400000F0 ASID=00
PR=00000000 GBR=00000000 VBR=A0090000 SGR=ADF00000 MACH=00000000 MACL=00000000
SPC=AC000004 SSR=400000F0 DBR=00000000
R0-7
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B0 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B1 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R8-15
00000000 00000000 00000000 00000000 00000000 00000000 00000000 ADF00000
(b) FPUL=00000000 FPSCR=00040001
F0--7
00000000 00000000 00000000
F8-15
00000000 00000000 00000000
F0--7B0 00000000 00000000 00000000
F8-15B0 00000000 00000000 00000000
F0--7B1 00000000 00000000 00000000
F8-15B1 00000000 00000000 00000000
(a)：
(b)：
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
CPU 制御レジスタ情報（PC,SR,ASID,PR,GBR,VBR,SGR,MACH,MACL,SPC,SSR,DBR 値）
CPU 汎用レジスタ情報（R0∼R15,R0_BANK0∼R7_BANK0,R0_BANK1∼R7_BANK1）
FPU 制御レジスタ情報（FPUL,FPSCR 値）
FPU 汎用レジスタ情報（FR0∼FR15,FR0_BANK0∼FR7_BANK0,FR0_BANK1∼FR7_BANK1）
（2）表示
設定されている内容にしたがってレジスタ情報を表示します。
[使用例]
（1）STEP コマンド実行時、制御レジスタ(PC, SR, PR, GBR, VBR, SGR, DBR, MACH, MACL, SPC, SSR,
ASID)と汎用レジスタ情報（R0∼R15）を表示する設定を行ないます。
:SI 1 (RET)
:
（2）STEP コマンド実行時、PC と SR のみを表示する設定を行ないます。
:SI - (RET)
:
75
SI
（3）設定してある表示情報にしたがい、表示を行ないます。
:SI (RET)
PC=AC000004 SR=400000F0 ASID=00
PR=00000000 GBR=00000000 VBR=A0090000 SGR=ADF00000 MACH=00000000 MACL=00000000
SPC=AC000004 SSR=400000F0 DBR=00000000
R0-7
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B0 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B1 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R8-15
00000000 00000000 00000000 00000000 00000000 00000000 00000000 ADF00000
FPUL=00000000 FPSCR=00040001
F0--7
00000000 00000000 00000000
F8-15
00000000 00000000 00000000
F0--7B0 00000000 00000000 00000000
F8-15B0 00000000 00000000 00000000
F0--7B1 00000000 00000000 00000000
F8-15B1 00000000 00000000 00000000
:
76
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
SS
４．４．１７
SS
シングルステップ実行
Single Step
［コマンドフォーマット］
（1）シングルステップ：SS[△<実行ステップ数>](RET)
<実行ステップ数> ：実行するステップ数(H'1∼H'FF)
省略時：指定ないときは 1
［説明］
（1）シングルステップ
現 PC から<実行ステップ数>で指定された回数のシングルステップを実行します。
［留意事項］
（1）プログラムが停止した場合、SI コマンドで指定されたフォーマットでレジスタ内容を表示する
とともに、停止理由を表示します。
<ステップ回数> -----------（a）
<ユーザレジスタ情報> -----（b）
+++ ＜停止理由＞ ---------（c）
（a）ステップ回数の表示
（b）停止時の各レジスタの内容
（c）停止理由
・ CTRL+C キー入力による強制終了時
CANCEL
・アボートスイッチによる強制終了時
+++ ABORT SW
・ BB コマンドによるハードウェアブレーク条件の成立時
+++ H_BREAK B
・指定された実行ステップ数の実行完了時
+++ Step normal end
・上記以外の例外成立時
+++ EXPEVT = ＜例外コード＞
・上記以外の割込み成立時
+++ INTEVT = ＜例外コード＞
（2）ステップ機能は、ハードウェアブレーク BA(Hard break A channel)機能を用いて実現していま
す。STEP コマンドでは、BA の設定を無効にし、BB(Hard break B channel)のみイネーブルにして
行なっています。ただし、シーケンシャルブレーク設定の時には、チャネル B のみ有効になります。
（3）シングルステップ実行中、SB(Software break)コマンドの設定は無効です。命令の埋め込みは、
行ないません。不当命令（HFFFD）が存在すると Illegal Exception 例外メッセージを表示して、
以後のシングルステップは中断し、モニタに戻ります。これは、BA は命令実行後ブレークの設定で
行なうので、Illegal Exception 例外のが優先度が高いためです。
（4）遅延分岐命令は、直後のスロット命令と遅延分岐命令の 2 命令を実行してシングルステップ終
了となります。アドレス表示は、分岐先の命令または遅延スロット命令の次の命令のアドレスとな
ります。
（5）BB の条件において、命令実行前ブレークを設定して成立した場合には、1 命令も実行せずに STEP
終了することがあります。
（6）シングルステップ実行中にアドレスエラー等の例外が発生すると、例外メッセージを表示して、
以後のシングルステップは中断しモニタに戻ります。
（7）STEP コマンド実行中にアボートスイッチを押下または、CTRL+C キーの入力があると、コマンド
を終了します。
77
SS
［使用例］
（1）現 PC から 1 ステップ実行します。
:SS(RET)
step count =01
PC=AC000004 SR=400000F0 ASID=00
PR=00000000 GBR=00000000 VBR=A0090000 SGR=ADF00000 MACH=00000000 MACL=00000000
SPC=AC000004 SSR=400000F0 DBR=00000000
R0-7
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B0 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R0-7_B1 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
R8-15
00000000 00000000 00000000 00000000 00000000 00000000 00000000 ADF00000
FPUL=00000000 FPSCR=00040001
F0--7
00000000 00000000 00000000
F8-15
00000000 00000000 00000000
F0--7B0 00000000 00000000 00000000
F8-15B0 00000000 00000000 00000000
F0--7B1 00000000 00000000 00000000
F8-15B1 00000000 00000000 00000000
+++ Step normal end
:
78
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
00000000
SV
４．４．１８
SV
ターミナルを用いて，ホストへプログラムをセーブ
Save
［コマンドフォーマット］
（1）セーブ： SV△<先頭アドレス>△<最終アドレス> (RET)
<先頭アドレス>
：セーブするメモリの先頭アドレス
<最終アドレス>
：セーブするメモリの最終アドレス
［説明］
（1）セーブ
(a) 指定されたメモリの内容を S タイプロードモジュールタイプに変換しホストシステムへセーブ
します。セーブできるロードモジュールタイプは、S3（アドレス情報 8 桁）タイプだけです。
(b）SH7750CPU ボードは、ホストコンピュータへデータ受信の要求をしませんので、SV コマンドを
入力する前にホストコンピュータをデータ受信可能な状態にしてください。
:SV <先頭アドレス> <最終アドレス> (RET)
セーブが完了すると、コマンド入力待ち状態になります。
［留意事項］
（1）SV コマンド入力前に、ホストコンピュータ側で SH7750CPU ボードからのデータを受信できる状
態にしてください。
（2）データは、ホストコンピュータ側のファイルの受信が停止されるまでセーブされつづけます。
本コマンドでセーブされたデータを、LD コマンド、PL コマンドで CPU ボードにロードする場合に
は、ファイル内の S タイプデータ以外の部分を削除してから行なってください。
［操作方法］
（1）コマンドラインから SV コマンドを入力します。
:SV ＜先頭アドレス＞＜最終アドレス＞
（2）ターミナルメニュー「転送」内の「テキストのキャプチャ」を選択、受信データを保存するフ
ォルダとファイルを指定し、
「開始」をクリックします。
（3）コマンドラインに戻り、
（RET）を入力するとデータの転送を開始します。
:SV ＜先頭アドレス＞＜最終アドレス＞（RET）
（4）セーブが終了するとコマンド入力待ち状態になります。
（5）上記メッセージが表示されたらターミナルメニュー「転送」内の「テキストのキャプチャ」の
「停止」を選択、これにより転送されたデータがセーブされます。
［使用例］
（1）H'AC000000∼H'AC001E00 のメモリ内容をＳタイプのロードモジュールにしてホストシステムに
セーブします。
:SV AC000000 AC001E00 (RET)
:
79
VR
４．４．１９
VR
ターミナルを用いて，ホストのプログラムと
Verify
メモリ内容とのベリファイ
［コマンドフォーマット］
（1）ベリファイ：VR[△＜オフセット＞]（RET）
＜オフセット＞：アドレス加算値
［説明］
（1）ベリファイ
シリアルインタフェースを介して接続されているホストコンピュータから送信されてくるＳタ
イプモジュールとメモリ内容を比較します。
モジュールアドレスにアドレス加算を行ないメモリ内容と比較する場合、ベリファイアドレス
は次のようになります。
：VR[ ＜オフセット＞]（RET）
<ベリファイアドレス> ＝ <ロードモジュールアドレス> ＋ <オフセット>
［留意事項］
（1）ファームとホストシステムの間では、ベリファイのためにネゴシエーションなどの処理は行な
いません。よってファームでは VR コマンド受付後、ロードモジュールの待ち状態になります（表
示はない）ので、ユーザは VR コマンド発行後、ホストシステムをデータ送信可能な状態にしてロ
ードモジュールを送信してください。
（2）対応する S タイプモジュールのレコードは、S1,S2,S3,S7,S8,S9 レコードとして S0 レコードは
無視します。
（3）S タイプモジュールの 1 レコードに対してはフォーマットチェックおよびサム値チェックを行な
います。
（4）ファームは、ロードモジュールの待ち状態から次の条件で各メッセージを表示してコマンド待
ち状態（プロンプト表示）に戻ります。
(a)正常終了：S タイプモジュールで、S7、S8、S9 レコードの内どれか 1 つが検出された場合、
ベリファイされたメモリ範囲を表示します。
Top = XXXXXXXX
End = YYYYYYYY
XXXXXXXX ：メモリの先頭アドレス
YYYYYYYY ：メモリの最終アドレス
(b) アボート SW 入力による中止：下記メッセージを表示します。
+++ ABORT SW
ファームウェアはメッセージ表示後コマンド入力待ち状態になります。しかし、ホストから送
信されるデータはコマンドとして受け付けられますので、テキストファイルの送信を中止してく
ださい。
(c)エラー発生：ホスト I/O エラーが発生した場合、以下に示す各エラーに対応したエラーメッセ
ージを表示します。
・内蔵 SCI のフラグによるパリティエラーが発生した場合
エラー名： PARITY ERROR
** ERR 0007 PARITY ERROR
・内蔵 SCI のフラグによるオーバーランエラーが発生した場合
エラー名： OVERRUN ERROR
** ERR 0008 OVERRUN ERROR
・内蔵 SCI のフラグによるフレーミングエラーが発生した場合
エラー名： FRAMING ERROR
** ERR 0009 FRAMING ERROR
80
VR
・ S タイプモジュールと異なるデータが受信された、またはサム値にエラーが発生した場合
エラー名： ILLEGAL FORMAT ERROR
** ERR 0010 ILLEGAL FORMAT ERROR
・ロードモジュールの受信待ち状態で 30 秒間ホストとの間で通信がなかった場合
エラー名： TIME OUT ERROR
** ERR 0011 TIME OUT ERROR
（d）ベリファイを行ない、メモリとの不一致（ベリファイエラー）を検出した場合は、以下のメッ
セージを表示します。10 個を超える不一致がある場合は、コマンドを中断します。また、CTRL+C
入力があるとコマンドを中断します。
FAILED AT xxxxxxxx <FILE>=yy <MEM>=zz
xxxxxxxx : 比較エラーが発生したアドレス
yy
: 比較しているロードモジュールのデータ(16 進数)
zz
: メモリのデータ(16 進数)
（5）ベリファイ中のアドレスの表示は行ないません。
（6）ベリファイデータのアドレスチェックは行ないません。
［操作方法］
（1）コマンドラインから VR コマンドを入力します。
:VR［＜オフセット＞］(RET)
（2）ターミナルの「転送」内の「テキストファイルの送信」を選択します。
（3）ベリファイするファイルを指定し「開く」をクリックすると、ベリファイを開始します。
（4）正常にベリファイされた場合以下のメッセージを表示します。
Top = ＜先頭アドレス＞
End = ＜最終アドレス＞
:
（5）エラー発生時は、エラー No.とエラー内容を表示します。
** ERR ＜エラー No.＞＜エラー内容＞
:
［使用例］
（1）ベリファイ
(a)正常終了時
:VR(RET)
Top = 00000000
End = 00003042
:
(b)ユーザによる中止
:VR(RET)
+++ break
:
(c)エラーの時（PARITY ERROR）
:VR(RET)
** ERR 0007 PARITY ERROR
:
81
５．１ I/O
５．１ I/O ポート
本ボードでは、ポート 0/D32∼ポート 19/D51 のポート機能は使用できません。SH7750 の仕様では、
これらの端子をポート機能として使用する場合、全エリアでバス幅を 32bit か 16bit か 8bit に設定し
なくてはなりません。しかし本ボードのエリア３のバス幅は 64bit 固定であり、ポート 0∼ポート 19
はデータバスとして使用しているため、ポート機能としては使用できません。したがって、バスコン
トロールレジスタ２（BCR2）の PORTEN ビットは、必ず"０"（port を使用しない）でご使用下さい。
注：CPU 端子 D32/port0- D51/port19 はデータバスと I/O port のマルチプレクスピンです。
５．２ CPU
５．２ CPU 動作モード
本ボードではクロックモード（MD0-2）は５、エリア０バス幅（MD3,4）は 32bit、エリア０メモリ
タイプ（MD6）は通常メモリ、マスタ/スレーブフラグ（MD7）はマスタに固定しています。エンディア
ン（MD5）についてはショートピン J1 にて切り替え可能です。
５．３拡張バス
５．３．１拡張バスで使用できるエリア
拡張バスは、エリア 3 を除いたエリア 0,1,2,4,5,6 が使用できます。エリア 0 には Monitor FLASH
Memory, Monitor I/O が接続されていますが、ショートピン J8,J9 の設定によりエリア 0 の一部、ま
たは全領域が拡張バスにて使用できます。
エリア 3 には、SDRAM が接続されています。
５．３．２拡張バスに接続不可能なデバイス
（１）拡張バスに DRAM は接続できません（エリア 3 に SDRAM を接続しているため）。
（２）エリア０にバースト ROM、MPX バスデバイスは接続できません（エリア 0 に Monitor FLASH
Memory、Monitor I/O、が接続されているため）。
５．３．３ PCMCIA
PCMCIA で規定されている-CD1,-CD2,BVD1,BVD2,+RDY/-BSY,+RESET,RFSH は、拡張ボード上に新たに
ポートを設ける必要があります。なお、本ボードは 64 ビットデータバスで動作するため、CPU のポー
ト０∼１９を利用することはできません。
５．３．４割り込み
外部割込/IRL3-/IRL0 端子はレベルエンコード割込要求のみサポートしています。IRQ モードでは
使用できません。また、外部割り込みのレベル 15 は、Monitor I/O にて使用しています。このため、
ユーザは外部割り込みレベル 15 を使用できません。レベル 14 以下でご使用下さい。
NMI 端子への割り込み要求信号は、立ち下がりエッジ検出のみサポートしています。立ち下がりエ
ッジ検出では使用できません。
NMI、外部割り込みはユーザプログラム実行中にのみ受け付けます。
５．３．５ DMA
DACK のアクノリッジレベルはハイアクティブ出力のみサポートしています。ローアクティブ出力で
は使用できません。
83
５．４ SCI
５．４ SCI
ホストとのシリアルインタフェースとして CPU 内蔵の SCI を用いています。このため、ユーザは CPU
内蔵 SCI を使用できません。SCIF をご使用下さい。
５．５パラレルインタフェース
本 CPU ボードは、IEEE 1284 の ECP モード転送と Compatibility モード転送のみサポートします。
また、ECP モード転送は Forward 転送のみサポートし、Reverse 転送はサポートしません。なお、 ECP
モード転送にはホスト側に ECP モード転送に対応したパラレルインタフェースドライバを用意する必
要があります。
５．６ PL
５．６ PL , PV コマンド
本ファームウエアの PL,PV は、転送レートを高くするためキャッシュ機能を ON にして動作してい
ます。したがって、コマンド実行後のキャッシュ領域のデータは、変更されています。
５．７割込みハンドラ内のブレーク
ユーザプログラムの割込みハンドラ中に、ブレークポイントを設定することはしないで下さい。
ユーザプログラム動作中に SR のブロックビットが１（SR.BL=1）の状態でブレークポイントによる
例外が発生しますと、CPU はリセット（H’A0000000）に分岐します。この場合のファームウエアの処
理は保証できません。
５．８ＳＶコマンドによるセーブ
ホストコンピュータ側をファイル受信状態に設定したあと、SV コマンドを発行し CPU ボードからデ
ータを転送しますが、その際ファイル受信状態になったホストコンピュータ側は受信状態をストップ
するまで CPU ボードから送られてきたデータ全てをセーブしてしまいます。そのため、画面上に表示
された：(プロンプト）が一緒にセーブされしまいます。
５．９ＳＨ７７５０用エミュレータの接続
５．９．１マニュアルリセットＳＷ
CPU ボードとエミュレータを接続して使用中に CPU ボード上のマニュアルリセット SW を押すと、CPU
ボードは初期化されますが、エミュレータは CPU ボード上のマニュアルリセット信号を認識できない
ため初期化を行ないません。マニュアルリセット SW を押してからの CPU ボードとエミュレータの動作
はともに保証できませんので、エミュレータを使用中は CPU ボードのマニュアルリセット SW を押さな
いでください。
５．９．２競合
CPU ボードとエミュレータを接続して使用中に CPU ボードのファームウェアを動作させると、CPU
ボードとエミュレータの資源の競合がおこります。資源の競合がおこると CPU ボード、エミュレータ
ともに動作が保証できませんので、エミュレータを使用中は CPU ボードのファームウェアを動作させ
ないでください。
84
６．付録
６．１イニシャライズ
６．１．１資源の初期化
本ボードの資源の初期化について表６−１に示します。
表 6-1 資源の初期化
初期化発生要因
パワーオンリセットマニュアルリセット SW
備考
割り込み資源
ハードファームハード
ファーム
SH7750 の CPU
○
○
○
○
MMU
○
○
CACHE
○
○
PL,PV 時にファームが
使用する
FPU
○
○
INTC
○
○
○
UBC
○
○
○
FRQCR
○
○
WDT
○
○
BSC
○
○
DMAC
○
○
TMU
○
○
RTC
○
○
SCI
○
○
○
SCIF
○
○
I/O PORTS
○
割り込み制御
○
○
パラレル
○
○
○
○
SDRAM モードレジスタ
○
SDRAM(User Area データ)
○：初期化されます -：初期化されません
６．１．２ CPU バスステートコントローラの初期設定
本ボードはクロックモード５に固定です。また、エリア０およびエリア３は本ボードの資源に割り
当てられているため、該当エリアに関係する BSC レジスタの値は固定です。これら固定ビットを書
き換えると本ボードは動作しなくなります。以下にファームウェアが初期化する BSC レジスタの設定
値を示します。表で網掛け表示したビットについては書き換えないでください。動作周波数（CKIO）
によって設定値の変わるレジスタについては、各々の場合について示しています。SDMR3 レジスタで
示しているビットはアドレスのビットです。詳しくは「SH7750 ハードウェアマニュアル」を参照して
ください。
85
●１００，６６，３３MHz 時共通
・ BCR１（h’FF800000）= h’00080008
Bit
No.
Bit
Name
Value
31
ENDI
AN
0
30
MAS
TER
0
29
A0
MPX
0
28
-
27
-
26
-
25
24
23
IPUP OPUP -
22
-
0
0
0
0
0
0
Bit
No.
Bit
Name
Value
15
HIZ
MEM
0
14
HIZ
CNT
0
13
A0
BST2
0
12
A0
BST1
0
11
A0
BST0
0
10
A5
BST2
0
9
A5
BST1
0
8
A5
BST0
0
11
A5
SZ1
0
10
A5
SZ0
0
9
A4
SZ1
0
0
21
A1
MBC
0
20
19
18
A4MBC BREQ PSHR
EN
0
1
0
17
MEM
MPX
0
16
-
7
A6
BST2
0
6
A6
BST1
0
5
A6
BST0
0
4
DRAM
TP2
0
3
DRAM
TP1
1
2
1
DRAM TP0
0
0
0
A56
PCM
0
8
A4
SZ0
0
7
A3
SZ1
0
6
A3
SZ0
0
5
A2
SZ1
0
4
A2
SZ0
0
3
A1
SZ1
0
2
A1
SZ0
0
1
0
0
PORT
EN
0
0
・ BCR２（h’FF800004）= h’C000
Bit
No.
Bit
Name
Value
15
A0
SZ1
1
14
A0
SZ0
1
13
A6
SZ1
0
12
A6
SZ0
0
・ WTCNT（h’FFC00008）= h’5A00
Bit
No. 15
Bit Name
Value 0
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
-
6
-
5
-
4
-
3
-
2
-
1
-
0
-
1
0
1
1
0
1
0
0
0
0
0
0
0
0
0
・ WTCSR（h’FFC0000C）= h’A567
Bit
No. 15
Bit Name
Value 1
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
TME
6
5
4
3
2
1
0
WT/IT RSTS WOVF IOVF CKS2 CKS1 CKS0
0
1
0
0
1
0
1
0
1
1
0
0
1
1
1
26
A6
S0
1
25
A6
H1
1
24
A6
H0
1
23
-
22
A5
S0
1
21
A5
H1
1
20
A5
H0
1
19
-
18
A4
S0
1
17
A4
H1
1
16
A4
H0
1
10
A2
S0
1
9
A2
H1
1
8
A2
H0
1
7
-
6
A1
S0
1
5
A1
H1
1
4
A1
H0
1
3
-
2
A0
S0
1
1
A0
H1
0
0
A0
H0
0
・ WCR3（h’FF800010）= h’07777774
Bit
No. 31
Bit Name
Value 0
Bit
No. 15
Bit Name
Value 0
86
30
-
29
-
28
-
27
-
0
0
0
0
14
A3
S0
1
13
A3
H1
1
12
A3
H0
1
11
0
0
0
0
0
・ RTCSR（h’FF80001C）= h’A508
Bit
No. 15
Bit Name
Value 1
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
CMF
6
5
4
3
2
CMIF CKS2 CKS1 CKS0 OVF
1
0
OVIE LMTS
0
1
0
0
1
0
1
0
0
0
0
1
0
0
0
・ RTCNT（h’FF800020）= h’A500
Bit
No. 15
Bit Name
Value 1
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
6
5
4
3
2
1
0
0
1
0
0
1
0
1
0
0
0
0
0
0
0
0
・ RFCR（h’FF800028）= h’A400
Bit
No. 15
Bit Name
Value 1
14
-
13
-
12
-
11
-
10
-
9
8
7
6
5
4
3
2
1
0
0
1
0
0
1
0
0
0
0
0
0
0
0
0
0
26
A6
IW2
1
25
A6
IW1
1
24
A6
IW0
1
23
-
22
A5
IW2
1
21
A5
IW1
1
20
A5
IW0
1
19
-
18
A4
IW2
1
17
A4
IW1
1
16
A4
IW0
1
10
A2
IW2
1
9
A2
IW1
1
8
A2
IW0
1
7
-
5
A1
IW1
1
4
A1
IW0
1
3
-
0
6
A1
IW2
1
0
2
A0
IW2
0
1
A0
IW1
1
0
A0
IW0
1
●１００MHz 時
・ WCR1（h’FF800008）= h’37773773
Bit
No. 31
Bit Name
Value 0
30
DMA
IW2
0
29
DMA
IW1
1
28
DMA
IW0
1
27
-
Bit
No. 15
Bit Name
Value 0
14
A3
IW2
0
13
A3
IW1
1
12
A3
IW0
1
11
-
0
0
0
0
・ WCR2（h’FF80000C）= h’FFFE6FEF
Bit
No.
Bit
Name
Value
31
A6
W2
1
30
A6
W1
1
29
A6
W0
1
28
A6
B2
1
27
A6
B1
1
26
A6
B0
1
25
A5
W2
1
24
A5
W1
1
23
A5
W0
1
22
A5
B2
1
21
A5
B1
1
20
A5
B0
1
19
A4
W2
1
18
A4
W1
1
17
A4
W0
1
16
-
Bit
No.
Bit
Name
Value
15
A3
W2
0
14
A3
W1
1
13
A3
W0
1
12
-
11
A2
W2
1
10
A2
W1
1
9
A2
W0
1
8
A1
W2
1
7
A1
W1
1
6
A1
W0
1
5
A0
W2
1
4
A0
W1
0
3
A0
W0
1
2
A0
B2
1
1
A0
B1
1
0
A0
B0
1
0
0
87
・ FRQCR（h’FFC00000）= h’0E0A
Bit
No. 15
Bit Name
Value 0
14
-
13
-
12
-
0
0
0
11
10
CKOEN PLL1
EN
1
1
9
8
7
6
5
4
3
2
1
0
PLL2 IFC2 IFC1 IFC0 BFC2 BFC1 BFC0 PFC2 PFC1 PFC0
EN
1
0
0
0
0
0
1
0
1
0
・ MCR（h’FF800014）= h’48092214
Bit
No. 31
Bit RASD
Name
Value 0
30
MR
SET
1
29
28
27
26
TRC2 TRC1 TRC0 -
25
-
24
-
23
22
TCAS -
21
20
19
18
TPC2 TPC1 TPC0 -
17
16
RCD1 RCD0
0
0
1
0
0
0
0
0
0
0
Bit
No.
Bit
Name
Value
14
TRWL
1
0
13
TRWL
0
1
12
TRAS
2
0
11
TRAS
1
0
10
9
TRAS BE
0
0
1
8
SZ1
7
SZ0
0
0
6
AMX
EXT
0
5
4
3
2
1
AMX2 AMX1 AMX0 RFSH R
MODE
0
1
0
1
0
0
EDO
MODE
0
15
TRWL
2
0
0
1
0
1
・ SDMR3（h’FF940190）= h’FF940190
Bit
No. 31
Bit
Name
Value 1
Bit
No. 15
Bit
Name
Value 0
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
1
1
1
1
1
1
1
1
0
0
1
0
1
0
0
14
13
12
11
10
4
BL1
3
BL0
2
1
0
0
0
0
7
LMO
DE0
1
5
BL2
0
8
LMO
DE1
1
6
WT
0
9
LMO
DE2
0
0
0
1
0
0
0
0
・ RTCOR（h’FF800024）= h’A5FA
Bit
No. 15
Bit Name
Value 1
88
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
6
5
4
3
2
1
0
0
1
0
0
1
0
1
1
1
1
1
1
0
1
0
●６６MHz 時
・ WCR1（h’FF800008）= h’27772772
Bit
No. 31
Bit Name
Value 0
30
DMA
IW2
0
29
DMA
IW1
1
28
DMA
IW0
0
27
-
Bit
No. 15
Bit Name
Value 0
14
A3
IW2
0
13
A3
IW1
1
12
A3
IW0
0
11
-
0
0
26
A6
IW2
1
25
A6
IW1
1
24
A6
IW0
1
23
-
22
A5
IW2
1
21
A5
IW1
1
20
A5
IW0
1
19
-
10
A2
IW2
1
9
A2
IW1
1
8
A2
IW0
1
7
-
5
A1
IW1
1
4
A1
IW0
1
3
-
0
6
A1
IW2
1
0
18
A4
IW2
1
17
A4
IW1
1
16
A4
IW0
1
0
2
A0
IW2
0
1
A0
IW1
1
0
A0
IW0
0
0
・ WCR2（h’FF80000C）= h’FFFE4FE7
Bit
No.
Bit
Name
Value
31
A6
W2
1
30
A6
W1
1
29
A6
W0
1
28
A6
B2
1
27
A6
B1
1
26
A6
B0
1
25
A5
W2
1
24
A5
W1
1
23
A5
W0
1
22
A5
B2
1
21
A5
B1
1
20
A5
B0
1
19
A4
W2
1
18
A4
W1
1
17
A4
W0
1
16
-
Bit
No.
Bit
Name
Value
15
A3
W2
0
14
A3
W1
1
13
A3
W0
0
12
-
11
A2
W2
1
10
A2
W1
1
9
A2
W0
1
8
A1
W2
1
7
A1
W1
1
6
A1
W0
1
5
A0
W2
1
4
A0
W1
0
3
A0
W0
0
2
A0
B2
1
1
A0
B1
1
0
A0
B0
1
0
0
・ FRQCR（h’FFC00000）= h’0E13
Bit
No. 15
Bit Name
Value 0
14
-
13
-
12
-
0
0
0
11
10
CKOEN PLL1
EN
1
1
9
8
7
6
5
4
3
2
1
0
PLL2 IFC2 IFC1 IFC0 BFC2 BFC1 BFC0 PFC2 PFC1 PFC0
EN
1
0
0
0
0
1
0
0
1
1
・ MCR（h’FF800014）= h’48090214
Bit
No. 31
Bit RASD
Name
Value 0
30
MR
SET
1
29
28
27
26
TRC2 TRC1 TRC0 -
25
-
24
-
23
22
TCAS -
21
20
19
18
TPC2 TPC1 TPC0 -
17
16
RCD1 RCD0
0
0
1
0
0
0
0
0
0
0
Bit
No.
Bit
Name
Value
14
TRWL
1
0
13
TRWL
0
0
12
TRAS
2
0
11
TRAS
1
0
10
9
TRAS BE
0
0
1
8
SZ1
7
SZ0
0
0
6
AMX
EXT
0
5
4
3
2
1
AMX2 AMX1 AMX0 RFSH R
MODE
0
1
0
1
0
15
TRWL
2
0
0
1
0
1
0
EDO
MODE
0
89
・ SDMR3（h’FF940110）= h’FF940110
Bit
No. 31
Bit
Name
Value 1
Bit
No. 15
Bit
Name
Value 0
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
1
1
1
1
1
1
1
1
0
0
1
0
1
0
0
14
13
12
11
10
4
BL1
3
BL0
2
1
0
0
0
0
7
LMO
DE0
0
5
BL2
0
8
LMO
DE1
1
6
WT
0
9
LMO
DE2
0
0
0
1
0
0
0
0
・ RTCOR（h’FF800024）= h’A5A6
Bit
No. 15
Bit Name
Value 1
90
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
6
5
4
3
2
1
0
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
●３３MHz 時
・ WCR1（h’FF800008）= h’17771771
Bit
No. 31
Bit Name
Value 0
30
DMA
IW2
0
29
DMA
IW1
0
28
DMA
IW0
1
27
-
Bit
No. 15
Bit Name
Value 0
14
A3
IW2
0
13
A3
IW1
0
12
A3
IW0
1
11
-
0
0
26
A6
IW2
1
25
A6
IW1
1
24
A6
IW0
1
23
-
22
A5
IW2
1
21
A5
IW1
1
20
A5
IW0
1
19
-
10
A2
IW2
1
9
A2
IW1
1
8
A2
IW0
1
7
-
5
A1
IW1
1
4
A1
IW0
1
3
-
0
6
A1
IW2
1
0
18
A4
IW2
1
17
A4
IW1
1
16
A4
IW0
1
0
2
A0
IW2
0
1
A0
IW1
0
0
A0
IW0
1
0
・ WCR2（h’FF80000C）= h’FFFE4FDF
Bit
No.
Bit
Name
Value
31
A6
W2
1
30
A6
W1
1
29
A6
W0
1
28
A6
B2
1
27
A6
B1
1
26
A6
B0
1
25
A5
W2
1
24
A5
W1
1
23
A5
W0
1
22
A5
B2
1
21
A5
B1
1
20
A5
B0
1
19
A4
W2
1
18
A4
W1
1
17
A4
W0
1
16
-
Bit
No.
Bit
Name
Value
15
A3
W2
0
14
A3
W1
1
13
A3
W0
0
12
-
11
A2
W2
1
10
A2
W1
1
9
A2
W0
1
8
A1
W2
1
7
A1
W1
1
6
A1
W0
1
5
A0
W2
0
4
A0
W1
1
3
A0
W0
1
2
A0
B2
1
1
A0
B1
1
0
A0
B0
1
0
0
・ FRQCR（h’FFC00000）= h’0E23
Bit
No. 15
Bit Name
Value 0
14
-
13
-
12
-
0
0
0
11
10
CKOEN PLL1
EN
1
1
9
8
7
6
5
4
3
2
1
0
PLL2 IFC2 IFC1 IFC0 BFC2 BFC1 BFC0 PFC2 PFC1 PFC0
EN
1
0
0
0
1
0
0
0
1
1
・ MCR（h’FF800014）= h’48090214
Bit
No. 31
Bit RASD
Name
Value 0
30
MR
SET
1
29
28
27
26
TRC2 TRC1 TRC0 -
25
-
24
-
23
22
TCAS -
21
20
19
18
TPC2 TPC1 TPC0 -
17
16
RCD1 RCD0
0
0
1
0
0
0
0
0
0
0
Bit
No.
Bit
Name
Value
14
TRWL
1
0
13
TRWL
0
0
12
TRAS
2
0
11
TRAS
1
0
10
9
TRAS BE
0
0
1
8
SZ1
7
SZ0
0
0
6
AMX
EXT
0
5
4
3
2
1
AMX2 AMX1 AMX0 RFSH R
MODE
0
1
0
1
0
15
TRWL
2
0
0
1
0
1
0
EDO
MODE
0
91
・ SDMR3（h’FF940110）= h’FF940110
Bit
No. 31
Bit
Name
Value 1
Bit
No. 15
Bit
Name
Value 0
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
1
1
1
1
1
1
1
1
0
0
1
0
1
0
0
14
13
12
11
10
4
BL1
3
BL0
2
1
0
0
0
0
7
LMO
DE0
0
5
BL2
0
8
LMO
DE1
1
6
WT
0
9
LMO
DE2
0
0
0
1
0
0
0
0
・ RTCOR（h’FF800024）= h’A553
Bit
No. 15
Bit Name
Value 1
92
14
-
13
-
12
-
11
-
10
-
9
-
8
-
7
6
5
4
3
2
1
0
0
1
0
0
1
0
1
0
1
0
1
0
0
1
1
６．２エラーメッセージ一覧
６．２．１ SH7750CPU ボードエラーメッセージ
SH7750CPU ボードファームウェアでは、次に示すフォーマットでエラーメッセージを出力します。
** ERRnnnn <エラーメッセージ>
nnnn：エラー No.
表６−２にエラーメッセージの一覧を示します。
表 6-2 エラーメッセージ一覧表
エラー
エラーメッセージ
No.
0001 SYNTAX ERROR
0002
INVALID DATA
0003
INVALID ADDRESS
0004
INVALID COMMAND
0005
TOO MANY POINTS
0006
VERIFY ERROR
0007
PARITY ERROR
0008
OVERRUN ERROR
0009
FRAMING ERROR
0010
ILLEGAL FORMAT ERROR
0011
TIME OUT ERROR
0012
BUFFER OVER FLOW ERROR
内容と対策
入力したコマンドのシンタックスに誤りがあります。
入力内容を確認して下さい。
指定されたデータが不当です。指定データを確認して
下さい。
指定したアドレスが不当です。指定したアドレスを確
認して下さい。
不当なコマンドが入力されました。入力コマンドを確
認して下さい。
設定できるブレークポイントの最大数を超えました。
不要な設定を削除して、再設定して下さい。
メモリ内容と転送データが一致しません。メモリ内容
と転送データを確認して下さい。
パリティエラー
SH7750 CPU ボードはノンパリティー設定で動作して
いますが、SH7750 内蔵 SCI0 の伝送パラメータが変更
されている可能性があります。内蔵 SCI0 の設定を確
認してください。
オーバーランエラー
CPU の動作クロックが遅い場合に、データの受信処理
が追いつかずに本エラーが発生します。CPU の動作ク
ロックを速くしてください。
フレーミングエラー
ホストコンピュータとのコネクタの接続、ホストコン
ピュータの動作状態を確認して下さい。
ロードモジュールフォーマットエラー
Ｓタイプロードモジュールフォーマットと異なるデー
タが送られてきました。ファイルの内容を確認して下
さい。
タイムアウトエラー
ホストコンピュータとのコネクタの接続、ホストコン
ピュータの動作状態を確認して下さい。
シリアルの受信バッファが X-ON/X-OFF 制御処理にも
かかわらず、オーバーフローしました。ホストコンピ
ュータの X-ON/X-OFF 制御処理状態を確認して下さ
い。
93

Download Report