Ver.2.30 PIO-24/24(PC) 絶縁型デジタル入出力ボード PIO-24/24(PC) - 販売終了製品本製品は、2005年12月1日をもって販売終了とさせていただきました。この製品は、絶縁型デジタル入出力を行うPC/ATおよびその互換機用のインターフェイスボードです。このボードは、パソコン本体の拡張スロットまたはI/O拡張ユニットに実装して使用し、これ1 枚で最大24点入出力することができます。特長・フォトカプラによる絶縁入出力で耐ノイズ性が向上しています。・8 点を1 グループとして3 グループ、24点のデジタル信号が入力できます。・8 点を1 グループとして3 グループ、24点のデジタル信号アクセサリ ■アクセサリ( 別売) 中継端子台ターミナルユニット : EPD-37A 中継端子台ターミナルユニット : EPD-37 *1 圧着端子用端子台 (M3) : DTP-3(PC) 導線用端子台 : DTP-4(PC) *1 が出力できます。・入力信号24点のうち4点を、割り込み入力として最大4レ *1 オプションケーブルPCB37PまたはPCB37PSが別途必要ベルの同時割り当てができます。サポートソフトウェアケーブル・コネクタ目的、開発環境に合わせて当社製サポートソフトウェアの ■ケーブル( 別売) ご使用をおすすめします。 37ピンD-SUB用両端コネクタ付きフラットケーブル ■サンプルソフトウェア( 解説書にリスト掲載) ●GW-BASICプログラムによる使用方法例 : PCB37P-* 1)0300H、0301Hポートからデータを入力し、ディスプレイに表示。また、そのデータを0300H、0301Hポートに出力 : PCB37PS-*P (0.5m, 1.5m, 3m, 5m) 37ピンD-SUB用片端コネクタ付きフラットケーブルします。 ●GW-BASICと機械語のリンク例 : PCA37P-* (1.5m, 3m, 5m) 37ピンD-SUB用片端コネクタ付きシールドケーブル 1)割り込み信号が発生するたびに、割り込み処理プログラムで割り込み回数をカウントし、その回数をディスプレ (1.5m, 3m, 5m) 37ピンD-SUB用両端コネクタ付きシールドケーブル : PCA37PS-*P (0.5m, 1.5m, 3m, 5m) 片端30ピンポストヘッダフラットケーブルイに表示します。 : DT/O 30ピンポストヘッダ→37ピンD-SUB(ブラケット付) フラットケーブル : DT/B2 商品構成・PIO-24/24(PC)ボード...1 ・添付ケーブル(DT/B2)...1 ・解説書...1 ・登録カード＆保証書 …1 ・登録カード返送用封筒…1 ・Question用紙…1 1 PIO-24/24(PC) Ver.2.30 仕様インターフェイスコネクタ ■入力部このボードと外部機器との接続は、ボード上のインター入力形式フォトカプラ絶縁入力( シンク出力対入力抵抗 2.0kΩ フェイスコネクタ(CN1, CN2)で行います。応 ) (負論理) 入力点数 CN1 CN2 24点 (4点は割り込み入力信号として使用可能) (16点／8点で1コモン) 割り込み [ 割り込みレベル] IRQ3∼7,9のいずれか(最大で同時4点まで) ■使用コネクタ [ 割り込みの要因] CN1 立ち下がり(HIGH→LOW)のエッジ CN2 A1 B1 A15 B15 ■出力部出力形式フォトカプラ絶縁による電流シンクタイプオープンコレクタ出力 (負論理) 最大出力定格電圧+35VDC 出力定格電流 200mA Max. 出力点数 24点 (16点／8点で1コモン) 1 2 3 20 21 17 18 19 36 37 ■共通部応答時間 1msec以内信号延長可能距離50m程度 (配線環境に依存する) 外部回路電源 +12∼ 24VDC (± 15%) I/Oアドレス 8ビット×4ポート占有(入力部/出力部共通) 消費電流 +5VDC 750mA Max. 使用条件・ボード上CN2に実装されている30ピンポストピンヘッダコネクタ(入力用) PS-30PE-D4T1PN1 (JAE製) ・適合コネクタ 17JE-23370-02 (D8C) (DDK 製 ) FDCD-37P ( ヒロセ電機製) DC-37P-N (JAE 製 ) ・適合コネクタ PS-30SEN-D4P1-1C (JAE製) 0∼ 50℃ , 20∼ 90% ■インターフェイスコネクタの信号配置 ( ただし、結露しないこと) 外形寸法(mm) ・ボード上 CN1 に実装されているコネクタ( 出力用) DC-37SA-N (JAE 製) 340.5(L)×107.0(H) +0、+1ポート用マイナスコモン注) ・入力点数24点のうち、4 点は割り込み入力可能で、未使用の割り込みレベルと接続することにより、最大4 点同時に割り込み信号として使用可能です。・他のボードと併用した場合、同一の割り込みレベルに 2 カ所以上割り込み信号を接続して使用することはできません。 340.5(L) N2 O17 O16 O15 +1ポート O14 O13 出力 O12 O11 O10 +0、+1ポート用 N3 マイナスコモン O07 O06 O05 +0ポート O04 出力 O03 O02 O01 O00 未使用 N.C. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 +0、+1ポート用プラスコモン +2ポート用プラスコモン 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 P2 P1 N.C. N.C. N.C. N.C. N.C. N.C. N.C. N1 O27 O26 O25 O24 O23 O22 O21 O20 B01 B02 B03 B04 B05 B06 B07 B08 B09 B10 B11 B12 B13 B14 B15 I10 I11 I12 +1ポート I13 入力 I14 I15 I16 I17 未使用 N.C. I24 +2ポート I25 I26 入力 I27 未使用 N.C. P3 +2ポート用プラスコモン未使用 +2ポート用マイナスコモン +2ポート出力 107.0(H) CN1 [mm] 2 *I00 *I01 *I02 +0ポート *I03 入力 I04 I05 I06 I07 N.C. 未使用 I20 +2ポート I21 I22 入力 I23 未使用 N.C. +0、+1ポート用 P4 プラスコモン A01 A02 A03 A04 A05 A06 A07 A08 A09 A10 A11 A12 A13 A14 A15 CN2 Ver.2.30 PIO-24/24(PC) 外部入出力回路割り込みレベルの設定 ■入力部このボードでは、入力信号24点のうち4 点のデジタル信号外部装置(リレー接点や半導体スイッチなど)で、外部電源を、割り込み要求信号として使用することができます。割のマイナス側と入力端子を短絡(外部入力接点がON状態)しり込みレベルは、IRQ3∼7、9のうち未使用のレベルを使用ている場合に入力命令が実行されると、内部論理「1 」としてください。ボード上の設定は、ジャンパ(JP1)で行いして取り込まれます。ます。内部回路 5V 外部回路注1)割り込みを使用する場合、他で使用している割り込みフォトカプラプラスコモンレベルと重複しないように設定してください。注2)割り込みは、入力信号が｢HIGH(0)｣から｢LOW(1)｣に立 2kΩ 74LS240 外部電源 12∼24VDC ち下がる時に発生します。 ■割り込みを使用しないとき入力端子入力接点 JP1 ■出力部 1 内部論理「1」をこのインターフェイスボードに出力(出力 4 2 3 (9) 4 5 IRQ タが「ON」状態となります。外部回路 5V 3 SIG 命令を実行) することによって、最終段の出力トランジス内部回路 2 プラスコモンフォトカプラ 6 7 ATバス挿入時IRQ9 ■割り込みを使用するとき負荷 10kΩ 使用する割り込みレベルに合わせて、ショートコネクタ外部電源 12∼24VDC で接続してください。設定できる割り込みレベルはIRQ3 出力端子 ∼7, 9です。(XTバスはIRQ2∼7となります)。マイナスコモン I/Oアドレスの設定先頭I/Oアドレスは、ボード上のディップスイッチ(SW1, SW2)で設定します。SW1とSW2の各ビットは先頭I/Oアドレスの上位 14ビット(A15∼A2)に対応しており、下位2ビット(A1, A0)は常に｢0(OFF)｣に固定してください。 SW1とSW2の各ビットのON、OFFは先頭I/Oアドレスを2進数に変換した値を示し、ONが「1」に対応し、OFFが「0」に対応します。 1 2 3 4 5 6 7 8 OFF ON 1 2 3 4 5 6 7 8 A15 A14 A13 A12 A11 A10 A9 A8 2進法 16進法 0 0 0 0 0 0 0 1 3 1 A7 A6 A5 A4 0 0 0 0 0 OFF ON SW2 SW1 A3 A2 A1 A0 0 0 0 0 0 図では先頭I/Oアドレスが0300Hに設定されており、0300H∼0303HのI/Oアドレスがこのボードによって占有されます。 3 PIO-24/24(PC) Ver.2.30 I/Oポートのビット割り付け ■入力ポート ■出力ポート外部装置(リレー接点や半導体スイッチなど)で、外部電源内部論理｢1｣を出力( 出力命令を実行) することによって、のマイナス側と入力端子を短絡(外部入力接点がON状態)し最終段のトランジスタがON状態になります。また、出力さている場合に入力命令が実行されると、内部論理｢1 ｣としれたデータはラッチされ、再度出力命令が実行されるまでて取り込まれます。その状態を保持します。先頭I/O アドレス D7 +0H +1H +2H +3H D6 D5 D4 D3 D2 D1 D0 先頭I/O アドレスグループ0 (+0ポート) I07 I06 I05 I04 I03 I02 I01 I00 I11 I10 I21 I20 グループ1 (+1ポート) I17 I16 I27 I26 I15 I14 I13 I12 I24 I23 I22 +0H +1H グループ2 (+2ポート) I25 D7 +2H グループ3 (+3ポート) +3H 未使用 D6 D5 D4 D3 D2 D1 D0 グループ0 (+0ポート) O07 O06 O05 O04 O03 O02 O01 O00 グループ1 (+1ポート) O17 O16 O15 O14 O13 O12 O11 O10 グループ2 (+2ポート) O27 O26 O25 O24 O23 O22 O21 O20 グループ3 (+3ポート) 未使用ブロック図 IBM PC/XT/AT BAS アドレスバス (A15∼A2) RESET A1 A0 IOR I/0ポートアドレス一致回路コントロール回路出力ラッチ回路フォトカプラ＆トランジスタ +2 ポート出力 8 点 O20∼O27 出力ラッチ回路フォトカプラ＆トランジスタ +1 ポート出力 8 点 O10∼O17 出力ラッチ回路フォトカプラ＆トランジスタ +0 ポート出力 8 点 O00∼O07 トライステートバッファフォトカプラ +2 ポート入力 8 点 I20∼I27 トライステートバッファフォトカプラ +1 ポート入力 8 点 I10∼I17 トライステートバッファフォトカプラ +0 ポート入力 8 点 I00∼I07 IOW データバス (D7∼D0) IRQ2∼7 データバスドライバ割り込み選択 100∼103 PIO-24/24(PC) 製品の価格･仕様･色･デザインは、予告なしに変更することがあります。 4