4 - Bellnix Co., LTD

Bellnix Power Management
Reference Guide
for Stratix® II Device
Corroboration with
1
Bellnix Power Management Reference Guide for Stratix II Device
Contents
§1 Introduction..........................................................................................................................................3
§1-1 Stratix II デバイスの特徴 ...............................................................................................................4
§1-2 BSV シリーズの特徴 .....................................................................................................................4
§1-3 90 nm プロセステクノロジと電源 ....................................................................................................5
§2 Electrical Characteristics of Stratix II ...................................................................................................6
§2-1 電源電圧の定義............................................................................................................................9
§2-2 Requirements for Power Supply .................................................................................................10
§3 BSV シリーズ.....................................................................................................................................11
§3-1 BSV-H シリーズ概要 ...................................................................................................................13
§3-1-1 BSV-H の特徴......................................................................................................................13
§3-1-2 BSV-H シリーズの仕様.........................................................................................................14
§3-2 BSV-micro シリーズ概要 .............................................................................................................15
§3-2-1 BSV-micro の特徴 ...............................................................................................................15
§3-2-2 BSV-micro シリーズの仕様...................................................................................................16
§3-3 BSV シリーズ概要.......................................................................................................................17
§3-3-1 BSV の特徴 .........................................................................................................................17
§3-3-2 BSV シリーズの仕様 ............................................................................................................18
§4 基板設計 ...........................................................................................................................................19
§4-1 電源とグランドプレーン ................................................................................................................19
§4-2 デカップリングキャパシタ..............................................................................................................19
§4-3 電源周りの配線...........................................................................................................................20
§4-4 標準接続図.................................................................................................................................21
§4-5 電源ノイズの低減方法.................................................................................................................22
§5 応用回路例........................................................................................................................................23
§5-1 BSV-H 応用回路例 .....................................................................................................................24
§5-2 BSV-H & BSV-m 応用回路例......................................................................................................25
§5-3 BSV-H & BSV 応用回路例..........................................................................................................26
Summary ................................................................................................................................................27
Reference...............................................................................................................................................27
2/28
Bellnix Power Management Reference Guide for Stratix II Device
2/28
§1 Introduction
FPGA ( Field Programmable Gate Array )
Stratix® II プログラマブル・ロジック・デバイス ( PLD ) ファミリは､コア電圧 ( VCCINT ) 1.2V､90nm､全
層銅配線の SRAM プロセスを採用し､最大で 18000 個のロジックエレメント ( LE ) 及び 9M ビットの
RAM､96 個の DSP ブロックを集積しています。さらに Stratix™ II デバイスは DDR, DDRII,
RLDRAM II, QDR II など多彩な外部メモリインタフェース機能をサポートします。また､多くの標準 I/O
規格をサポートし､最大 1Gbps のクロック搬送型シリアルインターフェースと 500MHｚまでの内部動作
を実現し､最大 12 個の PLL を搭載した業界で最も高機能・高性能な FPGA です。
DC / DC Converter
Bellnix 社の提供する DC-DC コンバータは、高速応答速度化技術や低ノイズ化技術をいち早く取り
入れ、電源業界でも最高レベルの品質と多彩な機能を実現しています。
Bellnix 社は DC-DC コンバータの他に高周波スイッチングレギュレータ､高圧電源､デジタル制御電源
など非常に幅広い技術を蓄積した電源メーカーです。Bellnix の提供する DC-DC コンバータは､電源
技術と豊富な経験・実績を生かした FPGA に最適な電源です。
本資料で紹介する DC-DC コンバータは高性能・低電圧 FPGA を安定動作させるための分散給電方
式 ( DPA ) に適した POL ( Point Of Load ) タイプの絶縁型 DC-DC コンバータです。
Notes:
Altera社が提供する FPGA の消費電力の見積もりを実施する場合は、PowerPlay Power
Analyzer 及び Early Power Estimator ツールをご使用下さい。
これらのツールは、設計前及び設計中のデザインの消費電力を算出するのに有効です。
ツールの入手方法及び詳細については下記の Altera ウェブサイトをご確認下さい。
http://www.altera.com/support/devices/estimator/pow-powerplay.html
Bellnix Power Management Reference Guide for Stratix II Device
3/28
§1-1 Stratix II デバイスの特徴
Stratix II デバイスは Altera® 社が提供する 90 nm 全層銅配線の SRAM プロセスを採用した高
機能・高性能 FPGA ファミリです。
集積度 15,600 - 179400 LE 相当 ( Table. 1 参照 )
最大 9M ビットのメモリを実現可能
高速 DSP ブロック内蔵 ( 最大 370 MHz )
16 系統のグローバルクロックと 24 系統のリージョナルクロックをサポート
最大で 1 Gbps のハイスピード I/O をサポート
最大 12 個の PLL を搭載
最大 156 チャネルの高速通信を実現可能
外部メモリインタフェースとして DDR, DDR2, SDRAM,
RLDRAMII, QDRII-SRAM,
SDR-SDRAM をサポート
パッケージ
Table 1. Stratix II デバイスの特徴
Device
EP2S15
等価 LEs
15,600
Total RAM bits
419,328
PLLs
6
Maximum user I/O pins
366
ピッチ
寸法 [mm]
23 x 23
1.00
F484
27 x 27
1.00
F672
33 x 33
1.00
40 x 40
1.00
-
EP2S30
33,880
1,369,728
6
500
EP2S60
60,440
2,544,192
12
718
F484
F672
-
F484
F672
F1020
-
EP2S90
90,960
4,520,488
12
902
F1020
F1508
EP2S130
132,540
6,747,840
12
1,126
EP2S180
179,400
9,383,040
12
1,170
F1020
F1508
F1020
F1508
§1-2 BSV シリーズの特徴
BSV シリーズは Bellnix 社が提供するハイエンド DC-DC コンバータです。
高速負荷応答
超高効率
過電流保護回路内蔵
ヒートシンク不要
非絶縁型コンバータ
入力低電圧ロックアウト
ON / OFF 制御機能
出力電圧調整可能
表面実装パッケージ ( SMD )
4/28
Bellnix Power Management Reference Guide for Stratix II Device
4/28
低リップルノイズ
超高速スイッチング動作
外付けコンデンサ不要
§1-3 90 nm プロセステクノロジと電源
Stratix II デバイスのような 90 nm プロセスによるデバイスの台頭によって、ロジックパフォーマン
スや集積度は格段に向上しています。しかし、パフォーマンスの向上と高集積化を実現した結果、
内部コア電圧は低電圧化が進み基板設計や電源に対する規定は厳しくなってきています。さらに、
リーク電流や電源投入時の突入電流などによってデバイス全体の消費電力は上昇しデバイスごと
に DC-DC コンバータを設置する分散給電方式という電源供給方法が必要になってきています。プ
ロセステクノロジが一世代進むことによりスタンバイ時のリーク電流は約 10 倍から 1000 倍程度増
加するといわれています。また、リーク電流はトランジスタの微細化に依存する消費電流であり内部
のロジックコアのスイッチング周波数に依存しません。よってすべての最新 LSI において考慮が必
要な問題といえます。そこで 90 nm プロセステクノロジのデバイスを安定して駆動させるために必
要になってくるのが BSV シリーズのような高機能で高速応答特性を持った DC-DC コンバータで
す。高い信頼性を持った DC-DC コンバータを使用することにより、安定した電源供給を実現し
PCB 上で発生するノイズやデバイスの誤動作といった問題を未然に防ぐことが可能です。
しかし、電源の機能や性能だけでは 90 nm プロセスの FPGA を完全に安定駆動できるとは限り
ません。実際の基板では EMI や突発的なノイズ、グランドバウンス、装置環境や熱による影響、さら
に電源から負荷までの配線インダクタンスや配線インピーダンスといった伝送線路上の問題をしっ
かりと考慮して電源を選択し基板を設計していく必要があります。( 電源周りの基板設計について
は本資料 §4 基板設計の章をご参照下さい。 )
Bellnix Power Management Reference Guide for Stratix II Device
5/28
§2 Stratix II 電気的特性
絶対最大定格
この章では Stratix II デバイスの絶対最大定格及び推奨動作条件について紹介します。
Table 2. Stratix II デバイス絶対最大定格 Notes (1) (2) (3)
Symbol
Parameter
Conditions
Minimum Maximum Unit
グランドに対して
電源電圧
VCCINT
-0.5
1.8
V
電源電圧
VCCIO
-0.5
4.6
V
電源電圧
VCCPD
3.0
3.6
V
VI
DC 入力電圧 (4)
-0.5
4.6
V
IOUT
ピンあたりのDC 出力電流
-25
40
mA
TSTG
-65
150
保存温度
バイアスなし
℃
TJ
BGA パッケージのバイアス時
125
接合温度
℃
Notes :
(1) 最新の Operating Requirements for Altera Devices Data Sheet を参照して下さい。
(2) Table 2. に記載されている絶対最大定格の条件を超えてデバイスを駆動するとデバイス破壊
の可能性があります。
(3) DC 特性はデバイスのピンに対しての規定になります。
(4) Table 3.には許容できるオーバーシュートの電圧レベルに対応するデューティサイクルが記載さ
れています。遷移のない場合は 100% のデューティサイクルと同等になります。また、入力電
流が 100 mA 未満であり 20 ns 未満の期間であれば -2.0V までアンダーシュートしても問
題ありません。
Table 3. Maximum Duty Cycles in Voltage Transitions
VIN (Volts)
Maximum Duty Cycles
4.0
100%
4.1
90%
4.2
50%
4.3
30%
4.4
17%
4.5
10%
6/28
Bellnix Power Management Reference Guide for Stratix II Device
6/28
推奨動作条件
Table 4. Stratix II デバイス推奨動作条件 Notes (1)
シンボル
パラメータ
内部ロジック用及び入力バッファ用電源電圧
VCCINT
VCCIO
3.3V 動作の出力バッファ用電源電圧
2.5V 動作の出力バッファ用電源電圧
1.8V 動作の出力バッファ用電源電圧
1.5V 動作の出力バッファ用電源電圧
コンフィグレーションの入力ピン、JTAG ピン
VCCPD
及び I/O のプレドライバ用電源電圧
入力電圧
VI
出力電圧
VO
動作接合部温度
TJ
tR
tF
条件
立ち上り時間 100ms 以内 (3)
立ち上り時間 100ms 以内 (3)
立ち上り時間 100ms 以内 (3)
立ち上り時間 100ms 以内 (3)
立ち上り時間 100ms 以内 (3)
100µs ≦ 立ち上り時間 ≦ 100ms
(4)
(2) (5)
一般用 ( Commercial )
工業用 ( Industrial )
最小
1.15
3.00
2.375
1.71
1.40
最大
1.25
3.60
2.625
1.89
1.60
単位
V
V
V
V
V
3.135
3.465
V
-0.5
0
0
-40
4
VCCIO
85
100
40
40
V
V
℃
℃
ns
ns
入力立ち上がり時間
入力立ち下がり時間
Notes :
(1) DC 特性はデバイスのピンに対しての規定になります。
(2) Table 3.には許容できるオーバーシュートの電圧レベルに対応するデューティサイクルが記載さ
れています。遷移のない場合は 100% のデューティサイクルと同等になります。また、入力電
流が 100 mA 未満であり 20 ns 未満の期間であれば -2.0V までアンダーシュートしても問
題ありません。
(3) 電源の立ち上がりは 100 ms 以内でかつ単調増加でなければなりません。
(4) VCCPD に供給する電圧が 0 から 3.3V に達するまではの時間 ( Ramp-up )は 100 µs か
ら 100 ms 以内でなければなりません。ただし VCCPD の電圧が推奨動作条件の規定時間
以内に立ち上がらない場合、 Stratix II デバイスは正常にコンフィギュレーションが実行されま
せん。システム構成上 VCCPD の Ramp-up 時間が 100 ms 以上の場合は、電圧が安定
するまで nCONFIG を Low に保持しておく必要があります。
(5) 入力専用､クロック､I/O､JTAG ピンを含むすべてのピンは VCCINT, VCCPD, VCCIO に電源
が供給される前にドライブされる可能性があります。
Bellnix Power Management Reference Guide for Stratix II Device
7/28
Table 5. Stratix II デバイス DC 動作条件 Notes (1)
Symbol
Parameter
Conditions
入力ピンのリーク電流値
VI = VCCIOmax - 0V (2)
II
Ioz
ICC0
RCONF
Tri-stated I/O ピンのリーク電流値
VCC 供給電流 ( スタンバイ時 )( すべて
のメモリブロックがパワーダウンの時 )
Value of I/O pin pull-up resistor
before and during configuration
コンフィグレーションの実行前・実行時
Minimum Typical Maximum Unit
-10
10
µA
10
µA
VO = VCCIOmax - 0V (2)
VI = ground, no load,
no toggling inputs
VCCIO = 3.0V (4)
-10
20
50
kΩ
VCCIO = 2.375 (4)
30
80
kΩ
VCCIO = 1.71V (4)
60
150
kΩ
(3)
mA
Notes :
(1) 標準値は TA = 25°C, VCCINT = 1.2 V, VCCIO = 1.5 V, 1.8 V, 2.5 V, 3.3 V のときのもので
す。
(2) この値は通常のデバイス動作時のものです。電源投入時は値が変化する場合があります。こ
の値は全 VCCIO の設定 ( 3.3, 2.5, 1.8, 1.5 V ) に適用されます。
(3) この仕様はデバイスの Characterization 後に決定されます。
(4) コンフィギュレーション中に VCCIO よりも高い電圧の信号を受信する場合､ピンのプルアップ
抵抗値は低下します。
8/28
Bellnix Power Management Reference Guide for Stratix II Device
8/28
§2-1 電源電圧の定義
VCCINT
FPGA の内部コア用の電源です。この端子は下記に示す標準 I/O 規格の入力バッファの電源とし
ても使用されます
LVDS
LVPECL
HyperTransport
Differential HSTL
Differential SSTL
HSTL
SSTL
VCCINT ピンはすべて､1.2V へ接続して下さい。
VCCIO
出力バッファ用の電源です。この電源は各 BANK 毎 ( BANK 1-8 ) に用意されています。使用す
る標準 I/O 規格の要求する電圧に接続して下さい。
なお､この端子は下記に示す標準 I/O 規格の入力バッファも兼ねています。
LVTTL ( 3.3V / 2.5V / 1.8V )
LVCMOS
( 3.3V / 2.5V / 1.8V / 1.5V )
3.3V PCI
3.3V PCI-X
VCCPD
電源専用ピンです。このピンから供給された電圧は､
I/O の Pre-Driver
コンフィギュレーション用入力ピンの 3.3V / 2.5V 用バッファ
JTAG の入力ピン
として使用されます。
VCCPD は、 JTAG の入力ピン ( TCK, TMS, TDI, TRST ) とコンフィギュレーション用ピン
( nCONFIG, 入力時の DCLK, nIO_Pullup, DATA[7..0], RUnLU, nCE, nWS, nRS, CS, nCS,
CLKUSR ) に電圧供給します。 VCCPD ピンは必ず 3.3V へ接続し､100µs から 100 ms 以内に
0V から 3.3V へ立ち上げる必要があります。
Bellnix Power Management Reference Guide for Stratix II Device
9/28
§2-2 電源に対する要求
FPGA は SRAM ベースのデバイスですので電源投入時にコンフィギュレーションする必要があり
ます。その際、 VCCIO と VCCINT の 2 種類の電源は単調増加しなければなりません。( Stratix II の
場合は VCCIO, VCCINT, VCCPD の 3 種類 )
電源が立ち上がる途中で電圧降下が発生したり、飽和状態が続いたりすることによってコンフィギュ
レーションエラーが発生する可能性があります。またその際の立ち上がり時間にも規定があり
Stratix II デバイスでは電源立ち上がり時間を 100 ms 以内と規定しています。( Table 4 参照 )
今までの集中給電方式 ( Fig.1 上部 ) では FPGA までの距離が遠くなり、配線インピーダンス、
配線インダクタンスが増大し電圧降下が生じます。配線インダクタンスは電圧降下を招くだけではな
く、急変する FPGA の動作に対する電源の応答反応を悪くし、 FPGA の負荷変動に電源電圧が
追従できないといった事態が発生します。それによって FPGA の誤動作や信号の反転､装置の故
障を引き起こす可能性があります。
そこで BSV シリーズのような分散給電方式 ( Fig.1 下部 ) に適した DC-DC コンバータ
( POL : Point of Load タイプの DC-DC コンバータ ) を使用することで電源供給の安定化を実現
することができます。分散給電方式と POL タイプの DC-DC コンバータを用いることで、配線イン
ダクタンスや配線インピーダンスを最小限に抑え、電圧降下や電圧ディップを低減することが可能に
なります。また、BSV シリーズは超高周波スイッチング動作によって負荷に対する高速応答を実現
しています。それにより 90％を超える高い効率を実現し、放熱を抑えることで FPGA の近くにモ
ジュールを配置することを可能にしています。その結果､配線インピーダンス・配線インダクタンスな
どの伝送線路上の影響を最小限に抑え､高集積・高機能 FPGA を安定して駆動することが可能で
す。
[ 集中給電方式 ]
ISOLATED
DC-DC
Converter
配線インピーダンス
配線インダクタンス
Stratix II
FPGA
低電圧大電流部分のパターンが長いと銅損が大きくなります
配線インピーダンスにより急峻な電流立ち上がり時電圧低下の原因となります
[ 分散給電方式 ]
配線インピーダンス
配線インダクタンス
POL DC-DC
Converter
BSV Series
Stratix II
FPGA
高速POLを負荷の近くに配置することで配線インダクタンスと配線抵抗の
影響を少なくできます
Fig. 1 集中給電方式と分散給電方式
10/28
Bellnix Power Management Reference Guide for Stratix II10/28
Device
§3 BSV シリーズ
Bellnix 社が提供する BSV シリーズは分散給電方式を実現した FPGA に最適な DC-DC コン
バータです。BSV シリーズの高速負荷応答特性は FPGA の急激な負荷変動 ( di/dt ) に対して
160 ns という超高速応答を実現しています。また､ 90％を超える効率によってヒートシンクの削
減､基板スペースの最小化に有効です。
低電圧対応
BSV シリーズは出力電圧 0.8V から対応可能。
出力電力
最大 40W の出力電力に対応。
高速負荷応答
超高速スイッチング動作 ( 2-3 MHz ) により 160 ns という超高速負荷応答を実現。
小型・薄型化
縦 15 mm 横 24 mm 高さ 4 mm, 重量 2.6 g のコンパクトサイズ。
高効率
最大 93%の超高効率によりヒートシンクを削減。
シーケンス制御機能
On / Off 制御機能､P-Good 出力 ( 出力電圧モニタ )､タイムシーケンス機能などを搭載。
これらの特徴的な機能を用いることで高機能・高集積化された最先端 FPGA Stratix II デバイスの
電源を安定供給することができます。従来までの DC-DC コンバータにあった問題を解決し、
FPGA の駆動を容易に実現します。
本資料では BSV シリーズの中でも Stratix II デバイスに最適な DC-DC コンバータの適用方法
を紹介します。
Bellnix Power Management Reference Guide for Stratix II Device
11/28
Table 6. Bellnix Recommended DC/DC Converters for Stratix II Device (1)
Device
VCC
Voltage
Current
EP2S15
VCCINT
1.2V
4.0A
EP2S30
VCCINT
1.2V
6.0A
EP2S60
VCCINT
1.2V
7.0A
EP2S90
VCCINT
1.2V
9.0A
1.2V
12.0A
1.2V
16.0A
EP2S130
VCCINT
EP2S180
VCCINT
Product
BSV-3.3S6R0
BSV-1.8S7R0M
BSV-3.3S6R0
BSV-1.8S7R0M
BSV-3.3S6R0
BSV-1.8S7R0M
BSV-3.3S6R0
BSV-1.8S7R0M
BSV-3.3S12R0H
BSV-3.3S6R0
BSV-1.8S7R0M
BSV-3.3S12R0H
BSV-3.3S6R0
BSV-1.8S7R0M
BSV-3.3S12R0H (2)
NOTES:
(1) Characterization されるまでの暫定仕様です。
(2) BSV-3.3S12R0H は次期製品にて 12A 以上の出力に対応予定です。
Table 7. Bellnix Recommended DC/DC Converters for FPGA
Serise
Input
Vdc
Output
Vdc
output Ripple & Noise Efficiency
A
mVpp
% ( typ )
BSV-3.3S12R0H 3.3 - 5.5 0.8 - 3.3 0 - 12
30
Package
93
16.5 x 27 x 4.2
SMD
BSV-1.8S7R0M 3.0 - 5.5 1.0 - 3.3
0-7
70
92
15 x 24 x 4.0
SMD
BSV-3.3S6R0
3.0 - 5.5 0.8 - 3.6
0-6
40
93
21.5 x 33 x 6.0
SMD, DIP, SIP
Power Supply with Sequence Control Function (1)
BSV-1.5S7R0MT 3.0 - 5.5 1.0 - 3.3
0-7
30
91
15 x 30 x 4.2
SMD
Notes:
(1) BSV-1.5S7R0MT はタイムシーケンス制御機能を搭載した製品です。
12/28
Bellnix Power Management Reference Guide for Stratix II12/28
Device
§3-1 BSV-H シリーズ概要
BSV-H シリーズは小型 ( 27.0 × 16.5 × 4.2 mm ) 軽量 ( 3.1g )
で 39.6W を実現する超高効率なステップダウン DC-DC コンバータ
です。
低出力電圧に対応した Stratix II デバイスに最適な DC-DC コン
バータです。
同期整流方式による高効率､超高速応答の実現､外付部品の削減
とヒートシンクの削除による省スペース化､SMD パッケージを採用した超小型・薄型のモジュールに
よってボトムマウントも可能にします。BSV-H シリーズはすべての面で従来の DC-DC コンバータ
を超える性能と特徴を提供しています。
§3-1-1 BSV-H の特徴
超小型 16.5 mm x 27 mm
超薄型 4.2 mm
非絶縁型コンバータ
入力低電圧ロックアウト
高速負荷応答
On / Off 制御機能付
超高効率
出力電圧調整可能
過電流保護回路付
表面実装パッケージ ( SMD )
外付コンデンサ不要
動作温度 -40
から +85
ヒートシンク不要 ( 温度ディレーティング要 )
Bellnix Power Management Reference Guide for Stratix II Device
13/28
§3-1-2 BSV-H シリーズの仕様
Table 8. BSV-H 定格
Input Output Output Adjustabl Ripple & Noise Efficiency
Model
Package
e
mVpp
% ( typ )
Vdc
Vdc
A
BSV-3.3S12R0H 3.3 - 5.5 3.3
0 - 12 0.8 - 3.3
30
93
SMD
Table 9. BSV-H 仕様 (1)
定格入力電圧/範囲
定格出力電圧
出力電圧設定精度
出力電圧可変範囲
入力変動
負荷変動
温度変動
リップル･ノイズ
効率
過電流保護回路
過電圧保護回路
スタンバイ電流
リモート On / Off
P‐Good 信号
リモートセンシング
動作温度範囲
保存温度範囲
湿度範囲
保管条件
冷却条件
振動
衝撃
重量
外形寸法
Table 8 参照 (2)
+3.3V ( Trim 端子オープン時 )
3.3V ±3 % ( ±0.099V )
Table 8 参照 (1)
0.5% typ. ( 定格出力、入力電圧範囲 3.8 - 5.5V の変動に対して )
1.0% typ. ( 定格入出力電圧、負荷 0 - 12A の変動に対して )
±0.02% / ℃ typ. ( 入出力定格、動作温度 -40℃ から +55℃ の変化に対して )
30mVp-p typ. ( 入出力定格、Bw=20MHz )
93% ( 入出力定格、周囲温度 25℃±5℃､ Table 8 参照 )
定格負荷電流の105%以上にて動作、自動復帰型。
但し長時間の短絡状態は避けてください。
なし
1mA typ. ( Vin=5V, On / Off 端子 - GND 端子間ショート )
9pin ( On / Off ) - 8pin ( GND )
端子間 [ オープン : 出力 On, ショート : 出力 Off ]
正常出力時： High
出力低下時： Low ( 内部にて 10kOhm の抵抗で +Vin にプルアップ )
あり
動作温度 -40℃ から +85℃ ( データシートをご覧下さい。 )
保存温度 -40℃ から +85℃
20% - 95%R.H max. ( ただし、最高湿球温度 35℃ 結露なきこと )
コンバータを実装される前の保管状態では、30℃ / 60% RH 以下にて保管して
データシートでご確認下さい。 (3)
5 - 10Hz 全振幅 10mm, 10 - 55Hz 加速度 2G ( 3方向各1時間 )
加速度 20G ( 3方向各3回 ) 衝撃時間 11±5ms
3.1g typ.
SMD形 W=27.0 L=16.5 H=4.2 typ. (mm)
Notes:
(1) 指定条件の記載が無い場合には定格値にて規定しています。
(2) 入力電圧と出力電圧の電圧差は 0.5 V 以上必要です。
Vin [V] – Vo [V] > 0.5V
(3) 周囲温度条件により強制空冷が必要です。
14/28
Bellnix Power Management Reference Guide for Stratix II14/28
Device
§3-2 BSV-micro シリーズ概要
BSV-m シリーズは小型 ( 15 x 24 x 4 mm ) 軽量 ( 2.6g ) で
20W を実現する超効率ステップダウン DC-DC コンバータです。
低出力電圧に対応した Stratix II デバイスに最適な DC-DC コン
バータです。
同期整流方式による高効率､超高速応答の実現､外付部品の削減
とヒートシンクの削除による省スペース化､SMD パッケージを採用
した超小型・薄型のモジュールによってボトムマウントも可能にします。BSV-m シリーズはすべての
面で従来の DC-DC コンバータを超える性能と特徴を提供しています。
§3-2-1 BSV-micro の特徴
超小型 16.5 mm x 27 mm
超薄型 4.0 mm
非絶縁型コンバータ
入力低電圧ロックアウト
高速負荷応答
On / Off 制御機能付
超高効率
出力電圧調整可能
過電流保護回路付
表面実装パッケージ ( SMD )
外付コンデンサ不要
動作温度 -40
から +85
ヒートシンク不要 ( 温度ディレーティング要 )
Bellnix Power Management Reference Guide for Stratix II Device
15/28
§3-2-2 BSV-micro シリーズの仕様
Table 10. BSV-m 定格
Input Output Output Adjustable Ripple & Noise Efficiency
Model
Package
Vdc
mVpp
% ( typ )
Vdc
Vdc
A
BSV-1.8S7R0M 3.0 - 5.5 1.8
0-7
1.0 - 3.3
70
92
SMD
Table 11. BSV-m 仕様 (1)
定格入力電圧/範囲
定格出力電圧
出力電圧可変範囲
入力変動
負荷変動
温度変動
リップル･ノイズ
効率
過電流保護回路
過電圧保護回路
スタンバイ電流
リモート On / Off
P‐Good 信号
動作温度範囲
保存温度範囲
湿度範囲
冷却条件
振動
衝撃
重量
外形寸法
Table 11 参照 (2)
+1.8V ( Trim 端子オープン時 )
Table 10 参照
1.728V - 1.872V
( Vin = 3.0V - 5.0V, IO = 0 - 7A, Ta = -40℃ +85℃ )
70mVp-p typ. ( Vin = +3.3V, IO = 7A, Ta = +25℃ )
92% ( Vin = +3.3V, IO = 7A, Ta = +25℃ )
7.8A Typ ( Vin = +3.3V 時に動作開始、自動復帰型。但し長時間の短絡状態
は避けて
なし
2.7mA typ. ( IO = 0A )
5pin ( RC ) - 3pin ( SG )
端子間 [ オープン : 出力 On, ショート : 出力 Off ]
正常出力時： High
出力低下時： Low ( 詳しくはデータシートをご覧下さい。 )
動作温度 -40℃ から +85℃ ( 詳しくはデータシートをご覧下さい。 )
保存温度 -40℃ から +85℃
20%∼ 95%R.H max. ( ただし、最高湿球温度 35℃ 結露なきこと )
データシートでご確認下さい。
5∼10Hz 全振幅 10mm, 10∼55Hz 加速度 2G ( 3方向各1時間 )
加速度 20G ( 3方向各3回 ) 衝撃時間 11±5ms
2.6g typ.
SMD形 W=15.0 L=24.0 H=4.0 typ. ( mm )
詳しくはデータシートでご確認下さい。
Notes :
(1) 指定条件の記載がない場合には定格値にて規定しています。
(2) 入力電圧と出力電圧の電圧差は 0.5 V 以上必要です。
Vin [V] – Vo [V] > 0.5V
16/28
Bellnix Power Management Reference Guide for Stratix II16/28
Device
§3-3 BSV シリーズ概要
BSV-m シリーズは小型 ( 33 x 21.5 x 6 mm ) 軽量 ( 4g ) で 20W を
実現する超効率ステップダウン DC-DC コンバータです。
低出力電圧に対応した Stratix II デバイスに最適な DC-DC コンバータ
です。
同期整流方式による高効率､超高速応答の実現､外付部品の削減とヒ
ートシンクの削除による省スペース化､SIP / DIP / SMD パッケージを採
用した超小型・薄型のモジュールによってボトムマウントも可能にします。BSV シリーズはすべての
面で従来の DC-DC コンバータを超える性能と特徴を提供しています。
§3-3-1 BSV の特徴
超小型 33 mm x 21.5 mm
超薄型 4.0 mm
非絶縁型コンバータ
高速負荷応答
On / Off 制御機能付
超高効率
出力電圧調整可能
過電流保護回路付
多彩なパッケージ ( SIP / DIP / SMD )
外付コンデンサ不要
動作温度 -40
から +85
ヒートシンク不要 ( 温度ディレーティング要 )
Bellnix Power Management Reference Guide for Stratix II Device
17/28
§3-3-2 BSV シリーズの仕様
Table 12. BSV 定格
Input
Output
Model
Vdc
Vdc
BSV-3.3S6R0
3.3
BSV-3.3S6R0D 3.0 - 5.5
BSV-3.3S6R0S
Table 13. BSV 仕様 (1)
定格入力電圧/範囲
定格出力電圧
出力電圧可変範囲
入力変動
負荷変動
温度変動
リップル･ノイズ
効率
過電流保護回路
過電圧保護回路
スタンバイ電流
リモート On / Off
P‐Good 信号
動作温度範囲
保存温度範囲
湿度範囲
冷却条件
振動
衝撃
重量
外形寸法
Output Adjustable Ripple & Noise Efficiency
Package
A
Vdc
mVpp
% ( typ )
SIP
0-6
0.8 - 3.6
40
93
DIP
SMD
Table 12 参照 (2)
+3.3V ( Tadj 端子オープン時 )
Table 12 参照
1.5% typ. ( 定格出力、入力電圧範囲 3.8 - 5.5V の変動に対して )
2.0% typ. ( 定格入出力電圧、負荷 0 - 6A の変動に対して )
±0.02% / ℃ typ. ( 入出力定格、動作温度 -40℃ から +55℃ の変化に対して )
40mVp-p typ. ( 入出力定格、Bw=20MHz )
93% ( 定格出力 )
定格負荷電流の105%以上にて動作、自動復帰型。
但し長時間の短絡状態は避けてください。
なし
2.4mA typ.
1pin ( On / Off ) - 5, 6, 7, 8 pin ( S.GND )
端子間 [ オープン : 出力 On, ショート : 出力 Off ]
正常出力時： High
出力低下時： Low ( 詳しくはデータシートをご覧下さい。 )
動作温度 -40℃ から +85℃ ( 詳しくはデータシートをご覧下さい。 )
保存温度 -40℃ から +85℃
20% - 95%R.H max. ( ただし、最高湿球温度 35℃ 結露なきこと )
データシートでご確認下さい。
5 - 10Hz 全振幅 10mm, 10∼55Hz 加速度 2G ( 3方向各1時間 )
加速度 20G ( 3方向各3回 ) 衝撃時間 11±5ms
4g typ.
SIP形 W=24.0 L=33.0 H=5.0 typ. ( mm )
DIP形 W=22.25 L=33.0 H=6.0 typ. ( mm )
SMD形 W=23.9 L=33.0 H=6.0 typ. ( mm )
Notes :
(1) 指定条件の記載がない場合には定格値にて規定しています。
(2) 入力電圧と出力電圧の電圧差は 0.5 V 以上必要です。
Vin [V] – Vo [V] > 0.5V
18/28
Bellnix Power Management Reference Guide for Stratix II18/28
Device
§4 基板設計
§4-1 電源とグランドプレーン
プリント基板の電源とグランドのプレーンを完全に分離することにより､電源ノイズとグランドバウンス
の低減､高い電流の引き込み能力､ノイズに対する耐性の強化､ボード上の信号に対するシールド
効果などがあります。基板に電源層とグランド層を割り当てられない場合には、可能な限り広域な
パターンを引くようにして下さい。信号線のような狭い幅のパターンを電源の供給に使用するのは避
けて下さい。
§4-2 デカップリングキャパシタ
Stratix II デバイスの各電源ピンとグランドピンは､それぞれプリント基板の電源プレーンとグランド
プレーンに直接接続するようにして下さい。デカップリングの必要性はロジックの使用率やスイッチ
ングする出力の本数などによって異なります。使用する I/O 数の増加やピンの負荷容量が大きくな
るほどでカップリングキャパシタの数も増加させる必要があります。Stratix II デバイスのでカップリ
ングキャパシタとして下記の 3 つのレンジのコンデンサを設置して下さい。
0.001 – 0.1µF
47 - 100 µF
470 - 3300 µF
これらのコンデンサを用いることにより 1 KHz から 500 MHz までの周波数帯におけるノイズの
低減が可能になります。また、デカップリングキャパシタにはスイッチング時の過渡電流を供給する
という働きがあります。これらのデカップリングキャパシタを配置する際は、配線インダクタンスの影
響を低減するためにできる限りデバイスの近くに配置して下さい。配線のインダクタンスが小さくな
れば、過渡電流が流れやすくなります。また、これらの製品は低 ESR 及び低 ESL の製品の使用
を推奨致します。
Bellnix Power Management Reference Guide for Stratix II Device
19/28
§4-3 電源周りの配線
各 DC-DC コンバータの外付け部品等はできる限りモジュールの近傍に設置し、幅の太いパター
ンを設けるようにして下さい。また､電圧降下を削減し､安定した電源供給を実現するために DC-DC
コンバータ自体も FPGA の近くに配置して下さい。配線長を短くすることにより、配線インピーダン
スによる電圧ディップなどの影響を低減することができます。この資料に記載されている Bellnix 社
製 DC-DC コンバータの特徴でもある高速応答特性を用いることで、さらに FPGA に対する電圧
降下や電圧ディップによる影響を低減することが可能です。また､DC-DC コンバータと FPGA の
間には配線インピーダンスの影響を低減するために低インピーダンス ( 低 ESR, 低 ESL )で高周
波特性の良いコンデンサを設置することを推奨します。コンデンサ容量は各 DC-DC コンバータの
データシートを参照して下さい。
高速伝送路における電圧ディップの要因
配線抵抗成分による電圧ドロップ ∆Ri
配線インダクタンスによる電圧ドロップ ∆L
キャパシタンス成分による電圧ドロップ
di
dt
1
idt
∆C ∫
∆V = ∆Ri + ∆L
20/28
di
1
+
idt
dt ∆C ∫
Bellnix Power Management Reference Guide for Stratix II20/28
Device
§4-4 標準接続図
1
P-Good
Vin +
C1
47µF On/Off
2
9
4
Bellnix
3
BSV-3.3S12R0H
BSV-H
7
5.8
GND
+Vout 1.2V
12Amax
Stratix II
Vccint
+Sense
Trim
6
-Sense
R1
27KΩ
C2
47~220µF
C3
Fig. 2 BSV-H 標準接続図
コンバータの真下には､パターンを配線しないで下さい。
BSV-H は､基板を利用して放熱することを前提にしています。放熱の 70％以上は、GND 端子
( 5, 8 端子 ) から行い、＋Vin 端子と＋Vout 端子から残りの放熱を行ないます。パターンは
なるべく広く取り､放熱しやすいように基板設計を行なって下さい。
On/Off 制御をしない場合は､On/Off 端子をオ−プンにして下さい。
出力可変を行なわない場合は､Trim 端子をオ−プンにして下さい。
C1 は極力太く短いラインにてコンバータと接続するように配置して下さい。
C2 はなるべく負荷の近くに配置して下さい。C2 を付加することでさらに出力リップルを低減す
ることができます。
GND 端子 ( 5, 8 端子 ) は内部にて接続されておりますが､製品の性能を十分に引き出すた
めにも 2 つの端子を共に GND ラインに接続して下さい。
Sense 端子は基板上で出力端子と必ず接続して下さい。Sense 端子を接続しない場合､定格
電圧より高い電圧が出力されることがあります。
コンバータは FPGA にできるだけ近い位置に実装して下さい。( 50 mm 以内を推奨 ) 実装距
離が離れる場合には C2 に大きめの容量を持ったコンデンサを使用して下さい。
Table 14. 推奨部品
シンボル
C1
C2
C3
R1
値
推奨部品
47 µF
OS コンデンサ, 積層セラミックコンデンサ
47-220 µF 積層セラミックコンデンサ
積層セラミックコンデンサ ( §4-2 参照 )
27 KOhm
-
Bellnix Power Management Reference Guide for Stratix II Device
21/28
§4-5 電源ノイズの低減方法
本資料で紹介している BSV シリーズは入出力にコンデンサを付加して使用しますが､コンバータ
の性能を生かし､ノイズを低減するために下記の項目を配慮してプリント基板を設計して下さい。
高周波特性の良好な低インピーダンス品コンデンサを使用して下さい。
各コンデンサのリードをできるだけ短くし、リードインダクタンスを小さくして下さい。
入力端子側､出力端子側共にプラス､マイナス間の配線ループをできるだけ小さくして下さい。
配線によるインダクタンスの影響を低減できます。
主回路のプリントパターンは出来るだけ太く短く設計して下さい。
ループ面積を小さくする
11
Vin
+
C1
22
4
Bellnix
Bellnix
3
+Vout
Stratix II
Vccint
+Sense
BSV-3.3S12R0H 7 Trim
BSV-3.3S12R0H
BSV-H
BSV-H
R1
39On/Off
5.8
6
GND
-Sense
リードを短くする
リードを短くする
C2
C3
ループ面積を小さくする
Fig. 3 電源周りの配線
22/28
Bellnix Power Management Reference Guide for Stratix II22/28
Device
§5 応用回路例
BSV シリーズには電源の起動シーケンス制御のための機能として P-Good 端子及び On / Off
端子があります。これらの機能を利用して FPGA に供給する電圧の起動シーケンスを変更するこ
とが可能です。本章では Stratix II デバイスの起動シーケンスを制御する際の応用回路構成を示
します。
§5-1 BSV-H 応用回路例
Table 15. Practical Sample Circuit BSV-H (1) (2)
Power
Voltage
Product
VCCINT
1.2V
BSV-H ( 12A )
VCCIO
2.5V
BSV-H ( 12A )
VCCPD
3.3V
BSV-H ( 12A )
Device
Stratix ll
§5-2 BSV-H & BSV-m 応用回路例
Table 16. Practical Sample Circuit BSV-H & BSV-m (1) (2)
Power
Voltage
Product
VCCINT
1.2V
BSV-H ( 12A )
VCCIO
2.5V
BSV-m ( 7A )
VCCPD
3.3V
BSV-m ( 7A )
Device
Stratix ll
§5-3 BSV-H & BSV 応用回路例
Table 17. Practical Sample Circuit BSV-H & BSV (1) (2)
Power
Voltage
Product
VCCINT
1.2V
BSV-H ( 12A )
VCCIO
2.5V
BSV ( 6A )
VCCPD
3.3V
BSV ( 6A )
Device
Stratix ll
NOTES:
(1) 接続図は各章を参照して下さい。
(2) Altera 社が提供する FPGA の消費電力の見積もりを実施する場合は、PowerPlay Power
Analyzer 及び Early Power Estimator ツールをご使用下さい。
これらのツールは、設計前及び設計中のデザインの消費電力を算出するのに有効です。
ツールの入手方法及び詳細については下記の Altera ウェブサイトをご確認下さい。
http://www.altera.com/support/devices/estimator/pow-powerplay.html
Bellnix Power Management Reference Guide for Stratix II Device
23/28
§5-1 BSV-H 応用回路例
PSU1
1
4
+Vin
Bellnix
P-Good
+5V
2
C1
9
+1.2V
+Vout
+Sense
BSV-3.3S12R0H
BSV-H
On/Off
47μF
GND
Trim
VCCINT
3
C2
7
-Sense
5.8
C3
R1
47μF
∼220μF
27kΩ
6
GND
PSU2
1
4
+Vin
2
Bellnix
P-Good
On/Off
47μF
VCCIO
+Sense 3
BSV-3.3S12R0H
BSV-H
C4
+2.5V
+Vout
9
GND
-Sense
C5
R2
Trim
7
240kΩ
6
5.8
C6
Stratix II
47μF
∼220μF
GND
PSU3
1
+3.3V
4
4
+Vout
Bellni
3 3
Bellnix
x
P-Good
+Sense
2 2
BSV-3.3S12R0
BSV-3.3S12R0H
7
H
BSVTrim
H
On/Of BSV-H
On/Off
7
9 9
f
5.8
6
GND
-Sense
VCCPD
1+Vin
C7
47μF
C8
47μF
∼220μF
6
5.8
C9
GND
Fig. 4 応用回路例 BSV-H
デバイス
EP2S15 EP2S30 EP2S60 EP2S90
EP2S130
Vin
+5V
2.9V
Vout1
+1.2V
キャパシタ
P-Good1
C3, C6, C9 のキャパシタについては §4-2
Vout3
を参照
+3.3V
P-Good3
出力電圧
BSV シリーズは出力電圧を可変可能です。
詳しくはデータシートをご確認下さい。
Vout2
+2.5V
Fig. 5 立ち上りシーケンス
24/28
Bellnix Power Management Reference Guide for Stratix II24/28
Device
§5-2 BSV-H & BSV-m 応用回路例
PSU1
1
+5V
2
C1
9
+Vin
+Vout
Bellnix
P-Good
+Sense
BSV-3.3S12R0H
Trim
BSV-H
On/Off
47μF
GND
4
VCCINT
3
C2
7
-Sense
5.8
+1.2V C3
R1
47μF
∼220μF
27kΩ
6
GND
PSU2
4
+Vin
47μF
6
5
+2.5V VCCIO
Bellnix
PWGD
C4
2
+Vo
BSV-1.8S7R0M
RC
VAR
1
SG
C5
R2
C6
Stratix II
5.9kΩ
3
47μF
∼220μF
GND
PSU3
4
C7
47μF
6
5
2
+Vo 4
Bellni
3
Bellnix
x
PWGD
2
BSV-3.3S12R0H
7
BSV-1.8S7R0M
BSV-H
VAR
On/
RC
1
9
5.
Off
6
SG
8
3
+3.3V
VCCPD
1+Vin
C8
R3
2.7kΩ
C9
47μF
∼220μF
GND
Fig. 6 応用回路例 BSV-H & BSV-m
デバイス
EP2S15 EP2S30 EP2S60 EP2S90
EP2S130
Vin
+5V
2.9V
Vout1
+1.2V
P-Good1
キャパシタ
C3, C6, C9 のキャパシタについては §4-2
を参照
Vout3
+3.3V
P-Good3
出力電圧
BSV シリーズは出力電圧を可変可能です。
Vout2
+2.5V
詳しくはデータシートをご確認下さい。
Fig. 7 Rising Sequence
Bellnix Power Management Reference Guide for Stratix II Device
25/28
§5-3 BSV-H & BSV 応用回路例
PSU1
+5V
C1
2
9
47μF
+Vin
+Vout
Bellnix
P-Good
+Sense
BSV-3.3S12R0H
BSV-H
Trim
On/Off
GND
4
VCCINT
3
C2
C3
7
-Sense
5.8
+1.2V 27kΩ
1
6
47μF
∼220μF
GND
PSU2
C4
47μF
+Vin
23
1
+Vout
Bellnix
+S
BSV-3.3S6R0S
V.ADJ
On/Off
GND
5,6,7,8
+2.5V 9,10,11
14
22kΩ
2,3,4
VCCIO
C5
C6
12
Stratix II
-S
47μF
∼220μF
15
GND
C7
47μF
PSU3
9,10,11
2,3,4 +Vin
+Vout4
1
Bellni
Bellnix
P-Good
+S 3
x
14
23 2
BSV-3.3S6R0S
BSV-3.3S12R0H
7
1
V.ADJ
BSV-H
On/Off
12
On/
9
5.
Off
GND
-S
6
8
5,6,7,8
15
+3.3V VCCPD
C8
C9
47μF
∼220μF
GND
Fig. 8 応用回路例 BSV-H & BSV
デバイス
EP2S15 EP2S30 EP2S60 EP2S90
EP2S130
Vin
+5V
2.9V
Vout1
+1.2V
キャパシタ
P-Good1
C3, C6, C9 のキャパシタについては §4-2
Vout3
を参照
+3.3V
P-Good3
出力電圧
BSV シリーズは出力電圧を可変可能です。
詳しくはデータシートをご確認下さい。
Vout2
+2.5V
Fig. 9 立ち上りシーケンス
26/28
Bellnix Power Management Reference Guide for Stratix II26/28
Device
Summary
本資料は Altera 社の Stratix II デバイスと Bellnix 社の DC-DC コンバータ
BSV-H シリーズを使用する際の参考資料です。設計の際は必ず各データシー
ト及びアプリケーションノート等を参照して下さい。
Stratix II デバイスのスペックについては現在のところ暫定的な情報になります。
Altera 社が提供する最新資料をご確認下さい。
Altera 社が提供する FPGA の消費電力の見積もりを実施する場合は、
PowerPlay Power Analyzer 及び Early Power Estimator ツールをご使用
下さい。これらのツールは、設計前及び設計中のデザインの消費電力を算出
するのに有効です。
ツールの入手方法及び詳細については下記の Altera ウェブサイトをご確認
下さい。
http://www.altera.com/support/devices/estimator/pow-powerplay.html
Reference
Altera Literature
AN 355: Stratix II Device System Power Considerations
AN 224: High-Speed Board Layout Guidelines
AN 315: Guidelines for Designing High-Speed FPGA PCBs
AN 75: High-Speed Board Designs
Stratix II Device Handbook (Complete Two-Volume Set)
Bellnix Literature
BSV-H Data Sheet http://www.bellnix.co.jp/pdf/BSV-H.pdf
最新オンボード電源活用法鈴木正太郎著 2003/3 CQ 出版
Notes:
Bellnix Power Management Reference Guide for Stratix II Device
27/28
株式会社ベルニクス
株式会社ＰＡＬＴＥＫ
〒336-0024
〒222-0033
埼玉県さいたま市南区根岸 5-7-8
横浜市港北区新横浜 2-3-12
TEL 048-864-7733
TEL 045-477-2000(代)
http://www.bellnix.co.jp/
http://www.paltek.co.jp/
この資料は Altera 社及び Bellnix 社が発行したデータシート､アプリケーションノート等を基に作
成した資料です。本資料に記載された内容は予告なく変更される場合があります。最新の情報
は各社ウェブサイトまたは担当営業、技術にご確認下さい。
28/28
Bellnix Power Management Reference Guide for Stratix II28/28
Device

Download Report