– Concep ption de machine es à états s finis de e Moore

TP n°2 – Concep
ption de machine
es à étatss finis dee Moore
2. Machine à états finis (FSM) pour la gestion d’un carrefour
Le diagramme d'état suivant concerne la gestion des feux d'un carrefour de deux voies à
sens unique, chacune étant munie d'un capteur de présence de voiture (voir TD).
1. Machine à éta
ats finis (FFSM) pourr le systèm
me de dossage
On se propose de traiter
t
l’exercice conceernant le do
osage de liqu
uide (exerciice 3) du TD
D.
Une posssibilité de graphe d’éttats de ce sséquenceur est donnée
e ci-dessouss. Cette solution ne
traite paas du signall STOP…
P1 P2
1 0
P1 P2
0 0
1 1
S0
vert1
rouge2
S7
S1
rouge1
orange2
vert1
rouge2
P1 P2
0 1
S6
S2
rouge1
vert2
vert1
rouge2
P1 P2
1 0
S5
S3
rouge1
vert2
P1 P2
0 0
1 1
orange1
rouge2
S4
rouge1
vert2
P1 P2
0 1
v
nomm
merez « fsm
m_dosage »,
» et l’archhitecture de
d cette
1. Ecrire l’enttité, que vous
machine d’éétats en utilisant 3 proocessus (Ne pas effectu
uer de synthhèse logique
e).
Créer un fiichier de simulation (lle testbencch) pour tesster toutess les possib
bilités de
2. C
ccette mach
hine à étatss finis. Cela consiste à valider less états posssibles définis par le
ggraphe d’éétats dessin
né ci-dessuus. Ainsi, il sera néce
essaire de valider d’aabord le
parcours su
uivant : etatt0 Î etatt1 Î etat2 Î etat3 Î etat4 Î etat6 Î etat7
e
Î
eetat0, puis etat0 Î etat1
e
Î etaat2 Î etat3
3 Î etat4 Î etat5 Î etat0
3. Réaliser une simulatio
on comporteementale (b
behavioral simulation)) pour valid
der votre
d
description. Commenter vos simuulations.
1.
2.
3.
4.
5.
IU
UT de Marseeille – Licennce Pro. Miccroélectronique et Miccrosystèmes (MeMs)
Page 1
Ecrire l’entité, que vous nommerez « fsm_carrefour », et l’architecture de cette
machine d’états en utilisant 3 processus (Ne pas effectuer de synthèse logique).
Créer un fichier de simulation (le testbench) pour tester toutes les possibilités de
cette machine à états finis.
Réaliser une simulation comportementale (behavioral simulation) pour valider votre
description. Commenter vos simulations.
Cette machine à états finis doit être intégrée dans le FPGA disponible sur la carte
d’expérimentation. Pour le tester, nous utiliserons 2 commutateurs (SW1 et SW0)
pour fixer les niveaux logiques des entrées (P1 et P2). Les commutateurs SW7 et SW6
seront utilisés pour respectivement le signal d’horloge et le signal de remise à zéro.
Par ailleurs, nous utiliserons les Leds disponibles sur la carte pour indiquer les
niveaux des signaux de commande (3 Leds les plus à gauche pour le feu 1 et les 3
Leds les plus à droite pour le feu 2).
Créer un fichier de contraintes pour positionner les entrées/sorties aux interfaces
cités en question 4. Réaliser la synthèse logique, le placement/routage et
programmer le FPGA pour valider la machine à états finis. Faîtes valider par
l’enseignant.
IUT de Marseille – Licence Pro. Microélectronique et Microsystèmes (MeMs)
Page 2

Download Report