手法:⑦電源構成の最適化、ツール:SI+PIシミュレーション ⑥何をやっても直らないジッタを改善したい お困り事:高速I/Fにおいて、ジッタが規格を満足しない。信号系のジッタ対策だけでは 解決できない 一般設計 ■ポイント ・Zo整合、抵抗等で 信号波形を調整する リーン設計 VDD Z(Ω) ■ポイント ・SI+PI解析で検証 ・動作周波数の電源Zo低減 パスコンと配線のインダクタンスにより インピーダンスの共振/反共振が発生し 信号波形のジッタに影響する。インピー ダンスのピークを抵抗により対策する ■ジッタを改善 5.3ns 1.1ns 動作周波数帯 に共振発生 対策前 f(Hz) 対策後 電源インピーダンス低減により、ジッタを5.3ns⇒1.1nsに改善 10
© Copyright 2024 ExpyDoc