中性子検出器読み出しシステムと SiTCP&ASIC 高エネルギー加速器研究機構 物質構造研究所－中性子科学研究施設 佐藤節夫 発表の内容 J-PARC/MLF中性子実験：パルス中性子 と、時間分析 NEUNET中性子計測システム（SiTCP） NEUNETとGATENETモジュール（SiTCP） 中性子用ASICアンプの開発 Gbit-SiTCPの導入 まとめ パルス中性子の飛行時間測定法 25Hz 時間を区切ってカウント 陽子ビーム 速い中性子 中速中性子 遅い中性子 L 試料 E=1/2*m(L/t)2 count 検出器 time (<40ms) パルス中性子の発生 時間分析器を開発すればよい！ 中性子実験で必要なデータ Q1 x/L= ４ｋΩ Q1/(Q1+Q2) L x ヒストグラム化して解析をする 位置情報 He3ガス一次元検出器 PSD(position sensitive detector) Q2 time 時間情報 中性子データ＝時間情報＋検出器番号＋Q1＋Q2 J-PARC/MLF実験施設の検出器 BL21 80cm-PSD 700本程度 1000本導入予定 BL20 60cm-PSD 800本程度 BL14 250本導入予定 3m-PSD 320本程度 J-PARC MLF BL01 2.5m-PSD 200本程度 BL08 60cm-PSD 500本程度 300本導入予定 BL12 60m-PSD 120本程度 2.8m-PSD 128本 中性子検出器＞＞He3ガス 半数以上の装置でHe3ガス検出器を使用。 He3ガスと中性子が反応すると陽子とトリト ンに分離し、765keVのエネルギーを発生 する。 周りの分子をイオン化する。１電子／34eV で約4fCの電荷を発生する。 電界を作っておき、約250倍にガス増幅す る。1pC程度の電荷に増える。 NEUNET中性子計測システム ネットワーク(SiTCP)を高速データバスとして使用 中性子をイベントとして、全て保存 絶対時刻で同期を取る 茨城県粉末装置（BL20）、NEUNETモジュール100台で800本のPSDを制御している。 NEUNET中性子計測システム 8PSD/NEUNET > 100MBASE(SiTCP) > 1GBASE > HD SiTCPで変わったこと control c omputer SCSI-VME m odul e PSD2K module Data Acqusition Sof t ware (Lab View) other computers SCSI Macintosh or windows95 f lat cables VME p ower rack Kicke r pul se hi gh vol tage ~ +2000 V 10cm 60cm PSD a mplifier unit データバスが細い 最大8MB/S ＞ハードで処理 自由度が小さい ＞＞小規模型 高速ネットワーク 最大100MB/S イベント方式で オフライン処理 絶対時刻で同期 ＞＞大規模型 NEUNET module FPGAs, memory, network chip, 4 ADC boards main FPGA 64Mbyte SiTCP FPGA For ADC ADC 4boads GATENET module FPGAs, memory, network chip main FPGA 64Mbyte SiTCP イベントデータの構成 PCがデータ要求 ＞＞NEUNETが返信 a length of data + array of events. Each size is 8 bytes. イベントの種類 1. 中性子（NEUNET） 2. パルスID（GATE） 3. 時刻（GATE） GATENETからの時刻信号 KP-ID:40bit Real-time:56bit 時刻をビット列で転送 NEUNETで時刻イベント作成 GATENET NEUNET1 時刻信号(25Hz at J-PARC) NEUNET2 NEUNET3 後で 同期が 取れる FIFO neutron neutron NEUNETで時刻イベント作成 GATENETからパルス中性子に同期した時 刻情報が25Hzごとに配信される。 接続している全てのNEUNETが読み込み、 時刻イベントとしてFIFOメモリに保存する。 DAQシステムが読み出し、NEUNETごとの ファイルを作り、そのままの保存する。 ヒストグラムはファイルを読み出して作る。 25Hzごとの時刻情報で制限をかけられる。 アンプ回路のASIC化 素核研の2009年度ASIC講習会に参加して、 中性子PSD用アンプを開発した。 大容量コンデンサーと高抵抗が難しく、時定数が少し短い。 アンプ回路のASIC化 30ch,31chに ASICアンプを 使用した アンプ回路のASIC化 大容量コンデンサーと高抵抗が難しい 時定数が短め＞＞高計数率であるが 波高分布が少し歪む 8ch / ICを設計中 アンプ回路のASIC化 素核研の2009年度ASIC講習会に参加して、中 性子PSD用アンプを開発した。 中性子を使用した測定で、現状アンプと同等に 使用できることを確認した。 今年度予算で8ch/chipとして、本格化導入の準 備している。 超小型、低消費電力＞＞真空中で使用できるこ とを期待している。 ASIC=120mW、増強用OPア ンプ150mW程度の予定。（現在3W程度） Gbit-SiTCPの導入 BBTで販売。 JTAGにより、プログラムが可能。組み込み基板で利用予定。 Gbit-SiTCPの導入 FPGAをプログラムし、 LabVIEWテストプログラムで 90%使用率＞＞ 90MB/S ! Gbit-SiTCPの導入 ライセンスつきで約15万円／基板が買え、 すぐに使用できた。 テストプログラムで、90Mバイト／秒以上の 転送速度が確認できている。 プログラム開発により、変換基板として使 用可能。＞＞プログラムの公開。 u-PICのデータ取り出し部分に応用予定。 まとめ SiTCPを中性子計測に取り入れ、中性子計測を オンライン・ヒストグラム型から、イベント保存型 に変更できた。 J-PARC/MLFのHe3検出器を使 用する全ての装置で採用。約600台製作された。 100台以上のNEUNETモジュールの時刻管理を GATENETモジュールで行う。 ASICアンプを開発中で、真空中での使用等に期 待される。 Gbit-SiTCPが使えるようになり、中性子検出器の 読み出し回路開発の自由度が非常に増す。
© Copyright 2024 ExpyDoc
