進捗報告 M1 岡本 昂樹 研究背景 ヘテロジニアスマルチコアとは？ ・１つのチップに異なる種類のコア ・要求にあわせコアを動作, 高性能・省電力の両立 不足! 最適! 最適! 過剰! アプリケーション ヘテロジニアスマルチコア ホモジニアスマルチコア 2 問題点 設計・検証の時間膨大 ホモジニアスマルチコア ヘテロジニアスマルチコア 3 FabHetero FabScalar Core1 Core0 Core2 本研究の提案部分 L1 L1 Inst Data Cache Cache FabCache L1-I L1-D L2 L1-I L1-D L2-I L2-D SnoopBus FabBus DataBus Shared Memory 4 FabCache core0 core1 アクセス L1-I L1-D L1-D レイテンシ増減 Cache cache cache L1-I Cache L1-I Cache Core3 Core2 L1-D cache 一貫性 L2 L3 cache(Shared Memory) L2-I Cache L2-D cache 5 FabCache Core FabCacheParam `define SIZE_ICACHE 1024 `define SIZE_DCACHE 1024 `define L2LATENCY 1 ・ ・ ・ L1-I Cache L1-D cache L2 Cache L3 cache(Shared Memory) 6 進捗 • ラインサイズの可変化 • L1キャッシュ・L2キャッシュ間のバス幅可変化 7 ラインサイズ可変化 `LINE_SIZE 2 1 (Word) タグ部 ライン データ部 0 ・ ・ ・ ・ N 8 バス幅可変化 `BUS_SIZE 2(Word) 1(Word) L1キャッシュ L2キャッシュ 9 今後の予定 • L1Icacheのセットアソシアティブ化 • L1Dcacheの実装 • L2cacheの実装 10
© Copyright 2024 ExpyDoc
