VTX進捗状況報告 杉本康博 1 研究目的 • ILCの測定器ではクォークのタイプを測定することが重要 • そのためには衝突点近傍に高分解能の飛跡検出器、すなわ ちバーテックス検出器を置く必要がある • 我々は高精細画素CCD(FPCCD)をセンサーとして用いた バーテックス検出器の開発を目指している • 本研究ではFPCCDの開発ならびにバーテックス検出器のプ ロトタイプの製作を行って、その性能を実証することを目指す 2 バーテックス検出器 • 構造：2つのオプション – 単層構造x5層 vs. ダブレット構造x3層（合計6層のセンサー） • センサー：４つのオプション – FPCCD / CMOS / DEPFET / 3D • 目標性能 – 3mm以下の分解能と1層あたり0.1%X0程度の物質量 – 最内径16mm – Impact parameter resolution: 5 10/pbsin3/2qmm/GeV (<< ct of c,t) Si pixel sensors ~50mm thick Carbon foam for low-mass support structure Ladder structure 3 技術的課題 • センサーの開発 – 衝突点で生成される低エネルギー電子・陽電子ペアからなるビームバックグラウンドのため、 １トレイン分のデータを蓄積すると25mm程度のピクセルサイズを持ったセンサーだと10%以 上のピクセルがヒットしてしまう 1/5 Hz = 200 ms 369 ns 969 ms 1 train = 2625 bunches – ヒットするピクセルの割合を１％以下にするため、 a. １トレイン中（１ｍｓ）に２０回以上読み出すか b. ピクセルの面積を1/20以下にするFPCCD • 低物質量化 – – • センサー/エレキの低消費電力化 – • • ウエファーの薄型化（～５０ミクロン） ラダー、サポート、クライオスタットの開発 a. の方式の場合、Power Cycling （ビームの無い約２００ｍｓの間は電源を切る）が提唱さ れているが、ローレンツ力による振動が問題となる可能性がある 冷却システム/温度コントロール アラインメント 4 これまでの研究成果 • FPCCDの開発 – FPCCDの課題 • • • • • • エピタキシャル層の全空乏化 小さなピクセルサイズ(~5mm) 読み出し速度>10MHz 読み出しノイズ<50 electrons 消費電力<10mW/ch 水平転送レジスタをイメージエリア内に他 のピクセルと同じサイズで埋め込む • ウェファーの厚さ~50mm • 多チャンネル読み出しのためのASIC – 今までの成果 • 全空乏化CCDの開発 • ピクセルサイズ12mmのFPCCDプロトタイ プの試作（２回） • 読み出しASICの試作 Back-illumination Back-illumination 全空乏化CCD Nondepleted Depleted Depleted Gate 5 これまでの研究成果 • FPCCDの開発（続き） FPCCD prototype • 読出しASICの開発 From CCD Charge-sharing ADC Voltage amplifier Low-pass filter LVDS driver Serial output Charge-sharing ADC Reset Gain control Band width control Track/Hold Clock Conversion 読出しASIC 6 今後の予定 • 学術創成の期間内に – FPCCDの開発続行 • ピクセルサイズ：１２ミクロン６ミクロン – 読出しASIC開発続行 • 高速化 • 高精度化 – FPCCDとASICを組み合わせたプロトタイプの総合性能評価 • 学術創成後 – FPCCDの開発続行 • ウェファーサイズ：6mm角10mmx65mm – 読出しエレキ開発 • Front-end ASIC • クロックドライバ • Data suppression回路 これらのR&Dは2012年頃までに 完了しなければならない – エンジニアリング • 低物質量のラダー、支持構造の開発 • 冷却システムの開発 7
© Copyright 2024 ExpyDoc
