タイミングコントロール（ハードウ エアベース） MT Oct.15.2005 考察範囲 • ハードウエア系のみ（ソフトウエアが関与するラ ン/スローコントロールは除く） •トリガーディシジョンロジック –ゲートジェネレータ、コインシデンスロジック、、、、 •タイミング分配システム –FANIN/FANOUT、レベルコンバータ •データ転送システムとのインターフェース –クロックジェネレータ、CAMACレジスタモジュール、 インタラプトモジュール 検出器及びフロントエンドエレクトロニクスから いままでのシステム例 NIMなどのロジック Discri によってイベントを選択 イベント選択用トリガー: Gate,Start.. Delay CAMAC,TKOなどの ADC,TDC データバッファ トリガーを解除 する（VETO解 除など） 不感時間測定 用 スケーラへ IO register Interrupt 検出器及びフロントエンドエレクトロニクスから 問題点とその解決（概要） NIMなどのロジック Discri によってイベントを選択 FPGA VME （ユーロラック） 複雑なロジックが作れない イベント選択用トリガー: Gate,Start.. トリガーを解除 多チャンネル化が困難 シリコンイーサ する（VETO解 サイズ、電力、制御 （内田Presen） 除など） CAMAC,TKOなどの NIM、CAMAC、TKOは特殊 ユーザーとの議論 Delay 不感時間測定 ADC,TDC データ転送、収集用モジュール により用 スケーラへ とのI/Fが標準化されていない 必要なモジュール （当然のことですが） をそろえる いままでのシステムとの互換性 IO register 新規モジュール （同じような機能があって） データバッファ Interrupt 新規Firmware 共存可能がいい！！ 現在提供できそうなもの • 汎用I/Oボード – – – – – – LVDS Input ECL Input NIM I/O 16ch selectable Optical I/F（製作中） Monitor用FADC12bit,65MHz（製作中） Monitor用DAC14bit,125MHz（製作中） • Gate generator 2ch • Clock generator 1ch 汎用IOボードとサブ基板 NIM FANIN／ FANOUT NIM レベルコンバータ NIM ORモジュール NIM コインシデンス CAMAC Output Register CAMAC Input Register CAMAC Interrupt Module などの代替として サブボード 外部信号 レベル変換 A→D VME親基板 データ 処理 VME I/F FPGA CPLD VME クロックジェネレータ 出力クロック信号 ＴＴＬ，ＮＩＭ, LVDS ： 0.１Ｈｚ～１００ＭＨｚ １ＭＨｚ以下は分周器出力 フロントパネルのBCDスイッチ から１ｋＨｚ分解能で周波数設 定 (１ＭＨｚ～ ) ＶＭＥバスとＵＳＢ（フロント）か らは１Ｈｚ分解能で周波数設定 可能 (１ＭＨｚ～ ) ゲートジェネレータ 外部信号を任意の遅延時間とパルス幅で出力 遅延時間 ： 100ｎｓ ～ 10ｓレンジ パルス幅 ： 100ｎｓ ～ 10ｓレンジ ＬＡＴＣＨモード ＳＴＡＲＴ信号（ＬＥＭＯ，ＳＷ）からＳＴＯＰ信号までのパルス幅で出力 フロント（ポテンショメータ）とＶＭＥバスの両方から遅延時間とパル ス幅を設定可能 トリガー用ロジックボード • 多チャンネル入出力 トリガーボード • チャンネル数 – ９６～２５６ｃｈ • ロジックレベル – ECL, LVDS 写真の例は ２５６ｃｈ 入出力selectable 提案 • 今までと同じ感覚でNIMモジュールとして •利点 –多チャンネル化、CPUコントロール –FPGAになれることができ従来のものからの脱却が図れる –長期的に見てコストが安くなる –機能はファームウエアにより変更可能 •例えば汎用I/O、トリガーボードを使用することでコインシデンス、マルチ プリシティーロジック,FAN IN/OUT, レベルコンバータなど • クレート単位/モジュール単位で信号の送受 •利点 –テストシステムと実際の実験が同じセットアップとなるため楽 –チャンネル数が増加してもシステム設計が容易である –従来のディレーを使用する方法も可能 –きちんと設計する方法も身につく つまり タイミング分配 トリガー及び その他 基準信号生成 VME CAMAC rack VME NIMrack bin 1st step 今まで 2nd step GateGen GateGen Discri Discri,etc FAN I/O 分配 タイミング信号 GPIO Conc ADC NIM/TTL タイミング 分配 ラック データ転送 システムとのI/F クレート毎 TDC ADC NIM/ECL モジュール毎 Delay NIM/LVDS IO reg GPIO scaler COPPER 開発予定 • デジタル系 – 多チャンネルディスクリ – LVDS互換（コモンモード電圧可変）出力ボード – 多チャンネルゲートジェネレータ？……… •アナログ系 –PMTアンプ –アナログFAN IN/OUT JPARCへ向けて必要なもののリストアップを 行うワーキンググループを立ち上げたら？ もっと広範囲に行う？ 要議論！！！！！ 最後に • 若いそこに座っているあなた！そうあなたです！ あなたたちが議論に積極的に参加し進めないとだ めです。 • 困るのはあなたたちです。 • あなたたちの先生はすでに老化が始まっていて 役に立ちません。役に立つことといえばお金を とってくることくらいです。頼りになりません。 • あなたたちこそが救世主なのです。 と思い込んでください。
© Copyright 2024 ExpyDoc
