NCP1602を使用して小型・高効率のPFCステージを設計するための5

AND9218/D
NCP1602をして・
のPFCステージを
するための5つのステップ
このでは、NCP1602でするモ
ード(DCM)PFCステージをく
するための5つ
のステップについてします。な
160 Wのユニバーサル・ラインアプリケーショ
ンをじて、このプロセスをします。
• ：160 W
• rmsライン!：86〜265 V
• "#$ ：400 V
• ラインが400 mAの%&は'フォール
ドバック
www.onsemi.jp
APPLICATION NOTE
•
はじめに
TSOP−6パッケージに,-されたNCP1602は、
!./でPFCステージの0を$するように
されています。な1に23できるように
4!"#を5$しており、コスト0%、8&9、
:さいスタンバイ'( 、)0が*な<で
あるシステムにです。
• バレーフォールドバック(VSFF)：
VCTRLピンのがプリセット・レベルをABっ
ている%&、このB+は,-モード(CrM)で
1します。VCTRLピンのがプリセット・レベ
ルCDになると、コントローラはモード
に./し、インダクタ01フェーズのHにデッドタ
イムを2Jするようになります。VCTRLピンの
がKDすると、2JされるデッドタイムのLが
きくなります。その3%、スイッチング'は4
33 kHzまで56に07します。
• スキップ・モード：スキップ・モードはオプション
です。NCP1602−[B**]およびNCP1602−[D**]バージョ
ンはスキップ・モード"#を89していますが､NCP
1602−[A**]およびNCP1602−[C**]バージョンではス
キップ・モード"#が;0になっています。K
<の 0を$するために、スキップ・
モードQきのコントローラ・バージョンがRされ
ています。VCTRLピンのが、スキップ・モード
のスレッショルドよりKくなった%&は、パワ
ーMOSFETのドライブが;0になります。その3
%、コントローラのはKDし、VCTRL
がA=して、>にスキップ・モードのスレッシ
ョルドをABります。?U、VCTRLピンのは、
スキップ・モードのスレッショルドをABって
いるので、パワーMOSFETのドライブは@0になり
ます。
• さい
といVCC：NCP1602−[**A]お
よび[**B]バージョンでは、A<の'( がBV
に:さいので、VCCコンデンサをWするために、
)いXYをZできます。NCP1602−[**C]および
© Semiconductor Components Industries, LLC, 2016
June, 2016 − Rev. 3
1
•
•
[**D]バージョンは、C[Dからが\Eされる
アプリケーションを]#しています。このF^のA
レベルは11.25 Vであり、ICは12 Vレール
から \Eを_けることができます。どちらのバ
ージョンも、`いVCC1!(9.5〜30 V)に23し
ています。
ライン/のにする(ダイナミック
エンハンサとソフトOVP)：aGbのPFCステー
ジではKHなループ3Iがcdで、またはにeJなfがKじた%&は、きなオーバシ
ュートまたはアンダシュートがLKしていました。
このMNのICは、LKするh#9がある、"#$ポ
イントからのこのようなj.をkにlOします。
%&：NCP1602の"#により、PFCステージは
BVにmPになります。そのnでも、ACライン
がBVにKい%&に1をoQさせるブラウンアウ
ト(BO)Rブロック1と、lOをqSにしてイン
ダクタのきさが150%をABるイベントがLK
したときにデューティTのKい1をrlする2レベ
ルセンスにUVすることができます。このWX
は、インダクタのYsやバイパス・ダイオードまた
は=ダイオードのZ[がcdでLKするh#9が
あります。
と%の '：PFCステージ5のt\
のuで、vLなZ[、w]^、F_またはx
りyいのz、な"`ストレスや{のトラブ
ルの3%として、a|がLKするh#9がありま
す。bに、c}ピン~がZ[したり、1dのピンが
}されたり}^をAこすことがあります。
くの%&、にこのようなe+やZ[のWXがLK
したとしても、Lf、Lg、きなhiをjQする
ことがkめられます。NCP1602にはこの<にxり
lむのにmつ"#が89されており、え
ば、(GNDをむ)nしくないピン}や、=ダイ
オードまたはバイパス・ダイオードのZ[がLKし
た%&でも23できます。アプリケーション・ノー
トAND9079JP/D(op)では、NCP1612がする
PFCステージが".9qrのWXですについ
てstにしています[1]。
1また、ブラウンアウトブロック
ピンの(CS/ZCD)
は、ラインのをする、およびラインが
いでループ・ゲインをさくする(2ステップのフィー
ドフォワード)でも !されます。
Publication Order Number:
AND9218JP/D
AND9218/D
Rfb2
RSENSE
DRV
4
5
3
2
CS/ZCD
CZ
EMI
Filter
AC Line
VIN
CIN
RZ
CP
RCS2
RCS1
RCS0
IL
GND
VCTRL
1
L1
6
FB
VCC
D1
Rfb1
CBULK
VBULK
Load
PFCステージの
Figure 1. Evaluation Board Schematic with Power and Control Circuitry
www.onsemi.jp
2
AND9218/D
ステップ1：なの
• fline ：ラインの'。50 Hz/60 Hzのアプリ
•
•
•
~は、CS/ZCDピンとKCSパラメータをじてR
されます。KCS = ((RCS1 + RCS2 ) / (KCS1 )) = 138
です。ブラウンアウトに{する5\の#qS
LはVboH = 819 mVとVboH = 737 mVであり、
ラインのブラウンアウト・スレッショルドの
xに、のようにZされています。
ケーションがターゲットです。uは、これらの
アプリケーションではほとんどの%&は47〜63 Hz
の!がv#されており、ホールドアップ<wな
どをxする%&は、v#:LをとしてZ
するがあります。
(Vline,rms )min ：ラインの:レベル。これは
PFCステージが1するがある:rms- です。このようなレベルはV、ySの
:Lを10〜12%DBるLであり、くのでは
100 Vになります。ここでは、(Vline,rms )min = 90 V
をZします。
(Vline,rms )max ：ラインのレベル。これは
rms- です。これはV、ySの
Lを10%ABるLです(くので240 V)。ここ
では、(Vline,rms )max = 264 Vをzします。
)いライン(Vline,rms )HL とKいライン
(Vline,rms )LL のスレッショルドは、5\のライン
・フィードフォワードに{するv#です。1ラ
インは、(Vline,rms )HL をABっている
か、(Vline,rms )LL をDBっていることがで
す｡これらのスレッショルドのLをf}すること
はできません。VHLおよびVLLという5\qS
は#であり、KCS = ((RCS1 + RCS2 ) / (KCS1 ))
というKCSのLをf}することによって、これら
のをf}することはできません。KCSLは、
OVP2レベルとラインのブラウンアウト・レ
ベルもlしているからです。
♦ ǒV line,rmsǓ
♦
ǒV line,rmsǓ
LL
HL
+
+
K CSV LL
Ǹ2
K CSV HL
Ǹ2
+
♦ ǒV line,rmsǓ
♦ ǒV line,rmsǓ
"：
boH
+
Ǹ2
+ 80 V
(eq. 3)
K CSV boL
(eq. 4)
+ 72 V
Ǹ2
ラインのブラウンアウト・スレッショルドをKCS
を !して'(することはできません。KCSは､OVP2
のスレッショルドと*+ライン・フィードフォワー
ド・スレッショルドも,-するからです。
boL
+
K CSV boH
• Vout,nom ：。これはPFC の"
•
•
•
138 @ 1.392
+ 135.9 V rms (eq. 1)
Ǹ2
•
138 @ 1.801
+
+ 175.8 V rms (eq. 2)
Ǹ2
• (Vline,rms )boH ：ブラウンアウトのラインAス
レッショルド(ブラウンアウト4!"#を89して
いるバージョンのコントローラをZしている%
&に。ブラウンアウト4!"#を89してい
ないバージョンのコントローラでは、CDのライ
ンはされない)。ICはラインのrms
が(Vline,rms )boH をABるまで1をjQします。
NCP1602には10%のヒステリシスがあります｡
したがって、bなアクションがLKしない%&
は、ブラウンアウトWXをRし､rmsライン
が(Vline,rms )boL CD、つまり((90%*Vline,rms )boH )CD
になると、1をoQします。ブラウンアウト
•
•
#$レベル(また、バルクとしても#)で
す。Vout,nom は、(√2 V (Vline,rms )HL ) = 373 VをABっ
ているがあります。ここでは、400 Vがター
ゲットLです(xのuは399 VをZします)。
(dVout )pk−pk )：ピークツーピークリップ
ル。このパラメータはくの%&、のT
でv#されています。V1<にダイナミッ
ク3Iエンハンサ(DRE)がトリガされないように
するために、8%のLをzするがありま
す。
Pout ：。これはPFCのによって'(さ
れるです。
Pout,max ：。これはレベ
ルであり､このアプリケーションでは160 Wです｡
(Pin,avg )max ：- 。これは、V1<
にラインから¢£できるです。この
レベルは、、Kいラインの%&に
¤されます。これらの<Dで95%の0を]#
して、のLをZします。
(Pin,avg )max = 160/95% ≈ 170 W
Iline,max : 、Kいラインの%&に¤
されるライン。
Vctrl,th,* ：CTRLピンのスレッショルドであ
り、このLをDBるとICは'(VSFF)をKDさ
せます。CTRLピンのVctrlがVctrl,th,*をDBっ
ている%&、PFCステージはにKい'
で1します。に、VctrlがVctrl,th,*をABってい
る%&は、PFCステージはCrMで1します('
フォールドバックなし)。
www.onsemi.jp
3
AND9218/D
ステップ2：の
*の<Dでは、NCP1602は,-モード
(Critical conduction Mode、CrM)で1します。した
がって、インダクタ、バルク・コンデンサ、シリコン・デバイスのパラメータzは、{のあら
ゆるCrM PFCの%&と~じでします。この
セクションでは、このプロセスに{するstは
しませんが、をいくつかの¥にべます。
のF^バージョンに{するものであり、ライン
がKい%&のTon,max は8.33 msにしくなります。
Ton,max が:さいこれらのバージョンをZする%&
は、インダクタのLはの<をたすがあり
ます。
インダクタの
また、©なマージンを4するVで、Eq. 9で
¨られた3%より«なくとも25%:さいインダクタ
Lをzすることを¬します。
200 mH/6 Apkのインダクタ(®F^：WÜRTH
ELEKTRONIKの750370081)をzします。このF^
には、ゼロRのVで10:1のC[°6が
されています。
CrM1<のスイッチング'がのようにイ
ンダクタLによってなることをできます。
Lv
ICのオンタイムは5\でlOされます。Lによっ
て、b#のオンタイムnのA=がまるので､
PFCステージが\Eできるはインダクタに3じ
てなります。より¦/には。の§によって
PFCステージの \E# がされます。
ǒPin,avgǓ
HL
+
V line,rms
2L
2
@ T on,max
(eq. 5)
インダクタが:さいほど、PFCステージの \
E# がきくなります。したがって、:Oのラ
インレベルでを\Eできるように、
Lを:さくするがあります。
Lv
ǒVline,rmsǓ
f SW +
2 @ ǒP in,avgǓ
@ T on,max
(eq. 6)
f SW +
max
aGbCrMアプリケーションと~に、§で{
の*なパラメータが¨られます。
• ピーク：
ǒIL,pkǓ
max
+ 2 @ Ǹ2 @
ǒPin,avgǓ
max
ǒV line,rmsǓ
max
+
ǒIL,pkǓ
max
(eq. 7)
(eq. 8)
TON,max,LL = 12.5 msは、EVBで !されるNCP1602−AEA
バージョン(201がE)に23します。
Lv
ǒIL,pkǓ
90 2
@ 12.5 m + 295 mH
2 @ 170
max
+ 2 @ Ǹ2 @
ǒIL,rmsǓ
max
+
170
^ 5.3 A
90
(eq. 11)
ǒǸ2 @ 90Ǔ
2
@ ǒ390 * Ǹ2 @ 90Ǔ
4 @ 170 @ 390 @ 200 @ 10 *6
^ 80 kHz
(eq. 12)
このはライン!が`いアプリケーション
であり、 46.4 W を ³ するがあります。
COLUMBIA−STAVERのKプロフィール・ヒートシ
ンク(®F^：TP207ST/120/12.5/NA/SP/03)をz
しましたが、このF^のXYを#したところ、
6°C/W´Hの!にありました。
このLにµ¶するa·Dとして、CDのものを
¸できます。
• ダイオード・ブリッジのa·は、§で¬#
できます。
このアプリケーションでは、にインダクタがC
Dの<をたすがあります。
"：
@ 8.5 m + 202 mH
tに、ダイオード・ブリッジとパワー
MOSFETに²のヒートシンクをxりQけます。
tなV"として、ヒートシンクはおよそCD
のLを³するがあると¬#できます。
• ライン!が`いアプリケーションでは
の4% (:0としてtに95%がVy)。
• ¥tラインアプリケーションではの
2%。
LL
Ǹ6
4 @ P in,avg @ V out @ L
シリコン・デバイス
• rms：
ǒIL,rmsǓ
V line(t) 2 @ ǒV out * V line(t)Ǔ
(eq. 10)
えば、ラインがKい%&の(n±
のA)<のスイッチング'はのとおりです。
2
LL
90 2
@ 8.5 m + 202 mH
2 @ 170
(eq. 9)
5.3
^ 2.2 A
Ǹ6
(Ton,max = 12.5 ms)はNCP1602−AEAバージョンに23
するLであり、Eq. 9でZされています。ただし、
Eq. 9でZされているTon,maxに{するワースト・ケ
ースは、NCP1602−*G*､NCP1602−*H*､NCP1602−*I*
P bridge + 2 @ V f @
Ǹ2 P out
2 p @ h
V line,rms
[
1.8 @ V f
V line,rms
P out
@ h
(eq. 13)
ここで、Vf は#におけるブリッジ・ダイオ
ードの¹です。
www.onsemi.jp
4
AND9218/D
• MOSFETのa·は､§によってされます。
(P on) max
4
+ @ R DS(on) @
3
@
•
•
ǒ
1*
ǒ
P out,max
h @ ǒV line,rmsǓ
8 Ǹ2 @ ǒV line,rmsǓ
3p @ V out,nom
LL
LL
Ǔ
ステムがトリガされないようにするために、この
リップルはの±4%(ピークツーピークで
8%)に¢¾するがあります。ライン
'の:L(47 Hz)を¿に-れると、§を
くことができます。
2
@
Ǔ
(eq. 14)
C bulk w
C bulk w
C bulk w
ǒI c,rmsǓ
^
2
V out,nom * V out,min
(eq. 17)
2
2 @ 160 @ 10 m
399 2 * 350 2
^ 87 mF
(eq. 18)
max
^
(eq. 19)
Ǹ
ǒP
ȡǸ32 Ǹ2
@
ȧ 9p ǸǒV
Ȣ
Ǔ
ȣ ǒP
ȧ* V
Ȥ
2
Ǔ
in,avg max
@ V out,nom
line,rms LL
out,max
Ǔ
2
out,nom
このアプリケーションでは、CDのLになりま
す。
バルク・コンデンサを# するときは、tに
の3つのな</l4があります。
• ピークツーピークのK'リップル：
C bulk @ w @ V out,nom
2 @ P out,max @ t HOLD*UP
rmsは、のb9によってなります。
XY9を#すると、のきさについて
のÁ§をくことができます2。
I c,rms ^
P out,max
(eq. 16)
• コンデンサのrms：
)バルク・コンデンサ
+
^ 42 mF
したがって、10 msのホールドアップ<wを#す
ると、の3%になります。
したがって、MOSFETとダイオード・ブリッジの
.a·はで45.1 Wにするh#9がありま
す。
スイッチングa·は¥にはxできません。
ここでは¬#を/いません。¼わりに、tなV
"としてa·バジェット、つまりこのa·のきさ
が、MOSFETのa·にしいと#します。
のrなqrでは、この#が:¬#では
ないことをできました。
= ダイオードは a ·(IOUT V Vf ) の L K D
です。ここでIOUT は、Vf はダイオードの
¹。は0.4 AQであり、ダイオ
ードのa·は0.4 W´Hの!です(Vf = 1 Vを
#)。PDIODE = 0.4 W
pk*pk
8% @ 2p @ 47 @ 399 2
• ホールドアップ<wのÀ：
このアプリケーションでは､CDのLになります。
PBRIDGE = 3.4 Wですが、Vf が1 Vと#しています。
(pon )max = 3.4 ⋅ RDS(on) ｡このアプリケーションで
は、ºなa·をけるために、RDS(on) の:
さいMOSFET (0.25 W@25°C)をzしています。
RDS(on) が)<に2»になると#すると、
a·ピークは41.7 Wです。
ǒdV outǓ
160
Ǹ
ǒǸ
Ǔ
32 Ǹ2
170
@
Ǹ90 @ 399
9p
2
*
ǒ160
Ǔ
399
2
^
(eq. 20)
^ 1.06 A
2ベンチのテストでバルク・コンデンサの78を9:すること
も;<です。
(eq. 15)
ここで、(w = 2p V fline)はラインの¡'です。
#VW½でダイナミック3Iエンハンサ(DRE)シ
ステップ3：バルク,のと./ループ
• スイッチング・ノイズがcdでフィードバック8
Figure 1にすように、フィードバックB+はCD
のでÂ¤されています。
• FBピンにフィードバック8Ãを\Eするためにバ
ルクをÄするXYÄÅ。ÄÅのAX
Yはtに、".9を¿して3Æか4ÆのXY
ÅでÂ¤されます(Figure 7のR8､R9､R10を®£)。
このような¤¤にしないと、このuのvLな
Z[がLKした%&、コントローラのKピン
に)いがÇJされ、コントローラが¥È
されるおそれがあります。
Ãが¦まないよう、XはFBピンとグランドのw
にフィルタ・コンデンサを§¨します。Vは
1 nFのコンデンサを1Æします。tに、
フィードバックXYとのlみ&わせでÂ¤される
©は、ライン'にTべてBVに)い'で
も~じLにとどまるがあります。uに、
C fb v
1
150 @ ǒR fb1 Ŧ R fb2Ǔ @ f line
をZすると､tに^Éな3%が¨られます｡
www.onsemi.jp
5
AND9218/D
• タイプ−2CÊB+：2Æのコンデンサと1ÆのXY
R fb1 + R fb2 @
でÂ¤されるこのB+は、クロスオーバ'と
ループb9を#します。
V REF
R fb2
+
2.5
R fb2
V out,nom
V REF
Ǔ
*1
(eq. 22)
このアプリケーションでは、Rfb2 (IFB ≈ 92 mA)とし
27 kWのXYを1Æzします。Rfb 1 として、2Æの
1,800 kWXYをzし、680 kWのXYに5¸に§¨
します。これらのySなXYLをZすると、
nには(Rfb1 = 4.28 MW)というLになり、かれる
"#$レベルは399 Vで、_け-れh#なLで
す。
#VW½では、フィードバックは2.5 Vの"#$q
Sの!にあり、フィードバックのDXY
(Figure 1のRfb2またはFigure 8のR11)をZして、CD
のようにフィードバックXYのバイアスを
#
します。
I FB +
ǒ
(eq. 21)
ループの0
フィードフォワードをしていない%&は､PFC
=コンバータのループ・ゲインはラインÐk
の2ÑにTします。したがって、ユニバーサル・
ラインの<°で、このゲインはきくf
します。ラインLをÒ±する5\をx¨す
るVで､CS/ZCDピンのはNCP1602によってÓ
²されます。NCP1602はこのÔÕをZして2レベル
のフィードフォワード"#を/します。つまり､
Vline,rms が(Vin,rms )HL をABり、ラインが)いこ
とがRされた%&は、ラインがKい(Vline,rms
が25 msにわたって(Vin,rms )HL である%&に
#
される − Figure 2とFigure 4を®£)%&にTべて、
PWMゲインが3で³xされます(uはtON,max Lを3
で³x)。PWMゲインがf}されるだけではありま
せん。
a·とªiË«ÌでトレードオフをÍって、この
XYをzします。56 kW (IFB ≈ 50 mA)までの
!のXYで、tに^Éな3%が¨られます。
ボードのPCBレイアウトA、h#な%&は、
よりきいLをR¬できます。フィードバック・ピ
ンをグランドに}するため、およびこのピンがv
LにeB+になった%&はドライバを;0にする
ため、250 nAのシンク(−40〜125°CのÌ!で
500 nA)をすB+がされていることにUR
してください。IFB を50 mACDに
#する%&は、
"#$レベルが250 nAのシンクによってきな
Ïを_けるh#9があります。
DXYをzした®¯で、AXYをのよう
にzします。
Loop
Gain
(−)
Vline,rms (V)
(Vin,rms)BOH
e.g.: 80 V
(Vin,rms)LL
e.g.: 136 V
(Vin,rms)HL
e.g.: 176 V
Figure 2. 2-Step Feed-Forward Limits the Loop Gain Variation with Respect to Line
[1]と[2]でされる:8Ãに{するをZし
て、PFCステージで2つの:8ÃÖ{(1つは)ラ
イン、もう1つはKラインに23)をくこ
とができます。
• ラインがKい%&のÖ{：
V out(s)
V control(s)
V in,rms @ R load
640000 @ L @ V out,nom
V control(s)
@
1)s@
(eq. 24)
2
+
V in,rms @ R load
1920000 @ L @ V out,nom
@
1)s@
ここで、
Cbulk はバルク・コンデンサ
(eq. 23)
2
+
V out(s)
1
R load@C bulk
Rload は×XY
L はPFCコイル・インダクタンス
2
• ラインが)い%&のÖ{：
www.onsemi.jp
6
1
R load@C bulk
2
AND9218/D
Vo u t ,n o m はP FC の " # $ レベル 640,000はtON,max = 12.5 msに23し、1,920,000
はtON,max = 12.5 ms/3 ([*D*]、[*E*]、[*F*]のF
^バージョンが´Ø)に23します(EVBには、デ
フォルトのバージョン[*F*]がµみ)。tON,max ,
がなる{のF^バージョンでは、8 V/tON,max 、
えば640,000 = 8 V/12.5 msという§をZして、
¶しいをxしてください。
を:さくし、20 HzCDの!にするがありま
す。したがって、fがÛ·な%&は、ºな
オーバシュートおよびアンダシュートがKじます。
これらの¸¹に2する2ºは、)»Ìの4!
"#とともに、NCP1602のダイナミックエンハ
ンサに0%にlみ¼まれています。
それでもなお、Figure 3にすようにタイプ−2CÊ
B+(R1、C1、C2)をZすることを¬します。
PFCステージはKHにするがあります。より
uには､PF ( )Tが)い%&は"#$ÙÚk
VCONTROL
VOUT
ICONTROL
R1
C2
C1
Rfb1
OTA
FB
To PWM
Comparator
−
+
Rfb2
+
VREF
Figure 3. Regulation Trans-Conductance Error Amplifier, Feed-Back and Compensation Network
タイプ−2CÊB+で?されるÖ"#をlす
るためのは、のとおりです。
V control(s)
V out(s)
+
R1 C1
R 0 ǒC 1 ) C 2 Ǔ
1)
@
ǒ
1
sR 1C 1
1 ) sR 1 @
C 1C 2
C 1)C 2
Ǔ
ここで、
(Vline,rms )LL は、ラインが:レベル(ÝBのケー
スでは90 V)のときのラインのrms
G0 は、ラインが:レベル((Vline,rms )LL )のとき
のスタティック・ゲイン
(eq. 25)
Fm はÞ¾マージン(ラジアン¥Þ)
ここで、(R0 = Vout,nom / (Vref V GEA ))、GEA は200 mSと
いう½Üアンプのトランスコンダクタンス・ゲイ
ン、Vout,nom はバルク、VREF はOTAの2.5 V
qSです。
fcはターゲットのクロスオーバ'
[2]と[3]でしたCÊをすると、パラメ
ータ
#に{するCDの§が¨られます。
クロスオーバ'はできるだけKいLをzし
ますが、<のPFC=ステージの©CAの
Lにするがあります。
G0 +
C2 +
C1 +
R1 +
ǒV line,rmsǓ
2
LL
Rload,min は<のにしいXY
R load,min +
@ R load,min
(eq. 26)
640000 @ L @ V out,nom
ǒ
fp +
Ǔ
G 0 @ tan p * f m
2
2 @ p @ fc @ R0
2
P out,max
+
399 2
^ 995
160
1
^ 2.4 Hz
p @ R load,min @ C bulk
tにÞ¾マージンは45Ì〜70Ìのwに
#しま
す。
2
2 @ p 2 @ f c @ R load,min @ C bulk @ R 0
G0
V out,nom
このアプリケーションで、15 Hzのクロスオーバ'
と60Ì(p/3ラジアン)のÞ¾マージンをターゲッ
トにする%&は、のようになります。
* C2
R load,min @ C bulk
2 @ C1
www.onsemi.jp
7
AND9218/D
G0 +
C2 +
90 2 @ 950
640000 @ 200 @ 10 *6 @ 390
ǒ
^ 154
Ǔ
154 @ tan p * p
2 3
2@
p2
@
14 2
@ 950 @ 136 @
10 *6
@ 780 @
ICによるCS/ZCDのÓ²がnVに"#するよ
う､パラメータKCS のLが138になることを¬しま
す｡
(eq. 27)
10 3
K CS +
^
^ 200 nF å Let’s Choose 220 nF.
C1 +
154
2 @ p @ 15 @ 780 @ 10 3
950 @ 136 @ 10 *6
2 @ 2.2 @ 10 *6
R CS2
(eq. 28)
KCS = 138をターゲットにすると、CDのLがmさ
れます。
RCS1 = 5.1 MW + 240 kW + 240 kW
* C2 ^
RCS2 = 39 kW
>に、のLが¨られます。
KCS = 143.1
^ 1.9 mF å Let’s Choose 2.2 mF.
R1 +
R CS1 ) R CS2
^ 29 kW å Let’s Choose 22 kW.
[(RCS2 ⎪⎪ RCS1 ) + RCS0 ]、という§についてÇäする
があります。CCS は500 nsの<#にいLにす
るがあります。
CCS はCS/ZCDピンとGNDピンwの&ÈåÉで
す。æ\コンデンサを2Jしない%&、このピンの
¬#µKåÉは10 pFです。
ソフト!&と!&(SOVPとFOVP)：
これらの"#は、FBピンのを¿Àすることに
よってが©な!5にあることをRし
ます。
• バルクがVに)いレベル
(Vout,fovp = 107% ⋅ Vout,nom )にすると、)H
4!"#(FOVP)がトリップし、DRVピン(tON = 0)
が;0になることから、)Hというß´がQいて
います。
ƪǒRCS2 ø RCS1Ǔ ) RCS0ƫ @ CCS + 487 ns
(eq. 29)
CS/ZCDピンとGNDピンのwにセラミック・コン
デンサを2Jする%&は、AÊの§で10 pFのµK
åÉにコンデンサのÈåÉLをJえるがあり
ます。
この<#Lをたす²Ãは、CS/ZCDピンに}
されている5\B+が、RCS2 + RCS0 とCS/ZCDから
GNDへの&ÈåÉ(CCS)によってÂ¤される©
をçち'すためです。
KCS = 143.1、またOVP2の5\スレッショルド・レ
ベルVOVP2H = 3.175 V、VOVP2L = 3.093 Vと#する
と、Vout (Vbulk ともèぶ)に23するOVP2の2つのスレ
ッショルドをxできます。
フィードバックB+が©に
され、nしく}
されている%&は、バルクがソフトOVP"#
で
#されたレベル(Vout,sovp = 105% ⋅ Vout,nom )をAB
ることはありません。ソフトOVPのスレッショルド
にした%&、えば;でのA<は、ドライ
ブ・ピンを;0にする(tON = 0)¼わりに、オンタイ
ムがá々にK0されることから、ソフトというß´
がQいています。FOVPのスレッショルドは、ソフ
トOVPコンパレータより2%)く
#されています。
V out,OVP2H + K CS @ V OVP2H + 143.1 @ 3.175 + 454.3 V (eq. 30)
*!&(UVP)：
A<に、VFB がVUVPH (VUVPH = 625 mV)という
ß´の5\スレッショルドより)くなると、
DRVピンは@0になります。
AH、VFB がVUVPL (VUVPL = 300 mV)というß´
の5\スレッショルドよりKDすると、DRVピ
ンは;0になります。
V out,OVP2L + K CS @ V OVP2L + 143.1 @ 3.093 + 442.6 V
(eq. 31)
½ったLのFBXYを}したりFBXYËéがLK
した%&など、OVPËéがLKした%&でも1す
るように、これらのスレッショルドは)HOVPのス
レッショルドよりきいLに
#しなければな
りません。きい ) HOVP スレッショルドは、
Vout,nom の108%およびVout,nom = 400 Vに23してお
り、これらをxすると1.08 × 400 = 432 Vとなり、
OVP2のDスレッショルド442.6 Vより:さいLに
なります。
RCS1 とRCS2 のLは、ê"<にÌのを'(し
ないように、きいLをzするがあります。
ê"<にはスイッチングがLKせず、RCS2 に5¸
}したRCS1 ãでÌされるは、のLに
しくなります。
2"#の!&(OVP2)：
2ÁVの4!(OVP2)はâÂ9および".9
の²Ãで2Jされています。OVP2はCS/ZCDピンの
をZします。=ダイオードのãのwでの
ÄDを;Àすると、01<wのうちにCS/ZCD
はKCS Vout にほぼしくなります。CS/ZCD
が、VOVP2Hというß´の5\OVP2スレッショルド
をABると、パワーMOSFETドライブは800 msにわ
たって;0になります。01<wのうちに、Rさ
れたCS/ZCDが、OVP2の4!をVとする5\
のDqSであるVOVP2HをDBると、800 msの
ÅwがÆしたHにドライブは@0になります。
V mains,rms @ Ǹ2
www.onsemi.jp
8
AND9218/D
ê"<に'(される
られます。
P CS,STBY +
RCS1 + RCS2 のLが1 MWをDBっている%&
は、3Æの200 V SMD1206XYを5¸に§¨できます
が、RCS1 + RCS2 が1 MWをABっている%&は、
3ÆのSMD 200 VXYを5¸に}すると、Ëéトリ
ップの½LK(えば、OVP2の½トリガ)をïきAこ
すことがわかっています。このケースでは、XYL
がきい(：EVBの%&は5.1 MW)1Æの500 V SMD
XYをドレインに、XYLが:さい(：240 kW)
2Æの200 V SMDXYを5¸に}して、AÊのx
§でZしたLにい&¤Lを?します。これは
tON サイクルÆ´のがðÏ となる、XYと
GNDwのÈåÉをBするためです。ÆrA、
ドレイン電を均衡させるために、3の等の
抵抗を用するという常識的な手法に従うことは¬
されない、という3Ðが¨られます。
ベンチ実験では、寄生容量の観点から、RCS1 、
RCS2 、RCS0 抵抗に対するスルーホール抵抗に関し
て、SMD1206および0805が)れていることが実証さ
れました。
RCS0 はCS/ZCDピンのできるだけ近くに、また
RCS1 とRCS2 はRCS0 のできるだけ近くに配置しなけれ
ばなりません。
RCSi 抵抗を接続するPCBトレースはできるだけ短
く、トレース幅もできるだけ狭くする(寄生容量を最
小にする)必要があります。
CSZCDブリッジを形成する大きなの抵抗と、
DRV、Vin 、Vdrain の銅トレース間に1 cmの安=距離
を確>し、結?を防止することが賢明です。
RCS1 とRCS2 の0をさくしながら、RCS XYとCCS
&ÈåÉでÂ¤される500 nsの<#に&さ
せるために、RCS0 をきくするがあることにU
Rしてください。
PCS,STB Yは、§で¶え
ǒVmains,rms @ Ǹ2Ǔ
R CS1 ) R CS2
2
(eq. 32)
ここで、
RCS1 = 5.1 MW + 240 kW + 240 kW
RCS2 = 39 kW
CDのLが¨られます。
For Vmains,rms = 86 V this will give PCS,STDBY = 2.6 mW
For Vmains,rms = 110 V this will give PCS,STDBY = 4.3 mW
For Vmains,rms = 230 V this will give
PCS,STDBY = 18.8 mW
For Vmains,rms = 265 V this will give
PCS,STDBY = 25.0 mW
CSZCD$%ブリッジ-$%0の&'(とPCBレイア
ウトのガイドライン：
RCSXYブリッジの&XYがMW!にする%
&は、µKåÉがÍmFという:さいLでも、µK
åÉに2してBVにÎëにÒ3します。µKåÉ
は、RCSXYノードと(GNDまたはパワーMOSFETド
レイン)のwにìUするh#9があります。これらの
µKåÉによるÏで、なËé½R~に
つながるおそれがあります。OCP、OVS、または
OVP2がトリガされ、コントローラが1できず、
Vout をnしく"#$できなくなります。
µKåÉによるÏをBする¥なは、
ÄTKCSを4138にíえながらXYLを:さくする
ことです。CS/ZCDブリッジXYLを:さくする
(RCS1 + RCS2 を:さくする)と、ê"<'( がî
Jすることになります。
ステップ4：1,の − ブラウンアウト
DRVスイッチのおかげで、Rsns /Csns ローパス
・フィルタの- はvdrain (t)/KCS の0%をもたらし、
~ じフィルタv(t) のは vi n ( t ) / KC S または
abs(vline (t)/KCS )の;)をもたらします。
=コンバータでは、#VW½でインダクタのñ
òがゼロであること、およびñòドレイン
がVin (ÑされたVline )にしいことを¿
します。
Figure 4 のVCSint は､｡オンタイム Å w n は
Rsense V Iind に、オフタイムÅwnはVdrain /KCS にし
くなります。
V SNS(t) + Abs
www.onsemi.jp
9
ǒ
V line(t)
K CS
Ǔ
(eq. 33)
AND9218/D
DRAIN
RSNS
RSNS
VSNS
RCS1
DRVBAR
CS/ZCD Pin
RCS0
Re-Shaping
Filter
CSNS
CSNS
VCSint
CCS
DRV
ZCD
RF
RCS2
CF
SOURCE
Figure 4. Brown-Out and Line Range Detection Block
ここで、
VBOH は819 mVのブラウンアウトA5\スレッシ
ョルドです。
[C**]および[D**]というF^コードではブラウン
アウト"#をZできます。AおよびDの2つ
のブラウンアウト・レベルがあります。
デフォルトおよびA´はブラウンアウトが@0
になっています。CS/ZCDピンをóしてRされた
VSNS (VSNS はローパス・フィルタされスケール・ダ
ウンされたVline )が、5\qSVBOH = 819 mVを
ABると、ブラウンアウトがリセットされ､コント
ローラがスイッチングをeôできるようになりま
す。ブラウンアウトがリセットされたH、スイッチ
ング1がeôされ、Vline はïききCS/ZCDピンを
óしてRされます。VSNS が50 msにわたってブラウ
ンアウトの5\qSVBOL = 737 mVCDになる
と、ブラウンアウトが@0になります。ブラウンア
ウトがされたH、ドライブ・パルスは5ちに;
0になるわけではなく、30 mAのDがVCTRL
ピンにÇJされ、Vctrl はá々にKDします。その3
%、ICがパルス1をoQするのは、ÈOVP"#
がアクティブになった(つまり、Vctrl がスキップR
スレッショルドにした)ときのみです。この<で
ICはパルス1をoQします。この§により、
トリップ½LKのリスクがlOされます。CDの§
は、ブラウンアウトの5\qSを、ラインの
rmsスレッショルドにfõするをしてい
ます。
ǒV line,rmsǓ
ǒV line,rmsǓ
BOH
BOL
+
+
K CS @ V BOH
Ǹ2
K CS @ V BOL
Ǹ2
+
+
143.1 @ 0.819
+ 83 V
Ǹ2
143.1 @ 0.734
+ 74 V
Ǹ2
VBOL は734 mVのブラウンアウトD5\スレッショ
ルドです。
いライン,と8いライン,の)
LLINEという5\デジタル・フラグをZして、
ラインがKい(LLINE = 1)か)いか(LLINE = 0)を
Rします。2レベルのライン・フィードフォワー
ドをÒし、:8Ãのオープンループ・カットオフ
'のÓをK0するために、このフラグをZ
してオンタイムをf}します。)いラインから
Kいライン、またはそのにÔ.するときは、
VCTRLでもeJなf$がKじます。ブラウンアウト
RB+と~、5\VSNSは)いラインW½と
KいラインW½のwでヒステリシスを# する
2つのレベルとTÕされます。VSNS がVHL = 1.801 Vを
ABると、コントローラは)いラインW½に.
/し、VSNS がVLL = 1.392 VCDになると、Kいライ
ンW½にトグルされます。)いラインから
Kいライン、またはそのにÔ.するスレッシ
ョルドを、ラインrmsで?するは、CD
の§で¶えられます。
Kいラインから)いラインにÔ.する%
&のスレッショルド：
(eq. 34)
ǒV line,rmsǓ
(eq. 35)
www.onsemi.jp
10
HL
+
K CS @ V HL
Ǹ2
+
143.1 @ 1.801
+ 182 V
Ǹ2
(eq. 36)
AND9218/D
)いラインからKいラインにÔ.する%
&のスレッショルド：
ǒV line,rmsǓ
LL
+
K CS @ V LL
Ǹ2
+
143.1 @ 1.392
+ 141 V
Ǹ2
これらのXYのLをzするがあります。t
に、(RX1 + RX2 = 2RX )の5¸&¤Lを、X2のEMIコン
デンサとlみ&わせたときの<#が3sになる
ように(Vは、vは1sの<#をÖす)、これら
のXYのLをzするがあります。こので
は、2Æの1 MWXY(RX1 = RX2 = RX = 1 MW)を
し、zしたX2コンデンサとのlみ&わせで1.8 sの
<#をき､©なマージンを4してい
ます｡
(eq. 37)
X2コンデンサの*：
RX1 とRX2 は､".9を¿して
されています｡
tに、(RX1 + RX2 = 2RX )の5¸&¤Lを、X2のEMI
コンデンサとlみ&わせたときの<#が3sに
なるように(Vは、vは1 sの<#をÖす)、
ステップ5：センス:
センスB+は、センスXYRsense でÂ¤さ
れています。
¨ることです。Vdrain およびVin はコントローラ
のæ\にìUしており、Figure 5のB+Íではこれら
のを5\にxり¼みますが、KCS でÙ:されて
います。
=> Rsenseの
このB+は、センスXYãのが0.5 Vを
×える%&はWXをRします。したがっ
て、のようになります。
0.5
R sense +
ǒIL,pkǓ
K CS +
max
ǒV line,rmsǓ
LL
4 Ǹ2 @ ǒP in,avgǓ
(eq. 39)
max
このなケースでは、のようになります。
R sense +
90
4 Ǹ2 @ 170
^ 0.094 W
(eq. 40)
V CSint(t) +
あるØÌのマージンを4するために、80 mWの
XYをzします。
Rsense のa·は、MOSFETのa·をkめる§を
Zし、Rsense をRDS(on) に¨きõえてxできます。
ǒPRcsǓ
max
+
@
4
@ R sense @
3
ǒ
1*
ǒ
ǒPin,avgǓ
max
ǒV line,rmsǓ
8 Ǹ2 @ ǒV line,rmsǓ
3p @ V out,nom
LL
LL
Ǔ
Ǔ
R CS2
(eq. 42)
=コンバータでは、=インダクタのtのピ
ンでÌされるñòドレインは、=インダク
タのもうtのピンでÌされるVin にしくな
ります。これはインダクタの5¸XYを;Àする
と、インダクタãでのñòÄDが0 Vであるた
めです。
Ù:されたドレインは、RCS1 、RCS2 ブリッ
ジ、およびøÑÂフィルタによってコントローラ5
\にxり¼まれ、5\ノードVCSint はのように
なります。
(eq. 38)
この§をEq. 8とlみ&わせると、のようになり
ます。
R sense +
R CS1 ) R CS2
1
@ V drain(t)
K CS
(eq. 43)
ローパス・フィルタのおかげで、ZCDコンパレー
タの2- は、Vin (t)とVdrain (t)をTÕする1にÁて
います。
V *(t) +
2
1
@ V in(t)
K CS
@
(eq. 44)
1
@ V drain(t)
V )(t) +
K CS
(eq. 41)
Vin (t)とVdrain (t)をTÕして¨られるZCDデジタル8
Ãは、パワーMOSFETのターンオンの~ÅにZで
きます。パワーMOSFETのターンオン~はZCD8
ÃのmちDがりエッジに~Åします。
K CS Lについて¿するがあるùtのÚ
は、ZCDコンパレータがnしく1するよう、138
にできるだけいLにすることです。
したがって、AÊの80 mWのセンスXYは、
.、KいラインのWXで4278 mWを'(し
ます。
=> ゼロ:
Figure 5にZCDB+をします。qdなえ
は、Vin と÷ÜするVdrain からZCDのÔÕを
www.onsemi.jp
11
AND9218/D
Vdrain
5.1 MW/
500 V
RCS1a
240 kW
RCS1b
240 kW
RCS1c
ZCD
RCS0
DRV
CS/ZCD
Re-Shaping
Filter
10 kW
39 kW
CSint
Low Pass
Filter
CCS
RCS2
DRV
Vsource
80 mW
Rsense
Figure 5. NCP1602 Zero Crossing Detection with Typical Component Values
NCP1602はCS/ZCDピンにリーディング・エッジ・
ブランキングをÛ&しており、そのためフィルタ・
コンデンサがになります。CS/ZCD8Ãが¦ん
でZCDが½ってRされたりRされないことにな
るため、CS/ZCDB+5に{のいかなるコンデンサ
もÜåされません。オシロスコープ・プローブで
CS/ZCD8ÃをするときはURがです。
オシロスコープ・プローブによりtに、パッケ
ージのµKåÉCCS とú¸にV10 pFのÈåÉが
2Jされるためです。この2JÈåÉのために、
CS/ZCD 8Ãが¦んでZCD R9#がKDします
(01R"#を·い、200 msのウォッチドッグ・タ
イマをeôし、バレー・ターンオン"#も·うおそ
れがある)。
K CS +
N prim
N aux
@
R CS1 ) R CS2
R CS2
(eq. 45)
KCS = 138をVにターゲットLにするがあります｡
この¶しいKCS に{する§により、1/10のRCS1 Lを
Zできます。その3%、ÝBのEVBでZするト
ランスにはNprim /Naux = 10という°6Tをûしてい
ます。このアプローチにより、よりKいをZ
し、またよりKいRCS1 Lをûすると、µKåÉに
2するëÌがKDします。
このB+をZするüは、ê"<にが'(
されないことです(スイッチング1がLKしないの
で、Vaux もKじない)。
ブラウンアウト"#をアクティブにしたF^バー
ジョンは、このB+では1しないため、このVaux
B+では、[C**]や[D**]のF^バージョンをZし
てはならないことも、UVすべきです。
C[Vaux の¼わりにパワーMOSFETのドレイ
ンをZすると、.においてすでにした
のとまったく~に1します。KCS の§はわずか
になります。
CSZCD:での>,Vauxの
Figure 6にしたB+ÍをZして、CS/ZCDピン
のをK¤するがあります。
C[°6コンデンサCaux 、XYRaux 、および
ダイオードDaux1 のおかげで、Daux1 ダイオードのカ
ソードで、パワーMOSFETのドレインに、トラ
ンスのC[(Naux )とt(Nprim )の°6TをÑxした
LにしいをK¤h#です。すでにしたパ
ラメータKCSは､ÝÌはのように# されます。
www.onsemi.jp
12
AND9218/D
Naux / Nprim = 0.1
Caux
Vdrain
Raux
Vaux
100 W
47 nF
Daux1
1N4148
300 kW
RCS1
ZCD
RCS0
DRV
CS/ZCD
Re-Shaping
Filter
27 kW
22 kW
RCS2
Line Voltage
Extraction
for ZCD
CCS
Vsource
80 mW
Rsense
Figure 6. CS/ZCD Circuitry using Auxilliary Winding Voltage with Typical Components Values
レイアウトと+,A-.に/する01B2
NCP1602はノイズにbにÎëというわけではあり
ません。ただし、D
に{するtなレイア
ウトvýがされます。そのnでもCDのにU
Rしてください。
• パワー・トレインのループÝÚは:Oにíえる
があります。
• Dグランドでスター¤_をûすると、þ
6Æ+が4されます。
• ICの8Ãグランドにはスター¤_がしています。
• ICの8ÃグランドとDグランドは、¥t8ÃÆ
+で}するがあり、ループはÜåされませ
ん。
• h#な%&、このÆ+はセンスXY(Rsense )の
グランドuにBVにい%所で、ICの8Ãグ
•
•
•
ランドからDグランドに}するようにしてく
ださい。
ICのVCC ピンとGNDピンのwに、:の}Âで
100 nFまたは220 nFのコンデンサを1Æ§¨する
があります。
RCSx XYは、CS/ZCDピンのできるだけくに§¨
するがあります。また、GNDまたは{の8Ã
とのåÉ3&をBするがあります。
FBピンにフィルタリング・コンデンサを}し、
LKするh#9がある'Þノイズからこのピンを
4!することが¬されます。ただし、FBピンで
Rされるが¦まないように、コンデンサを
:åÉにするがあります。stについては、
23するセクションを®£してください。
www.onsemi.jp
13
AND9218/D
なの
Table 1. DESIGN STEPS TABLE
Step
Step 1:
Key
Specifications
Components
Formula
Comments
• fline : Line frequency. It is often specified in a range of 47−63 Hz for 50 Hz/60 Hz applications.
• (Vline,rms )LL : Lowest Level of the line voltage, e.g., 90 V.
• (Vline,rms )HL : Highest Level for the line voltage (e.g., 264 V in many countries).
• (Vline,rms )BOH : Brown-Output Line Upper Threshold. The circuit prevents operation until the line rms voltage exceeds
this level.
• Vout,nom : Nominal Output Voltage.
• (dVout )pk-pk : Peak-to-Peak output voltage low-frequency ripple.
• tHOLD-UP : Hold-up Time that is the amount of time the output will remain valid during line drop-out.
• Vout,min : Minimum output voltage allowing for operation of the downstream converter.
• Pout,max : Maximum output power consumed by the PFC load, that is, 160 W in our application.
• (Pin,avg )max : Maximum power absorbed from the mains in normal operation. Generally obtained at full load, low line,
it depends on the efficiency that, as a rule of a thumb, can be set to 95%.
Step 2:
Power
Components
Input Diodes
Bridge Losses
P bridge + 2 @ V f @
Inductor
MOSFET
Conduction
Losses
(P on) max
Bulk Capacitor
Constraints
C bulk v
^
max
ǒ
1*
V line,rms
P out
@ h
In our
application
: 90 2
@ 12.5 m + 295 mH
Lv
2 @ 170
@ T on,max
max
ǒPin,avgǓ
ǒIL,pkǓ
+
ǒIL,pkǓ
max
ǒV line,rmsǓ
ǒdV outǓ
pk*pk
ǒIL,rmsǓ
max
ǒ
P out,max
h @ ǒV line,rmsǓ
LL
3p @ V out,nom
LL
Ǔ
@
2
V out,nom * V out,min
2
Ǔ
in,avg max
ȣ ǒP
ȧ* V
Ȥ
@ V out,nom
www.onsemi.jp
14
+
5.3
^ 2.2 A
Ǹ6
These 3 equations quantify the
constraints resulting from the
low-frequency ripple ((dVout )pk-pk
that must be kept below 8%), the
hold-up time requirement and the
rms current to be sustained.
2 @ P out,max @ t HOLD*UP
Ǔ
max
Ǔ
@ w @ V out,nom
line,rms LL
170
^ 5.3 A
90
RDS(on) is the drain-source
on-state resistance of the
MOSFET
2
^
Ǹ
+ 2 @ Ǹ2 @
Ǹ6
8 Ǹ2 @ ǒV line,rmsǓ
ǒP
ȡǸ32 Ǹ2
@
ȧ 9p ǸǒV
Ȣ
max
LL
P out,max
C bulk w
ǒI c,rmsǓ
max
4
+ @ R DS(on) @
3
@
LL
+ 2 @ Ǹ2 @
ǒIL,rmsǓ
1.8 @ V f
Vf is the forward voltage of any
diode of the bridge. It is generally
in the range of 1 V or less.
2
2 @ ǒP in,avgǓ
max
[
V line,rms
ǒVline,rmsǓ
Lv
ǒIL,pkǓ
Ǹ2 P out
2 p @ h
2
out,max
Ǔ
out,nom
2
AND9218/D
Table 1. DESIGN STEPS TABLE (continued)
Step
Components
Step 3:
Bulk Voltage
Monitoring
and
Regulation
Loop
Resistor
Divider
Formula
R fb2 +
ǒ
Compensation
G0 +
C2 +
V REF
Ǔ
*1
IFB is the bias current that is
targeted within the resistor
divider. Values in the range of
50 mA to 100 mA generally give
a good trade-off between losses
and noise immunity.
1
150 @ ǒR fb1 Ŧ R fb2Ǔ @ f line
ǒV line,rmsǓ
2
LL
@ R load,min
640000 @ L @ V out,nom
ǒ
Ǔ
CFB is the filtering capacitor that
can be placed between the FB
pin and ground to increase the
noise immunity of this pin.
(see Figure 3)
G 0 @ tan p * f m
2
2
2 @ p 2 @ f c @ R load,min @ C bulk @ R 0
C1 +
G0
2 @ p @ fc @ R0
* C2
R load,min @ C bulk
R1 +
OVP and UV
OVP 2
2.5
I FB
V out,nom
R fb1 + R fb2 @
C fb v
Comments
2 @ C1
107% of Vout,nom for OVP
V out,UVPx + K FB @ V UVPx
OVP and UV are sensed by the
feedback network (KFB ) as
OVP2 is sensed by the CS/ZCD
resistor network (KCS ).
V out,OVP2x + K CS @ V OVP2x
Step 4:
Input Voltage
Sensing
Input Voltage
Sensing
K CS +
ǒV line,rmsǓ
R CS1 ) R CS2
R CS2
BOH
ǒV line,rmsǓ
BOL
ǒV line,rmsǓ
HL
ǒV line,rmsǓ
LL
+
+
+
+
K CS @ V BOH
Ǹ2
K CS @ V BOL
Ǹ2
K CS @ V HL
Ǹ2
K CS @ V LL
Ǹ2
www.onsemi.jp
15
Input voltage is sensed through
the CS/ZCD pin (Vline,rms )BOH
line rms level above which the
circuit starts operating the circuit
stops switching when line rms
level falls under (Vline,rms )BOL .
When line rms voltage goes
above (Vline,rms )HL we enter High
Line state and when line rms
voltage below (Vline,rms )LL we
enter Low Line state
AND9218/D
Table 1. DESIGN STEPS TABLE (continued)
Step
Components
Step 5:
Current Sense
Network
Input Voltage
Sensing
Formula
R CS +
ǒPRcsǓ
max
+
@
Current
Controlled
Frequency
Fold-Back
ǒV line,rmsǓ
R FF +
1*
ǒ
max
ǒPin,avgǓ
max
ǒV line,rmsǓ
LL
8 Ǹ2 @ ǒV line,rmsǓ
3p @ V out,nom
25 Ǹ2 @ ǒV line,rmsǓ
C FF v
112 @ L @ ǒI lineǓ
BOH
th
1
150 @ I line @ R FF
www.onsemi.jp
16
(Vline,rms )LL is the line rms
voltage lowest level in normal
condition (e.g., 90 V). Vout,nom is
the output nominal level
(e.g., 390 V).
(Pin,avg )max is the maximum
input power of your application.
LL
4 Ǹ2 @ ǒP in,avgǓ
4
@ R CS @
3
ǒ
Comments
Ǔ
LL
2
@
Ǔ
(Iline )th is the line current level
below which the NCP1612 starts
reducing the frequency.
Figure 7. Application Schematic − Power Section
www.onsemi.jp
17
L
N
Earth
C3c
C3b
C3a
S2b
86−265 V rms
F1
S2a
CM1
VLINE
C5a
220 nF
400 V
C1 1 nF Type = Y
C2
1 nF
Type = Y
R1 1 MW
R2 1 MW
IN
C2
22 nF
Type = X2
U1
GBU406
C5b
220 nF
400 V
VIN
S1b
D4
1N4148
Socket for
External VCC
Power Source
S1a
R6
22 W
D3
1N4148
L2
200 mH
(np/ns = 10)
C7
22 mF
50 V
R5
2.2 W
R10
10 kW
DZ2
33 V
R3
80 mW
3W
Q1
IPA50R250
D1
MUR550
C6a
68 mF
450 V
Rth1
B57153S150M
C6b
68 mF
450 V
BULK
Vcc
GND
Vsource
Vbulk
DRV
Vdrain
Vaux
(ここで
220 nF Type = X2
D2
1N5406
AND9218/D
!した160 W=>ボードの@AなBCDと、ユニバーサル・ラインアプリケーション)
:?
www.onsemi.jp
18
C8
1 nF
R11
27 kW
C9
2.2 mF
R12
22 kW
C10
220 nF
R27
0R
C11
NC
C13
100 nF
DRV
4
3
CS/ZCD
Top View
VCC
5
2
GND
6
FB
1
R27 is used
as a strap
VCTRL
R10
1800 kW
R9
1800 kW
R8
680 kW
S3
R36
NC
R31
10 kW
R32
4.7 MW
R33
1 MW
R34
NC
R42
NC
R39
NC
R30
0W
C12
NC
Q2
BSS127
R37
NC
R38
NC
R7
0W
R24
240 kW
D5
NC
R41
NC
R22
5.1 MW/
500 V
L2
200 mH
(np/ns = 10)
R40
NC
R21
39 kW
R23
240 kW
D6
NC
C30
NC
GND
DRV
Vsource
Vdrain
Vcc
Vbulk
Vaux
AND9218/D
Figure 8. Application Schematic for ZCD Sensing using Power MOSFET Drain Voltage − Control Section
AND9218/D
Figure 9. NCP1602 Low Profile Evaluation Board Top View Showing Power Circuitry
Figure 10. NCP1602 Low Profile Evaluation Board Bottom View Showing the Control Circuitry
!
このでは、NCP1602でするPFCステージ
のパラメータを
するときのステップについ
て4しました。提ßしたアプローチは/àなも
のであり、{のアプリケーションにもåáにで
きます。
www.onsemi.jp
19
AND9218/D
@"#$
More details on the circuit operation can be found in its
data sheet [4].
[1] Joel Turchi, “Safety tests on a NCP1612-driven PFC
stage”, Application note AND9064/D,
http://www.onsemi.com/pub_link/Collateral/
AND9064−D.PDF.
[2] Joel Turchi, “Compensation of a PFC stage driven by
the NCP1654”, Application note AND8321/D,
http://www.onsemi.com/pub_link/Collateral/
AND8321−D.PDF.
[3] Joel Turchi, “Compensating a PFC stage”, Tutorial
TND382/D available at:
http://www.onsemi.com/pub_link/Collateral/
TND382−D.PDF.
[4] NCP1602/D Data Sheet,
http://www.onsemi.com/pub_link/Collateral/
NCP1602−D.PDF.
ON SemiconductorHびONのロゴはSemiconductor Components Industries, LLC (SCILLC) IしくはそのJKLのMNHび/またはOのNにおけるPQRSです。SCILLCはTU、
RS、VWX、トレードシークレット(YZ[\)とOの]^;Xに2するX_を`;します。SCILLCのab/TUのc!2dリストについては、efのリンクからごgいただ
けます。www.onsemi.com/site/pdf/Patent-Marking.pdf.SCILLCはhiなしで、jklmのabの'(をnうことがあります。SCILLCは、いかなるToのでのabのcpqに
ついて`rしておらず、また、おstのabにおいてBCの3!や !からuじたvw、Tに、xy、zy、{7な|}に2して、いかなるvwも~うことはできませ
ん。SCILLCデータシートやtkにされるqのある「S」パラメータは、アプリケーションによってはなることもあり、のqもzのにより'する
qがあります。「S」パラメータをむすべてのWパラメータは、ご !になるアプリケーションに3じて、おstのにおいてrされるようおい
します。SCILLCは、そのTUXやそのOのX_のf、いかなるライセンスもUしません。SCILLCabは、へのをとするシステムへの !、u¢£¤を
としたアプリケーション、また、SCILLCabの¥¦pによる§¨©のª«が¬こりるようなアプリケーションなどへの !を®Dした¯°はされておらず、また、これらを
!2dとしておりません。おstが、このような®Dされたものではない、Uされていないアプリケーション!にSCILLCabを±
または !した²p、たとえ、SCILLC
がその+bの¯°またはa³に´してµがあったと¶·されたとしても、そのような®Dせぬ !、また¸Uの !に´¹した§¨©から、xy、ºはzyにuじるすべ
てのクレーム、»!、|}、»、および¼½¾¿などを、おstのvwにおいてÀÁをおいいたします。また、SCILLCとそのÂÃ、ÄZÃ、JKL、´¹KL、ÅÆÇに2
して、いかなる|}もÈえないものとします。SCILLCはÉ!ÊKË©/ÌÍÎÏÉ!¶です。このÐ¿はc!されるあらゆるVWXÑの2dとなっており、いかなるÒÑによっ
てもÓÔすることはできません。
PUBLICATION ORDERING INFORMATION
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303−675−2175 or 800−344−3860 Toll Free USA/Canada
Fax: 303−675−2176 or 800−344−3867 Toll Free USA/Canada
Email: [email protected]
N. American Technical Support: 800−282−9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81−3−5817−1050
www.onsemi.jp
20
ON Semiconductor Website: www.onsemi.com
Order Literature: http://www.onsemi.com/orderlit
For additional information, please contact your local
Sales Representative
AND9218JP/D

Download Report