計算機アーキテクチャ２（Computer Architecture 2） 【科目コード】90490 【配当学年】３年 【開講期】前期 【曜時限】木曜・２時限 【講義室】情報１ 【単位数】２ 【履修者制限】無 【講義形態】講義 【言語】日本語 【担当教員】髙木直史 【講義概要】 コンピュータにおける命令のパイプライン処理および記憶階層について学ぶ。また、入出力と通信につい て学ぶ。さらに、並列プロセッサについて、基本的な事項を学ぶ。 【評価の方法】 最終目標の各項目について、期末試験と演習により評価する。 【最終目標】 １．命令のパイプライン処理について理解し、説明できる。 ２．記憶階層について理解し、説明できる。 ３．入出力と通信について基本的な知識を有し、説明できる。 ４．並列プロセッサについて基本的な知識を有し、説明できる。 【講義計画】 １．４月 14 日 命令のパイプライン処理（１） ：パイプライン処理の概要 ２．４月 21 日 命令のパイプライン処理（２） ：データパスのパイプライン化と制御 ３．４月 28 日 命令のパイプライン処理（３） ：データハザード ４．５月 12 日 命令のパイプライン処理（４） ：分岐ハザード、例外 ５．５月 19 日 命令のパイプライン処理（５） ：命令レベル並列性 ６．５月 26 日 記憶階層（１） ：メモリ・テクノロジー、キャッシュ（１） ７．６月 ２日 記憶階層（２） ：キャッシュ（２） ８．６月 ９日 記憶階層（３） ：キャッシュ（３） ９．６月 16 日 記憶階層（４） ：仮想記憶（１） 10．６月 23 日 記憶階層（５） ：仮想記憶（２） 11．６月 30 日 記憶階層（６） ：階層間の諸概念 12．７月 ７日 入出力と通信 13．７月 ７日 並列プロセッサ（１） ：ＳＩＭＤ拡張、ベクトルプロセッサ 14．７月 21 日 並列プロセッサ（２） ：マルチプロセッサとクラスタ 15．７月 28 日 期末試験 16. ８月 ４日 期末試験解説、復習 【教科書】 パターソン＆ヘネシー：コンピュータの構成と設計 ハードウェアとソフトウェアのインタフェース 第５版 上巻 David A Patterson, John L. Hennessy 著、成田光彰訳、日経ＢＰ社 ISBN 978-4-8222-9842-5 （平成 27 年度「計算機アーキテクチャ１」で使用したもの） パターソン＆ヘネシー：コンピュータの構成と設計 ハードウェアとソフトウェアのインタフェース 第５版 下巻 David A Patterson, John L. Hennessy 著、成田光彰訳、日経ＢＰ社 ISBN 978-4-8222-9843-2 【参考書】 【予備知識】計算機アーキテクチャ１ 【授業 URL】http://www.lab3.kuis.kyoto-u.ac.jp/~ntakagi/ca2.html 【その他】 オフィスアワー：毎週火曜日 16:30～17:30 オフィス：総合研究７号館３階 330 号室、email: [email protected]
© Copyright 2024 ExpyDoc
