アルテラ Quartus Prime 開発ソフトウェア：ライト、スタンダード

アルテラ Quar tus Prime 開発ソフトウェア
- ライト、スタンダード、およびプロ・エディションの比較
Quartus® Prime 開発ソフトウェアは、FPGA、CPLD、および SoC 設計において、最も優れた性能と生産性を実現するソフトウェ
アです。お客様の設計コンセプトを実現すべく最短のパスを提供します。Quartus Prime 開発ソフトウェアは、論理合成、スタ
ティック・タイミング解析、ボードレベル・シミュレーション、シグナル・インテグリティ解析、およびフォーマル検証など、多
くのサードパーティ・ツールにも対応します。
Quartus Prime 開発ソフトウェア・デザイン・フロー
Quartus Prime 開発ソフトウェアの主な機能
Cyclone®、MAX®、および Arria® II デバイス・サポート
デバイス・サポート
スタンダード・
エディション
(有償)
31
3
3
Arria 10 デバイス・サポート
3
3
3
3
3
有償オプション
3
3
3
3
3
32
3
IP Base Suite
Qsys (システム統合ツール)
Rapid Recompile
(小規模なデザイン修正を高速にコンパイル)
BluePrint Platform Designer
機能シミュレーション
論理合成
ModelSim®-Altera Starter Edition ソフトウェア
ModelSim-Altera Edition ソフトウェア
3
3
3
3
3
Spectra-Q Hybrid Placer
3
33
3
34
3
4
3
3
TimeQuest スタティック・タイミング解析
3
3
3
PowerPlay Power Analyzer (消費電力解析)
3
3
3
SignalTap™ II ロジック・アナライザ
35
3
3
3
3
3
3
3
3
3
3
3
3
有償オプション
有償オプション
有償オプション
有償オプション
有償オプション
インシステム・デバッグ Transceiver Toolkit
JNEye リンク解析ツール
オペレーティング・
Windows/Linux (64 ビット) サポート
システム (OS) サポート
システム・デザイン・
ソフトウェア
3
3
3
Spectra-Q Router
タイミングおよび
パワー検証
3
Spectra-Q™ Synthesis
フィッタ (配置配線)
配置・配線
プロ・
エディション
(有償)
Arria および Stratix® デバイス・サポート
マルチプロセッサ・サポート
(コンパイル時間をさらに短縮)
デザイン・エントリー
ライト・
エディション
(無償)
Nios® II EDS (エンベデッド・デザイン・スイート)
DSP Builder
アルテラ SDK for OpenCL™
注：
1. Arria II FPGA - EP2AGX45 デバイスのみサポート
2. Stratix V、Arria V、Cyclone V に使用可能
3. 別途ライセンスが必要
4. Arria 10、Stratix V、Arria V、Cyclone V に使用可能
5. TalkBack 機能がイネーブルされている場合に使用可能
Q u a r t u s P r i m e 開発ソフトウェアの機能
Quartus Prime 開発ソフトウェアの概要
BluePrint Platform
Designer
I/O デザインをリアルタイムに規則チェックして迅速に作成するプラットフォーム・デザイナ・ツール
高集積およびピン数の多いデザインのピン・アサインメントの割り当ておよび管理のプロセスを簡
略化します
サードパーティ・
サポート
検証
性能および
タイミング・クロージャ手法
デザイン・フロー手法
Pin Planner
階層手法とネットワーク・オンチップ・アーキテクチャに基づく高性能インタコネクトを使用した、
IP ファンクションとサブシステム (IP ファンクションの集合 ) を統合する、システム開発を自動化し
ます
Qsys
標準 IP コア
アルテラとアルテラのサードパーティ IP パートナーが提供する IP コアを使用して、システム・レベ
ル・デザインの構築を可能にします
論理合成
System Verilog と VHDL 2008 をサポート対象の言語に追加しました
スクリプト・サポート
グラフィカル・ユーザー・インタフェース (GUI) デザインだけでなく、コマンド・ライン操作と Tcl
スクリプトもサポート
Rapid Recompile
コンパイル時間を最短 1/4 ( フル・コンパイル後の小規模なデザイン変更の場合 ) に短縮して生産
性を最大限に向上。タイミング収束も大幅に改善
物理合成
デザインの配置配線後の遅延情報を使用し、性能を向上しています
デザイン・スペース・
エクスプローラ (DSE)
最適結果を見つける Quartus Prime 開発ソフトウェア設定の組み合わせを自動的に反復処理する
ことにより性能を改善します
拡張クロス・
プロービング
検証ツールとデザイン・ソース・ファイル間のクロス・プロービングをサポート
最適化アドバイザー
性能、リソース使用率、および消費電力低減を向上するデザイン固有のアドバイスを提供
Chip Planner
タイミング収束を維持しつつ配置配線後のわずかなデザイン変更を数分で実装可能にしながら検
証時間を短縮
TimeQuest タイミング・
アナライザ
業界標準の Synopsys® Design Constraint (SDC) のサポートにより、複雑なタイミング制約の作成、
管理、および解析を提供し、高度なタイミング検証を素早く実行します
SignalTap II ロジック・
アナライザ 1
最多チャネル数、最高クロック速度、最大サンプル容量、および最新トリガ機能をサポートするエ
ンベデッド・ロジック・アナライザ
システム・コンソール
リード／ライト・トランザクションを使用して FPGA をリアルタイムで簡単にデバッグできるようにし
ます。データをモニターしたり FPGA に送信するのに役立つ GUI も素早く作成できます
PowerPlay テクノロジ
ダイナミックおよびスタティック消費電力の高精度な解析と最適化を可能にします
EDA パートナー
論理合成、機能およびタイミング・シミュレーション、スタティック・タイミング解析、ボードレベル・
シミュレーション、シグナル・インテグリティ解析、そしてフォーマル検証用の EDA ソフトウェア・
サポートを提供しています。パートナーのリストについては、www.altera.co.jp/eda-partners をご
参照ください
注：
1. Quartus Prime ライト・エディション・ソフトウェアでは、TalkBack 機能を有効にすることで利用可能です。
今すぐ設計を開始するために、
Step 1: 無償版 Quartus Prime ライト・エディション・ソフトウェアをダウンロード
www.altera.co.jp/download
Step 2: オンライン・トレーニングで基礎から学習する
www.altera.co.jp/training
（ソフトウェアのインストール後に、
「ようこそ」画面でオンライン・トレーニングにアクセスすることも可能です。）
Step 3: インストラクター・トレーニングを受講する
www.altera.co.jp/training
©2015 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of
Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks
are the property of their respective holders as described at www.altera.com/legal. November 2015
SS-1006-10.0/JP

Download Report