NEWS RELEASE 2015 年 2 月 27 日報道関係各位日本ケイデンス・デザイン・システムズ社ケイデンス、TSMC の 16nm FinFET Plus プロセス向けに初の PCI Express 2.0 と PCI Express 3.0 コンプライアンスを達成マルチプロトコルの PHY は、PCI Express 2.0、PCI Express 3.0、 USB 3.0、SGMII 仕様に対応ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイデンス）は、2月25日（米国現地時間）、TSMC の16nm FinFET Plus（16FF+)プロセス向けの PCI Express® （PCIe® ）2.0 および PCIe 3.0テクノロジー用マルチプロトコル SerDes （Serializer/Deserializer）PHY の IP が、PCI-SIG®のコンプライアンス試験に合格したことを発表しました。 PHY とコントローラーによる完結したソリューションは、16FF+プロセスの発表後わずか12 ヶ月でコンプライアンスを達成しました。今回の PCI-SIG コンプライアンスにより、SoC （system-on-chip）設計で仕様通りに動作するケイデンス IP は、自信を持ってお使いいただくことができます。 PCIe 向けケイデンス IP 製品の詳細は、http://www.cadence.com/news/PCIeIP をご覧ください。マルチプロトコル PHY では、リスクを軽減して設計サイクルを短縮すると同時に、性能とシステムコストのトレードオフを取ることができます。複数プロトコルへの対応によって、ソフトウェアにより異なる標準インターフェイスへのコンフィグレーション変更が可能な柔軟性の高い SoC を作ることができるため、テープアウト品種ひとつひとつのアプリケーション範囲が拡大されます。さらに、評価、インテグレーション、キャラクタライズする PHY 数が少なくなりますので、設計期間とコストも最小化されます。 PCI-SIG コメント： Al Yanes 氏（President and Chairman）：「10年を超える PCI-SIG のメンバーとして、ケイデンスは PCIe 技術採用推進の役割を担ってきました。また、コンプライアンスプログラムへの参加によりケイデンスは PCIe エコシステムの相互運用性の保証にも協力しています。」 1 NEWS RELEASE Teledyne LeCroy 社コメント： Joe Mendolia 氏（Vice President of Marketing）：「PCIe コンプライアンス試験を成功させるための一環として、ケイデンスは Teledyne LeCroy の PCIe 2.0および PCIe 3.0向け最先端テスト、開発ツールを活用しました。これは、自信を持って高速 PCIe インターフェイスを SoC に組み込むことができるようにするための、広範なコンプライアンス試験における両社の長年にわたる緊密な協力関係を示す最新の例となっています。」ケイデンス・コメント： Osman Javed（Group Director of Audio/Voice IP Marketing）：「PCIe 3.0および PCIe 2.0へのコンプライアンスは、最初の16FF+実シリコンを使って達成されました。これらの製品が早期に利用可能になることで、リスクを軽減しながら最先端のモバイル、ストレージ、エンタープライズ向け設計のテープアウトが加速されます。柔軟性の高いマルチプロトコル・ソリューションは、SoC の差別化と将来にわたっての運用保証というユニークな組み合わせを提供します。」 Cadence および Cadence ロゴは Cadence Design Systems, Inc.の登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。 2