回路図

1
2
3
4
5
6
7
8
D
D
OFFSET-ADJ
C6
0.1UF
利得設定値×０．５∼1．０
RES1
11
U2
0.1UF
1
IN +
U1A
2
2
1
10K
3
3
3403
CON-IN-
NC
GND
IN -
POW
U4
3
C2
0.1UF
A24V
U3
0.1UF 1
L1
INDUCTOR3
+
C3
2
3
A24G
VCC
G
NC
OUT +
0V
OUT-
DC/DC-NMA2415S
6
5
4
出力フィルタ
+
47UF-25V/CE
+ C11
0.1UF
C7
TP
+ C14
L2
INDUCTOR
100UF-35V/CE
TP1
C4
0.1UF
C5
0.1UF
INDUCTOR3
10K-RN-F-1/8W
C8
C13
47UF-25V/CE
0.1UF
CON-OUT+
R2
0.1UF
+AVCC
C15
CON-OUT-
C16
0.1UF
C12
47UF-25V/CE
L3
INDUCTOR
C10
L4
47
OP-07
C9
0.1UF
6
2Z01H (ISO AMP)
R8
2
10K-RN-F-1/8W
5
4
R6
5K
4
OUT +
R7
TP2
TP
6
R3
+
R4
5K-RN-F-1/8W
TP3
TP
R5
20K-RN-F-1/8W
C
R9
C1
CON-IN+
電源制御出力（０∼１０Ｖ）
予備
-AVCC
R1
8
10K-RN-F-1/8W
7
1
D/A出力へ（0∼±10V)
4
C
L
R
VR1
20K-VR
47UF-25V/CE
B
B
A
A
Title
Size:
File:
1
2
3
4
5
6
電源制御ＩＳＯアンプ参考回路
A3
Number:
Revision:
Date:
7
Sheet
8

Download Report