順序回路1.5

file://H:\サーバー\lachesis20111116\Manual\Logic\digital4.html
順序回路
[組合せ回路] [課題]

RST フリップフロップ
RS フリップフロップと T フリップフロップの動作を兼ねた動作をするものに、 RST フリップフロップがあります。表27のように、表24(RS フリップフロップ)と表25(T フリップフロップ)とを組み合わせた動作をし
ます。入力に二つ以上"1"があると、出力が不定になります。
1/6 ページ
file://H:\サーバー\lachesis20111116\Manual\Logic\digital4.html

D フリップフロップ
遅延( delay )またはデータ( data )のDから由来する、 D フリップフロップがあります。その名のとおり、入力データを保持でき、遅延素子として使うことができます。表28と図35に示すように、クロック・パルス
に同期して、それ以前の状態を記憶します。

マスタ・スレーブ・フリップフロップ
ゲート回路とフリップフロップを組み合わせた回路を2段カスケード接続 (縦つなぎ)したものを、マスタ・スレーブ・フリップフロップ ( master-slave flip-flop )といいます。これは、フリップフロップの構成法を示
す言葉で、すでに述べた種々のフリップフロップを使って、マスタ・スレーブ型のフリップフロップを作ることができます。
図36に、JK フリップフロップを用いた場合を示します。前段は、入力信号記憶用のマスタ・フリップフロップで、後段は記憶内容の出力用スレーブ・フリップフロップです。
2/6 ページ
file://H:\サーバー\lachesis20111116\Manual\Logic\digital4.html
なぜこのように、マスタとスレーブという2段に分けた複雑な回路構成にするのでしょうか。これを、図37のタイム・チャートを使って考えてみましょう。この図から、CKの立上りに同期して、マスタ・フリップフロ
ップの出力状態 Qnが、表26のとおり決まることがわかります。一方、スレーブ・フリップフロップのクロックは、もとのCKを反転したものが入力されます。このため、スレーブ・フリップフロップは、CKの立ち下
がりに同期して変化することになります。つまり、CKの立上りは入力を読むだけで、状態が確実に決まった半クロック後に出力を変化させます。このように、マスタとスレーブの動作に半クロック分の遅れが
あるため、信号に少々の遅れがあっても確実に動作するわけです。とくに実際の素子では、内部での信号の遅れは避けられず、マスタ・スレーブ構成のフリップフロップが使われています。
3/6 ページ
file://H:\サーバー\lachesis20111116\Manual\Logic\digital4.html
[課題]
1. 各フリップフロップの違いをタイムチャートを観察してよく理解して下さい。
2. CK=0のとき、S=R=0、CKが0から1へ変化すると、S=D、R=D~を出力する回路である。CK=1の状態が続くとき、Dの値が変化しても、出力S、Rの値は変化しないことを示せ。(この回路はポジティブ(立
ち上がり)エッジトリガフリップフロップを実現するとき用いられる。)
4/6 ページ
file://H:\サーバー\lachesis20111116\Manual\Logic\digital4.html
ヒント
5/6 ページ
file://H:\サーバー\lachesis20111116\Manual\Logic\digital4.html
6/6 ページ

Download Report