5. Stratix IV ダイナミック・
リコンフィギュレーション
この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際には、
最新の英語版で内容をご確認ください。
SIV52005-2.0
はじめに
ダイナミック・リコンフィギュレーションは Stratix® IV GX トランシーバで使用可能な機能で
す。各トランシーバ・チャネルには複数のフィジカル・メディア・アタッチメント（PMA）コ
ントロールがあり、システムが希望のビット・エラー・レート（BER）を達成するようにプロ
グラムできます。ダイナミック・リコンフィギュレーション機能をイネーブルすると、デバイ
スの他のトランシーバ・チャネルや FPGA ファブリック・ロジックをパワーダウンせずに、
PMA コントロール、機能ブロック、CMU PLL（Pphased-Locked Loop）、レシーバのクロッ
ク・データ・リカバリ（CDR）、およびトランシーバ・チャネルの入力基準クロックをリコン
フィギュレーションできます。
この章は、以下の項で構成されています。
■
5–1 ページの「この章で使用する規則」
■
5–3 ページの「ダイナミック・リコンフィギュレーション・モード」
■
5–5 ページの「ダイナミック・リコンフィギュレーションをサポートするための Quartus II
MegaWizard Plug-In Manager インタフェース」
■
5–42 ページの「レシーバ・チャネルに対するオフセット・キャンセレーション制御」
■
5–47 ページの「rx_tx_duplex_sel[1:0] ポート」
■
5–49 ページの「logical_channel_address ポート」
■
5–50 ページの「PMA コントロールのリコンフィギュレーション」
■
5–60 ページの「トランシーバ・チャネル・リコンフィギュレーション・モードの説明」
■
5–132 ページの「ALTGX_RECONFIG MegaWizard Plug-In Manager でのエラー表示」
■
5–133 ページの「ダイナミック・リコンフィギュレーションをイネーブルにした トランシー
バ・チャネルの結合」
■
5–135 ページの「ダイナミック・リコンフィギュレーション期間と FPGA- ファブリック・リ
ソースの使用率」
■
5–138 ページの「オフセット・キャンセレーション・プロセスの機能シミュレーション」
この章で使用する規則
このドキュメントでは、以下の規則が使用されています。
© 2009 年 3 月
■
ALTGX_RECONFIG インスタンス — この用語は、ALTGX_RECONFIG MegaWizard™
Plug-In Manager によって生成されるダイナミック・リコンフィギュレーション・コント
ローラ・インスタンスを表します。この用語は、コントローラのさまざまな入力、出力、接
続を説明するときに使用されます。
■
ALTGX インスタンス — この用語は、ALTGX MegaWizard Plug-In Manager によって生成さ
れるトランシーバ・インスタンスを表します。この用語は、トランシーバ・チャネルのさ
まざまな入力、出力、接続を説明するときに使用されます。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–2
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
この章で使用する規則
■
代替トランスミッタ PLL— この用語は、
トランシーバ・ブロックの 2 個の CMU PLL の 1 つを
指します。ALTGX MegaWizard Plug-In Manager の Reconfig Alt PLL 画面でコンフィギュ
レーションされた CMU PLL を指します。
■
Channel and TX PLL select/reconfig—この用語は、CMU PLL reconfiguration、Channel and
CMU PLL reconfiguration、および Channel Reconfiguration with TX PLL select の 3 つのダ
イナミック・リコンフィギュレーション・モードを指します。
■
CMUチャネル—この用語は、PMAのみのチャネルとしてコンフィギュレーションされたト
ランシーバ・ブロックの CMU PLL を指します。
■
Dynamic Reconfiguration Controller— この用語は、ダイナミック・リコンフィギュレーショ
ン・コントローラを表します。この用語は、コントローラに関連した概念を説明するとき
に使用されます。
■
Logical Channel Addressing— この用語は、論理チャネル・アドレッシングの概念を説明す
るときに使用されます。この用語は、ALTGX_RECONFIG MegaWizard Plug-In Manager
で提供されている logical_channel_address ポートや Use 'logical_channel_address'
port for Analog controls reconfiguration オプションを指すものではありません。
■
論理基準インデックス — この用語は、メイン・トランスミッタ PLL および代替トランスミッ
タ PLL に割り当てられる論理識別値の 0 または 1 を指します。ALTGX MegaWizard Plug-In
Manager の Reconfig Clks 1 および Reconfig Alt PLL 画面で、この値を設定します。
■
論理 TX PLL— この用語は、.mif に保存されているトランスミッタ PLL の論理基準インデッ
クス値を指します。
■
メイン・トランスミッタ PLL— この用語は、トランシーバ・ブロックの 2 個の CMU PLL の 1
つを指します。ALTGX MegaWizard Plug-In Manager の General 画面でコンフィギュレー
ションされた CMU PLL を指します。
■
メモリ初期化ファイル（.mif）— デザインで .mif の生成をイネーブルすると、
拡張子 .mif を
持つファイルが生成されます。このファイルには、ALTGX MegaWizard Plug-In Manager
の設定可能なさまざまなオプションに関する情報が保存されています。.mif 内の各ワード
は 16 ビット幅です。ダイナミック・リコンフィギュレーション・コントローラは .mif 内
の 情 報 を ト ラ ン シ ーバ・チャネルに書き込みます。ただし、Channel and TX PLL
select/reconfig ダイナミック・リコンフィギュレーション・モードを使用している場合だ
けです。
■
PMA コントロール — この用語は、ALTGX MegaWizard Plug-In Manager と ALTGX_
RECONFIG MegaWizard Plug-In Manager の両方で表示される Analog controls (VOD、
Pre-emphasis、Manual Equalization) を表します。
■
PMA のみのチャネル — この用語は、CMU チャネルと、PMA ブロックのみイネーブルされ
ている通常のトランシーバ・チャネルの両方を指します。General 画面で、Basic (PMA
Direct) プロトコルの ALTGX MegaWizard Plug-In Manager をコンフィギュレーションする
と、すべてのチャネルは PMA のみのチャネルとしてコンフィギュレーションされます。
■
通常のトランシーバ・チャネル — この用語は、PMA ブロックとフィジカル・コーディング・
サブレイヤ（PCS）ブロックの両方を持つトランスミッタ・チャネル、レシーバ・チャネ
ル、またはデュープレックス・チャネルを指します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーション・モード
5–3
ダイナミック・リコンフィギュレーション・モード
ダイナミック・リコンフィギュレーションには、以下のモードがあります。
1
■
レシーバ・チャネルのオフセット・キャンセレーション
■
PMA コントロールのリコンフィギュレーション
■
トランシーバ・チャネルのリコンフィギュレーション
レシーバ・チャネルのオフセット・キャンセレーション・モードと PMA コントロールのリコン
フィギュレーション・モードは、通常のトランシーバ・チャネルと PMA のみのチャネルの両
方で同じです。
これらのモードについては、以下の項で簡単に説明します。
オフセット・キャンセレーション
Stratix IV GX デバイスは、レシーバ・チャネルごとにオフセット・キャンセレーション回路を
提供して、プロセス、電圧、および温度（PVT）に起因するオフセット変動に対処します。こ
れらの変動のためにアナログ回路電圧にオフセットが生じ、期待範囲を逸脱します。ダイナミッ
ク・リコンフィギュレーション・コントローラは、トランシーバ・チャネルのリコンフィギュ
レーションに加え、接続されているすべてのレシーバ・チャネルで、パワーアップ時にオフセッ
ト・キャンセレーションを実行します。
Offset cancellation for Receiver channels オプションは、ALTGX および ALTGX_RECONFIG
MegaWizard Plug-In Manager の両方で、Receiver and Transmitter コンフィギュレーションお
よびReceiver onlyコンフィギュレーションに対して自動的にイネーブルされます。Transmitter
onlyコンフィギュレーションでは使用できません。Receiver and Transmitterコンフィギュレー
ションおよび Receiver only コンフィギュレーションの場合、ALTGX_RECONFIG インスタン
スと ALTGX（レシーバ・チャネルを含む）インスタンス間で必要なインタフェース信号を接
続する必要があります。詳細は、5–42 ページの「レシーバ・チャネルに対するオフセット・
キャンセレーション制御」を参照してください。
1
適切なデバイス動作のためには、ALTGX_RECONFIG インスタンスと ALTGX（レシーバ・チャ
ネルを含む）インスタンスを常に接続する必要があります。
PMA Controls Reconfiguration
以下の PMA コントロールをダイナミックにリコンフィギュレーションできます。
■
プリエンファシス設定
■
イコライゼーション設定
■
DC ゲイン設定
■
電圧出力差（VOD）設定
詳細は、5–50 ページの「PMA コントロールのリコンフィギュレーション」を参照してください。
トランシーバ・チャネルのリコンフィギュレーション・モード
各トランーバ・ブロックには、4 本の通常のトランーバ・チャネルと 2 本の CMU チャネルが
あります。通常のトランーバ・チャネルには PMA ブロックと PCS ブロックの両方があります。
CMU チャネルは、PMA のみのチャネルとして Basic (PMA Direct) 機能モードでコンフィギュ
レーションされた CMU PLL です。したがって、CMU チャネルには PMA ブロックしかあり
ません。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–4
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーション・モード
通常のトランシーバ・チャネル
通常のトランシーバ・チャネルの場合、ダイナミック・リコンフィギュレーションには以下の
リコンフィギュレーションが含まれます。
■
トランシーバ・チャネルの機能モード
■
トランシーバ・チャネルのデータ・レート切り替え
■
トランシーバ・チャネルの機能モードとデータ・レート切り替え
しかし、Stratix IV デバイスの通常のトランシーバ・チャネルに対しては、以下のダイナミッ
ク・リコンフィギュレーションは達成できません。
1
■
任意の ×4 および ×8 コンフィギュレーションとの間のモード切り替え
■
Stratix GX デバイスまたは Stratix II GX デバイスとの下位互換性なし
■
テスタビリティ機能（擬似ランダム・バイナリ・シーケンス [PRBS] およびビルトイン・セ
ルフ・テスト [BIST]）
■
任意の ×N Basic (PMA Direct) コンフィギュレーションとの間のモード切り替え
■
任意の ×1 Basic (PMA Direct) コンフィギュレーションとの間のモード切り替え
CMU チャネルのダイナミック・リコンフィギュレーションについて詳しくは、5–50 ページの
「PMA コントロールのリコンフィギュレーション」を参照してください。
トランシーバ・チャネルのリコンフィギュレーション方法に応じて、トランシーバ・チャネル
のリコンフィギュレーションはさらに以下のダイナミック・リコンフィギュレーション・モー
ドに分類されます。
■
Data rate division in TX
Data rate division in TX モードは、非 Basic (PMA Direct) 結合コンフィギュレーション、
Basic (PMA Direct) ×1、および Basic (PMA Direct) ×N コンフィギュレーションでは使用で
きません。詳細は、5–61 ページの「Data Rate Division in TX モード」を参照してください。
■
Channel and TX PLL select/reconfig
■
Channel and CMU PLL reconfiguration
■
Channel reconfiguration with TX PLL select
■
CMU PLL reconfiguration
Channel and TX PLL select/reconfig モードに分類されるモードは、結合された非 Basic
(PMA Direct) コンフィギュレーション、Basic (PMA Direct) ×1、および Basic (PMA Direct)
×N コンフィギュレーションでは使用できません。詳細は、5–66 ページの「Channel and TX
PLL select/reconfig モード」を参照してください。
オフセット・キャンセレーションはデフォルトでイネーブルされます。その他のダイナミック・
リコンフィギュレーション・モードはすべて、reconfig_mode_sel[2:0] 信号を通じて選択
できます。トランシーバ・チャネルのどの部分をリコンフィギュレーションするかに基づいて、
これらのダイナミック・リコンフィギュレーション・モードの 1 つまたは複数を選択できます。
reconfig_mode_sel[2:0] 信号は、複数のダイナミック・リコンフィギュレーション・モー
ドを選択する場合にのみ、ダイナミック・リコンフィギュレーション・コントローラへの入力
として使用できます。
reconfig_mode_sel[2:0] 信号に設定する値に基づいて、対応するダイナミック・リコン
フィギュレーション・モードがイネーブルされます。reconfig_mode_sel[2:0] 信号は 3
ビット幅です。
表 5–1 に、通常のトランシーバ・チャネルと CMU チャネルでサポートされるさまざまなダイ
ナミック・リコンフィギュレーション・モード、および選択されたダイナミック・リコンフィ
ギュレーション・モードの 1 つをアクティブにするのに必要な reconfig_mode_sel[2:0]
入力ポートの設定値を示します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–5
表 5–1. 通常のトランシーバ・チャネルと CMU チャネルでサポートされるダイナミック・
リコンフィギュレーション・モード
通常のトランシーバ・チャネル
CMU チャネル
reconfig_mode_sel[2:0]
(1)
PMA Controls Reconfiguration
使用可
サポートされていません
3'b000
Data Rate Division in TX
使用可
サポートされていません
3'b011
CMU PLL Reconfiguration
使用可
サポートされていません
3'b100
Channel and CMU PLL
Reconfiguration
使用可
サポートされていません
3'b101
Channel Reconfiguration with TX
PLL Select
使用可
サポートされていません
3'b110
サポートされていません
サポートされていません
3'b111
ダイナミック・リコンフィギュ
レーション・モード
Channel and TX PLL select/reconfig
サポートされていません
表 5–1 の注 :
(1) reconfig_mode_sel [2:0] = 3'b001 および 3'b010 はサポートされていません。
1
reconfig_mode_sel[2:0] 入力は、ALTGX_RECONFIG MegaWizard Plug-In Manager で複
数のダイナミック・リコンフィギュレーション・モードを選択した場合に使用できます。この
reconfig_mode_sel[2:0] 入力のデフォルト値は 000 です。
ダイナミック・リコンフィギュレーションをサポートするための Quartus II
MegaWizard Plug-In Manager インタフェース
Stratix IV GX デバイスには、ダイナミック・リコンフィギュレーションをサポートするために、
ALTGX と ALTGX_RECONFIG の 2 つの MegaWizard Plug-In Manager インタフェースがあり
ます。
この項では、ALTGX および ALTGX_RECONFIG MegaWizard Plug-In Manager で使用できる
ダイナミック・リコンフィギュレーション・オプションについて説明します。
ALTGX MegaWizard Plug-In Manager
ALTGX MegaWizard Plug-In Manager は、さまざまなダイナミック・リコンフィギュレーショ
ン・モードをイネーブルするために、Reconfig 画面で以下のオプションを提供します（図 5–1
を参照）。
■
PMA コントロールのリコンフィギュレーション・モードに対応する Analog controls
(VOD、Pre-emphasis、および Manual Equalization) オプション。
■
Offset cancellation for Receiver channels オプションは、デフォルトでイネーブルされ、オ
フセット・キャンセレーション・モードではグレー表示されます。
■
Data Rate Division in TX、CMU PLL reconfiguration、Channel and CMU PLL
reconfiguration、および Channel reconfiguration with TX PLL select モードに対する Enable
Channel and Transmitter PLL Reconfiguration オプション。
上記のオプションを選択すると、対応するダイナミック・リコンフィギュレーション・モード
がイネーブルされます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–6
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
図 5–1. ALTGX MegaWizard Plug-In Manager でのダイナミック・リコンフィギュレーション設定
ALTGX_RECONFIG MegaWizard Plug-In Manager
Quartus® II ソフトウェアは、ダイナミック・リコンフィギュレーション・コントローラをイン
スタンス化する ALTGX_RECONFIG MegaWizard Plug-In Manager を提供します。
Reconfiguration Settings 画面には以下のオプションが提供されており、さまざまなダイナミッ
ク・リコンフィギュレーション・モードをイネーブルします（図 5–2 を参照）。
■
Offset cancellation for Receiver channels オプションは、デフォルトでイネーブルされ、オ
フセット・キャンセレーション・モードではグレー表示されます。
■
PMAコントロールのリコンフィギュレーション・モードに対するAnalog controlsオプショ
ン。PMA コントロールをダイナミックにリコンフィギュレーションするには、Analog
controls 画面で PMA コントロール・ポートを 1 つ以上イネーブルします。
■
Data Rate Division in TX モードに対する Data rate division in TX オプション。
■
CMU PLL reconfiguration、Channel and CMU PLL reconfiguration、および Channel
reconfiguration with TX PLL select モードに対する Channel and TX PLL select/reconfig オ
プション。
上記のオプションを選択すると、対応するダイナミック・リコンフィギュレーション・モード
がイネーブルされます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–7
図 5–2. ALTGX_RECONFIG MegaWizard Plug-In Manager でのダイナミック・リコンフィギュレーション設定
1
ALTGX_RECONFIG インスタンスには、Stratix II GX デバイスまたは Stratix GXデバイスとの下
位互換性はありません。
ダイナミック・リコンフィギュレーション・コントローラのアーキテクチャ
ダイナミック・リコンフィギュレーション・コントローラは、FPGA ファブリック・リソース
を利用するソフト IP です。トランシーバ・ブロックごとにコントローラを 1 つだけ使用できま
す。ダイナミック・リコンフィギュレーション・コントローラを使用して、複数の Stratix IV GX
デバイスまたは任意のオフチップ・インタフェースを制御することはできません。図 5–3 に、
ダイナミック・リコンフィギュレーション・コントローラのアーキテクチャの概念図を示しま
す。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–8
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
図 5–3. ダイナミック・リコンフィギュレーション・コントローラのブロック図
Dynamic Reconfiguration Controller
reconfig_clk
read
PMA controls
reconfig
logic
write_all
reconfig_fromgxb[]
PMA control ports (1)
Data Rate
Switch
control logic
rate_switch_ctrl[1:0] (TX only)
reset_reconfig_address
reconfig_togxb[3:0]
CMU PLL
reconfig
control logic
reconfig_data[15:0]
data valid
addr
Channel
and CMU PLL
reconfig
control logic
Address
Translation
Parallel to
Serial
Converter
logical_tx_pll_sel_en
error
data
Channel
reconfig with
TX PLL
select control
logic
logical_tx_pll_sel
busy
rate_switch_out[1:0] (TX only)
reconfig_address_out[5:0]
reconfig_address_en
channel_reconfig_done
Offset
Cancellation
control logic
logical_channel_address[]
rx_tx_duplex_sel[1:0]
reconfig_mode_sel[2:0]
図 5–3 の注 :
(1) PMA コントロール・ポートは、VOD コントロール、プリエンファシス・コントロール、DC ゲイン・コントロール、および手動イコラ
イゼーション・コントロールで構成されます。ALTGX_RECONFIG インスタンスのすべての入力と出力について詳しくは、5–10 ページ
の「ダイナミック・リコンフィギュレーション・コントローラのポート・リスト」を参照してください。
ダイナミック・リコンフィギュレーション・コントローラには、以下のコントロール・ロジッ
ク・モジュールがあります。
■
PMA controls reconfiguration コントロール・ロジック
■
レシーバ・チャネルの Offset cancellation コントロール・ロジック
■
TX ローカル・ディバイダへの Data rate division コントロール・ロジック
■
Channel reconfiguration with TX PLL select/reconfig コントロール・ロジック
■
CMU PLL reconfiguration コントロール・ロジック
■
Channel and CMU PLL reconfiguration コントロール・ロジック
■
Channel reconfiguration with TX PLL select コントロール・ロジック
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–9
PMA controls reconfiguration の場合、コントローラへのダイナミック・リコンフィギュレー
ション・コントロール入力がアドレスおよびデータ・バスに変換されます。アドレスおよびデー
タ・バスは次にシリアル・データに変換され、選択したトランシーバ・チャネルに転送されます。
TX ローカル・ディバイダへの Data rate division コントロール・ロジックの場合、コントロー
ラへの rate_switch_ctrl[1:0] 入力がアドレスおよびデータ・バスに変換されます。アド
レスおよびデータ・バスは次にシリアル・データに変換され、トランスミッタ・チャネルのロー
カル・ディバイダに転送されます。
CMU PLL reconfiguration、Channel and CMU PLL reconfiguration、および Channel
reconfiguration with TX PLL select モードの場合、ダイナミック・リコンフィギュレーション・
コントローラは生成された .mif から 16 ビット・ワードを受信し、その情報を選択されたトラ
ンシーバ・チャネルに送信します。.mif の生成について詳しくは、5–67 ページの「.mif の生
成」を参照してください。
ダイナミック・リコンフィギュレーション・コントローラのインタフェース
ダイナミック・リコンフィギュレーション・コントローラのインタフェースは、特定のコント
ロール入力信号と出力スタータス信号で構成されます。図 5–4 に、ダイナミック・リコンフィ
ギュレーション・コントローラのすべての入力と出力を含むダイナミック・リコンフィギュレー
ション・インタフェース・リストを示します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–10
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
図 5–4. ダイナミック・リコンフィギュレーション・コントローラのインタフェース
reconfig_togxb [3..0]
reconfig_clk
reconfig_fromgxb [16:0]
data_valid
read
busy
write_all
error
tx_vodctrl [2..0]
(1), (2)
tx_vodctrl_out [2..0]
(1), (2)
rx_eqctrl [3..0]
(1), (2)
rx_eqctrl_out [3..0]
(1), (2)
rx_eqdcgain [2..0] (1), (2)
tx_preemp_0t [4..0]
rx_eqdcgain_out [2..0]
(1), (2)
tx_preemp_1t [4..0]
(1), (2)
tx_preemp_2t [4..0]
(1), (2)
reconfig_mode_sel [2:0]
rate_switch_ctrl [1:0]
logical_tx_pll_sel
logical_tx_pll_sel_en
reset_reconfig_address
Dynamic
Reconfiguration
Controller
(1), (2)
tx_preemp_0t_out [4..0]
(1), (2)
tx_preemp_1t_out [4..0]
(1), (2)
tx_preemp_2t_out [4..0]
(1), (2)
rate_switch_out [1:0]
reconfig_data [15:0]
channel_reconfig_done
reconfig_address_en
reconfig_address_out [5:0]
rx_tx_duplex_sel [1:0]
logical_channel_address [8:0] (3)
図 5–4 の注 :
(1) これらのポートは、デザインでダイナミック・リコンフィギュレーション・コントローラが 1 本のチャネルに接続されると仮定してい
ます。
(2) これらはオプションの PMA コントロール入力信号とオプションの PMA コントロール出力ステータス信号です。トランシーバ・チャネ
ルの PMA コントロールをダイナミックにリコンフィギュレーションするには、これらの PMA コントロール・ポートを 1 つ以上選択す
る必要があります。ALTGX_RECONFIG インスタンスのすべての入力と出力について詳しくは、5–10 ページの「ダイナミック・リコン
フィギュレーション・コントローラのポート・リスト」を参照してください。
(3) logical_channel_address ポートは、ダイナミック・リコンフィギュレーション・コントローラで制御されるチャネル数が 2 以
上の場合のみ使用できます。ここでは、全部のポート・リストを表すために、このポートも表示されています。
ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
表 5–2 に、ダイナミック・リコンフィギュレーション・コントローラの入力コントロール・ポー
トと出力ステータス・ポートを示します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–11
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( １ / ８ )
ポート名
入力 / 出力
説明
ALTGX_RECONFIG インスタンスへのクロック入力
reconfig_clk
入力
このクロックの周波数範囲は、以下のトランシーバ・チャネルの
コンフィギュレーション・モードに依存します。
■
Receiver only（37.5 MHz ∼ 50 MHz）
■
Receiver and Transmitter（37.5 MHz ∼ 50 MHz）
Transmitter only（2.5 MHz ∼ 50 MHz）
詳細は、5–19 ページの表 5–4 を参照してください。デフォルトでは、
Quartus II ソフトウェアはこのポートにグローバル・クロック・
リソースを割り当てます。
■
ALTGX および ALTGX_RECONFIG インスタンス信号
reconfig_fromgxb
入力
この信号の幅は、Reconfiguration settings 画面の What is the
number of channels controlled by the reconfig controller?
オプションで設定した値によって決 13 まります。
詳細は、5–39 ページの「reconfig_fromgxb ポートおよび
reconfig_togxb ポートの接続」を参照してください。
reconfig_togxb[3..0]
出力
この信号の幅は 4 ビットに固定されています。Reconfiguration
settings 画面の What is the number of channels controlled by the
reconfig controller? オプションで設定する値からは独立しています。
詳細は、5–39 ページの「reconfig_fromgxb ポートおよび
reconfig_togxb ポートの接続」を参照してください。
FPGA ファブリックおよび ALTGX_RECONFIG インタフェース信号
write_all
© 2009 年 3 月
入力
Altera Corporation
ALTGX_RECONFIG インスタンスから ALTGX インスタンスへのライ
ト・トランザクションを開始するには、この信号を 1 reconfig_clk
クロック・サイクルの間アサートします。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」を参照してください。
Stratix IV Device Handbook Volume 2
5–12
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ２ / ８ )
ポート名
busy
入力 / 出力
説明
出力
この信号は、以下の間にダイナミック・リコンフィギュレーション・
コントローラがビジー状態であることを示すために使用されます。
■
オフセット・キャンセレーション — デバイスへの電源投入後、
この信号は最初の reconfig_clk クロック・サイクルの間 Low
に維持されます。次に、ダイナミック・リコンフィギュレーショ
ン・コントローラが、ALTGX_RECONFIG インスタンスに接続さ
れているすべてのレシーバ・チャネルでオフセット・キャンセ
レーションを実行すると High にアサートされ、High になったまま
です。
busy 信号のディアサーションは、オフセット・キャンセレーショ
ン・プロセスが正常に完了したことを示します。
詳細は、5–43 ページの「動作」を参照してください。
■
PMA コントロール・リコンフィギュレーション・モード — この信
号は、ダイナミック・リコンフィギュレーション・コントローラ
がリード・トランザクションまたはライト・トランザクションを
実行すると High になります。
■
その他のすべてのダイナミック・リコンフィギュレーション・
モード — この信号は、ダイナミック・リコンフィギュレーション・
コントローラがトランシーバ・チャネルに .mif を書き込むと High
になります。
read
入力
リード・トランザクションを開始するには、この信号を 1
reconfig_clk クロック・サイクルの間アサートします。read ポー
トは、PMA コントロールのリコンフィギュレーション・モードにの
み適用されます。read ポートは、Reconfiguration settings 画面で
Analog controls を選択し、Analog controls 画面で PMA コントロー
ル・ポートを 1 つ以上選択した場合に使用できます。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」を参照してください。
data_valid
出力
data_valid ポートは、PMA コントロール・リコンフィギュレーショ
ン・モードにのみ適用されます。このポートは、ダイナミック・
リコンフィギュレーション・コントローラによってトランシーバから
読み出されたデータの有効性を示します。
data_valid が High の場合にのみ、出力リード・ポート上の現在の
データが有効データです。
この信号は、tx_vodctrl_out などのリード・トランザクションで
使用される PMA コントロール・ポートを 1 つ以上イネーブルにする
と、イネーブルされます。
error
出力
これは、サポートされていない動作を実行しようとしたことを示しま
す。これは Error checks/Data rate switch 画面で選択できます。
サポートされていない動作を実行しようとすると、ダイナミック・
リコンフィギュレーション・コントローラは busy 信号をディアサー
トし、error 信号を 2 reconfig_clk サイクルの間アサートします。
詳細は、5–132 ページの「ALTGX_RECONFIG MegaWizard Plug-In
Manager でのエラー表示」を参照してください。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–13
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ３ / ８ )
入力 / 出力
説明
logical_channel_address [8:0]
入力
logical_channel_address ポートは、Analog controls 画面の Use
'logical_channel_address' port for Analog controls
reconfiguration オプションをイネーブルすると、
ALTGX_RECONFIG MegaWizard Plug-In Manager によってイネーブ
ルされます。logical_channel_address ポートの幅は、
Reconfiguration settings 画面の What is the number of channels
controlled by the reconfig controller? オプションで設定した値に
よって決まります。logical_channel_address ポートは、ダイナ
ミック・リコンフィギュレーション・コントローラで制御されるチャ
ネル数が 2 以上の場合にのみイネーブルできます。
詳細は、5–22 ページの「通常のトランシーバ・チャネルの論理チャ
ネル・アドレッシング」および 5–31 ページの「PMA のみのチャネル
に対する論理チャネル・アドレッシング」を参照してください。
rx_tx_duplex_sel[1:0]
入力
これは 2 ビット幅の信号です。これは Error checks/Data rate switch
画面で選択できます。
このオプションのポートを使用する利点は、チャネルのコンフィギュ
レーションがデュープレックスであっても、チャネルのトランスミッ
タ部分だけをリコンフィギュレーションできることです。
設定と動作：
ポート名
■
rx_tx_duplex_sel[1:0] = 2'b00 => チャネルのトランスミッタ
およびレシーバ部分がリコンフィギュレーションされます。
■
rx_tx_duplex_sel[1:0] = 2'b01 => チャネルのレシーバ部分が
リコンフィギュレーションされます。
■
rx_tx_duplex_sel[1:0] = 2'b10 => チャネルのトランスミッタ
部分がリコンフィギュレーションされます。
アナログ設定コントロール / ステータス信号
tx_vodctrl[2..0] (1)
© 2009 年 3 月
Altera Corporation
入力
これはオプションの送信バッファ VOD コントロール信号です。トラ
ンスミッタ・チャネルあたり 3 ビットです。設定の数は、ALTGX
MegaWizard Plug-In Manager の TX Analog 画面の送信バッファ電源
設定と終端抵抗設定に応じて異なります。
Analog controls 画面の Use 'logical_channel_address' port for
Analog controls reconfiguration オプションまたは Use same
control signal for all the channels オプションをイネーブルする場
合、この信号の幅は 3 ビットに固定されます。それ以外の場合、この
信号の幅はチャネルあたり 3 ビットです。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」を参照してください。
100-Ω 終端に対する tx_vodctrl 設定に対応する VOD 値は、以下の
とおりです。
詳細は、
「Stratix IV デバイス・ハンドブック Volume 2」の「Stratix IV
トランシーバ・アーキテクチャ」の章の Programmable Output
Differential Voltage セクションを参照してください。
1.4 V VCCH の場合の tx_vodctrl[2:0]
VOD (mV)
3'b000
200
3'b001
400
3'b010
600
3'b011
700
3'b100
800
3'b101
900
3'b110
1000
3'b111
1200
Stratix IV Device Handbook Volume 2
5–14
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ４ / ８ )
入力 / 出力
説明
tx_preemp_0t[4..0] (1)
入力
これは送信バッファのプリタップに対するオプションのプリエンファ
シス・コントロールです。この入力で設定する値に応じて、コント
ローラは送信バッファのプリエンファシス・コントロール・レジスタ
にダイナミックに値を書き込みます。この信号はプリエンファシスの
ポジティブと反転の両方を制御します。
Analog controls 画面の Use 'logical_channel_address' port for
Analog controls reconfiguration オプションまたは Use same
control signal for all the channels オプションをイネーブルする場
合、この信号の幅は 5 ビットに固定されます。それ以外の場合、この
信号の幅はチャネルあたり 5 ビットです。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」を参照してください。
この信号の正当な設定は、以下のとおりです。
0 は 0 を表します
1-15 は -15 ∼ -1 を表します
16 は 0 を表します
17-31 は 1 ∼ 15 を表します
PCI Express (PIPE) コンフィギュレーションでは、Gen 1 から Gen 2
モードへのレート切り替えを行う場合、tx_preemp_0t[4:0] を
5'b00000 に設定します。
これは、tx_pipemargin、tx_pipeswing、および
tx_pipedeemph が PCI Express (Gen 2) モードに影響を与えるとき
に、tx_preemp_0t[4:0] が信号ブーストを増大させないようにす
るためです。
詳細は、
「Stratix IV デバイス・ハンドブック Volume 2」の「Stratix IV
トランシーバ・アーキテクチャ」の章の Programmable Pre-Emphasis
セクションを参照してください。
tx_preemp_1t[4..0] (1)
入力
これは送信バッファの第 1 ポストタップに対するオプションのプリエ
ンファシス・ライト・コントロールです。この入力で設定する値に応
じて、コントローラは送信バッファの第 1 ポストタップ・コントロー
ル・レジスタにダイナミックに値を書き込みます。
Analog controls 画面の Use 'logical_channel_address' port for
Analog controls reconfiguration オプションまたは Use same
control signal for all the channels オプションをイネーブルする場
合、この信号の幅は 5 ビットに固定されます。それ以外の場合、この
信号の幅はチャネルあたり 5 ビットです。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」、および「Stratix IV デバイス・ハンドブック
Volume 2」の「Stratix IV トランシーバ・アーキテクチャ」の章の
Programmable Pre-Emphasis セクションを参照してください。
ポート名
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–15
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ５ / ８ )
入力 / 出力
説明
tx_preemp_2t[4..0] (1)
入力
これは、送信バッファの第 2 ポストタップに対するオプションのプリ
エンファシス・ライト・コントロールです。この信号はプリエンファ
シスのポジティブと反転の両方を制御します。この入力で設定する値
に応じて、コントローラは送信バッファのプリエンファシス・コント
ロール・レジスタにダイナミックに値を書き込みます。
Analog controls 画面の Use 'logical_channel_address' port for
Analog controls reconfiguration オプションまたは Use same
control signal for all the channels オプションをイネーブルする場
合、この信号の幅は 5 ビットに固定されます。それ以外の場合、この
信号の幅はチャネルあたり 5 ビットです。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」を参照してください。
この信号の正当な設定は、以下のとおりです。
0 は 0 を表します
1-15 は -15 ∼ -1 を表します
16 は 0 を表します
17-31 は 1 ∼ 15 を表します
PCI Express (PIPE) コンフィギュレーションでは、Gen 1 から Gen 2
モードへのレート切り替えを行う場合、tx_preemp_2t[4:0] を
5'b00000 に設定します。
これは、tx_pipemargin、tx_pipeswing、および
tx_pipedeemph が PCI Express (Gen 2) モードに影響を与えるとき
に、tx_preemp_2t[4:0] が信号ブーストを増大させないようにす
るためです。
詳細は、
「Stratix IV デバイス・ハンドブック Volume 2」の「Stratix IV
トランシーバ・アーキテクチャ」の章の Programmable Pre-Emphasis
セクションを参照してください。
rx_eqctrl[3..0] (1)
入力
これは PMA の受信側に対するイコライゼーション・コントロール値
を書き込むためのオプションのライト・コントロールです。
Analog controls 画面の Use 'logical_channel_address' port for
Analog controls reconfiguration オプションまたは Use same
control signal for all the channels オプションをイネーブルする場
合、この信号の幅は 4 ビットに固定されます。それ以外の場合、この
信号の幅はチャネルあたり 4 ビットです。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」、および「Stratix IV デバイス・ハンドブック
Volume 2」の「Stratix IV トランシーバ・アーキテクチャ」の章の
Programmable Equalization and DC Gain セクションを参照してくだ
さい。
ポート名
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–16
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ６ / ８ )
入力 / 出力
説明
rx_eqdcgain[2..0] (1)、(2)
入力
これは、オプションのイコライザ DC ゲイン・ライト・コントロール
です。
Analog controls 画面の Use 'logical_channel_address' port for
Analog controls reconfiguration オプションまたは Use same
control signal for all the channels オプションをイネーブルする場
合、この信号の幅は 3 ビットに固定されます。それ以外の場合、この
信号の幅はチャネルあたり 3 ビットです。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコン
フィギュレーション」を参照してください。
この信号の正当な設定は、以下のとおりです。
3'b000 => 0 dB
3'b001 => 3 dB
3'b010 => 6 dB
3'b011 => 9 dB
3'b100 => 12 dB
その他のすべての値 => N/A
詳細は、
「Stratix IV デバイス・ハンドブック Volume 2」の「Stratix IV
トランシーバ・アーキテクチャ」の章の Programmable Equalization
and DC Gain セクションを参照してください。
tx_vodctrl_out[2..0]
出力
これはオプションの送信 VOD リード・コントロール信号です。この
信号で VOD コントロール・レジスタに書き込まれた値が読み出され
ます。この出力信号の幅は、ダイナミック・リコンフィギュレーショ
ン・コントローラで制御されるチャネル数によって決まります。
tx_preemp_0t_out[4..0]
出力
これはオプションのプリタップ、プリエンファシス・リード・コント
ロール信号です。この信号で入力コントロール信号によって書き込ま
れた値が読み出されます。この出力信号の幅は、ダイナミック・リコ
ンフィギュレーション・コントローラで制御されるチャネル数によっ
て決まります。
tx_preemp_1t_out[4..0]
出力
これは、オプションの第 1 ポストタップ、プリエンファシス・リー
ド・コントロール信号です。この信号で入力コントロール信号によっ
て書き込まれた値が読み出されます。この出力信号の幅は、ダイナ
ミック・リコンフィギュレーション・コントローラで制御されるチャ
ネル数によって決まります。
tx_preemp_2t_out[4..0]
出力
これはオプションの第 2 ポストタップ、プリエンファシス・リード・
コントロール信号です。この信号で入力コントロール信号によって書
き込まれた値が読み出されます。この出力信号の幅は、ダイナミッ
ク・リコンフィギュレーション・コントローラで制御されるチャネル
数によって決まります。
rx_eqctrl_out[3..0]
出力
これは ALTGX インスタンスのイコライゼーション設定を読み出すた
めのオプションのリード・コントロール信号です。この出力信号の幅
は、ダイナミック・リコンフィギュレーション・コントローラで制御
されるチャネル数によって決まります。
rx_eqdcgain_out[2..0]
出力
これはオプションのイコライザ DC ゲイン・リード・コントロール信
号です。この信号で ALTGX インスタンスの DC ゲイン設定が読み出
されます。この出力信号の幅は、ダイナミック・リコンフィギュレー
ション・コントローラで制御されるチャネル数によって決まります。
ポート名
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–17
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ７ / ８ )
ポート名
入力 / 出力
説明
トランシーバ・チャネルのリコンフィギュレーション・コントロール / ステータス信号
reconfig_mode_sel[2:0]
入力
この信号で以下の値を設定すると、適切なダイナミック・リコンフィ
ギュレーション・モードがアクティブになります。
3'b000 − PMA controls reconfiguration モード。これはデフォルト値
です。
3'b011 − Data Rate Division in TX モード
3'b100 − CMU PLL reconfiguration モード
3'b101 − Channel and CMU PLL reconfiguration モード
3'b110 − Channel reconfiguration with TX PLL select モード
3'b111 −サポートされていません
reconfig_address_out[5:0]
出力
この信号は、Channel and TX PLL reconfiguration 画面で常に選択
できます。この信号は、Channel and TX PLL select/reconfig
オプションの下に分類されているダイナミック・リコンフィギュレー
ション・モードにのみ適用されます。
この信号は、.mif をトランシーバ・チャネルに書き込むときに
ALTGX_RECONFIG インスタンスで使用される現在のアドレスを表しま
す。この信号は 0 から最終アドレスまで 1 ずつ増分され、最終アドレス
の後は再度 0 からスタートします。この信号を使用して、すべての .mif
ライト・トランザクションの終了を示すことができます（すべての .mif
ライト・トランザクションの終了時に、reconfig_address_out
[5:0] が最終アドレスから 0 に変わります）。
reconfig_address_en
出力
これは Channel and TX PLL reconfiguration 画面で選択できる
オプションの信号です。この信号は、Channel and TX PLL
select/reconfig オプションの下に分類されているダイナミック・
リコンフィギュレーション・モードにのみ適用されます。
ダイナミック・リコンフィギュレーション・コントローラは、
reconfig_address_en をアサートして、
reconfig_address_out[5:0] が変化したことを示します。この
信号は、ダイナミック・リコンフィギュレーション・コントローラが
.mif の 1 つの 16 ビット・ワードの書き込みを完了した後でのみア
サートされます。
reset_reconfig_address
入力
これは Channel and TX PLL reconfiguration 画面で選択できる
オプションの信号です。この信号は、Channel and TX PLL
select/reconfig オプションの下に分類されているダイナミック・
リコンフィギュレーション・モードにのみ適用されます。
リコンフィギュレーション中に ALTGX_RECONFIG インスタンスに
よって使用されるリコンフィギュレーション・アドレスをリセットす
るには、この信号をイネーブルにして、1 reconfig_clk クロック・
サイクルの間アサートします。
reconfig_data[15:0]
入力
この信号は、Channel and TX PLL select/reconfig オプションの下に
分類されているダイナミック・リコンフィギュレーション・モードに
のみ適用されます。これはリコンフィギュレーション情報を伝達する
16 ビット・ワードです。この情報はユーザーが生成する必要がある
.mif ファイルに保存されます。ALTGX_RECONFIG インスタンスは、
.mif ライト・トランザクションごとに、write_all 信号を使用して
ユーザーが reconfig_data [15:0] を提供することを要求します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–18
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–2. ダイナミック・リコンフィギュレーション・コントローラのポート・リスト
（ALTGX_RECONFIG インスタンス） ( ８ / ８ )
入力 / 出力
説明
rate_switch_ctrl[1:0]
入力
この信号は、Data Rate Division in TX モードを選択した場合に使用で
きます。ここで設定する値に基づいて、トランスミッタ・チャネルの
ローカル・ディバイダの分周設定が変更されます。このポートの正当
な値は、以下のとおりです。
2'b00 − 1 分周
2'b01 − 2 分周
2'b10 − 4 分周
2'b11 −サポートされていません
詳細は、5–61 ページの「Data Rate Division in TX モード」を参照し
てください。
rate_switch_out[1:0]
入力
この信号は Data Rate Division in TX モードを選択した場合に使用でき
ます。このポートでトランスミッタ・チャネルの既存のローカル・
ディバイダ設定を読み出すことができます。この信号のデコーディン
グは、以下のとおりです。
2'b00 − 1 分周
2'b01 − 2 分周
2'b10 − 4 分周
2'b11 −サポートされていません
詳細は、5–64 ページの「Data Rate Division in TX 動作」を参照して
ください。
logical_tx_pll_sel[1:0]
入力
このポートでは、リコンフィギュレーションする TX PLL の ID を指定
します。トランシーバ・チャネルがリッスンする TX PLL の ID を指定
することもできます。この信号をイネーブルすると、この信号に設定
した値が、.mif に含まれている logical_tx_pll 値に上書きされま
す。リコンフィギュレーションが行われるまで、このポートの値は一
定のロジック・レベルに維持する必要があります。
logical_tx_pll_sel_en
入力
特定の状況でのみ logical_tx_pll_sel[1:0] ポートを使用し、
それ以外の状況では .mif 内の logical_tx_pll 値を使用する場合
は、オプションの logical_tx_pll_sel_en ポートをイネーブルし
ます。logical_tx_pll_sel_en がイネーブルされ、1 に設定され
たときにのみ、ダイナミック・リコンフィギュレーション・コント
ローラは logical_tx_pll_sel[1:0] を使用して TX PLL を識別し
ます。リコンフィギュレーションが行われるまで、このポートの値は
一定のロジック・レベルに維持する必要があります。
channel_reconfig_done
出力
この信号が 1 reconfig_clk クロック・サイクルの間 High になる
と、ダイナミック・リコンフィギュレーション・コントローラが .mif
内のすべてのワードの書き込みを終了したことを示します。この信号
は、Channel and CMU PLL reconfiguration モードと Channel
reconfiguration with TX PLL select モードにのみ適用されます。
ポート名
表 5–2 の注 :
(1) 入力ビットのすべての組み合わせが正当な値であるわけではありません。
(2) PCI Express (PIPE) モードでは、PCI E 仕様に準拠するためにこの入力を 001 に接続する必要があります。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–19
ALTGX インスタンスと ALTGX_RECONFIG インスタンスのクロック要件
この項では、ALTGX インスタンス（トランシーバ・インスタンス）と ALTGX_RECONFIG イ
ンスタンス（ダイナミック・リコンフィギュレーション・コントローラ・インスタンス）に対
するダイナミック・リコンフィギュレーション・クロック要件について説明します。
ALTGX インスタンスのクロック要件
PCI Express (PIPE) コンフィギュレーション以外のすべての機能モード・コンフィギュレーショ
ンでは、ALTGX インスタンスの reconfig_clk 入力ポートは、ALTGX_RECONFIG インス
タンスの reconfig_clk 入力ポートに接続されるのと同じクロックに接続する必要がありま
す。
ALTGX インスタンスの PCI Express (PIPE) コンフィギュレーションの場合、reconfig_clk
ではなく fixedclk を使用してダイナミック・リコンフィギュレーション・プロセスをクロッ
クする必要があります。表 5–3 に、reconfig_clk 入力ポートと fixedclk 入力ポートの周
波数値の範囲を示します。
表 5–3. ALTGXインスタンスのダイナミック・リコンフィギュレーション・クロック設定 注 (1)
クロック入力
周波数範囲
37.5 MHz ∼ 50 MHz
reconfig_clk
fixedclk（PCI Express [PIPE] コンフィギュレーションの場合のみ）
125 MHz
表 5–3 の注 :
(1) アルテラは、reconfig_clk および fixedclk 信号をグローバル・クロック・リソースでドライブする
ことを推奨しています。
ALTGX_RECONFIG インスタンスのクロック要件
ALTGX_RECONFIG インスタンスの reconfig_clk 入力ポートは、ALTGX インスタンスの
reconfig_clk 入力ポートに接続されるのと同じクロックに接続する必要があります。
表 5–4 に、ALTGX インスタンスの Receiver only、Receiver and Transmitter、および Transmitter
only コンフィギュレーション・モードにおける reconfig_clk 入力ポートの周波数値の範囲
を示します。表 5–4 では、ALTGX コンフィギュレーションに基づいて、ALTGX_RECONFIG
インスタンスの reconfig_clk 入力ポートのクロック要件も示しています。
1
ALTGX_RECONFIG インスタンスによって制御される ALTGX コンフィギュレーション
（Receiver only、Transmitter only、Receiver and Transmitter コンフィギュレーション）に基
づいて、最高速の reconfig_clk 周波数値を選択します。これは、レシーバ・チャネルのオ
フセット・キャンセレーション・コントロールと、トランスミッタおよびレシーバ・チャネル
のダイナミック・リコンフィギュレーションの両方を満足します。
表 5–4. ALTGX インスタンスの reconfig_clk 設定
注 (1)
ALTGX インスタンスのコンフィギュレーション
reconfig_clk 周波数範囲
Receiver and Transmitter リコンフィギュレーションのコン
フィギュレーション
37.5 MHz ∼ 50 MHz
Receiver only リコンフィギュレーションのコンフィギュレー
ション
37.5 MHz ∼ 50 MHz
Transmitter only リコンフィギュレーションのコンフィギュ
レーション
2.5 MHz ∼ 50 MHz
表 5–4 の注 :
(1) アルテラは、 reconfig_clk 信号をグローバル・クロック・リソースでドライブすることを推奨してい
ます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–20
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
ALTGX_RECONFIG インスタンスと ALTGX インスタンスのインタフェース
こ の 項 で は、ALTGX_RECONFIG MegaWizard Plug-In Manager と ALTGX MegaWizard
Plug-In Manager で使用できるさまざまなダイナミック・リコンフィギュレーション設定とそ
の使用方法について説明します。ALTGX_RECONFIG インスタンスと ALTGX インスタンス間
のインタフェース信号や接続に関する情報も提供します。
デザインで ALTGX_RECONFIG インスタンスを ALTGX インスタンスに接続するには、以下の
2 つの方法があります。
■
単一ダイナミック・リコンフィギュレーション・コントローラ — 1 つの ALTGX_RECONFIG
インスタンスを使用して、デザイン内のすべての ALTGX インスタンスを制御できます。
図 5–5 に、複数の ALTGX インスタンスを制御する 1 つの ALTGX_RECONFIG インスタンスの
ブロック図を示します。
図 5–5. 1 個のダイナミック・リコンフィギュレーション・コントローラを持つデザインのブロック図
reconfig_fromgxb [n:0]
ALTGX Instance 1
ALTGX_RECONFIG Instance
ALTGX Instance 2
reconfig_togxb [3:0]
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
■
5–21
複数のダイナミック・リコンフィギュレーション・コントローラ — デザインで複数の
ALTGX_RECONFIG インスタンスを使用し、各 ALTGX インスタンスをそれぞれの
ALTGX_RECONFIG インスタンスで制御します。
図 5–6 に、それぞれが 1 つの ALTGX インスタンスを制御する複数の ALTGX_RECONFIG イン
スタンスのブロック図を示します。
図 5–6. 複数のダイナミック・リコンフィギュレーション・コントローラを持つデザインのブロック図
reconfig_fromgxb [n:0]
ALTGX_RECONFIG Instance 1
ALTGX Instance 1
reconfig_togxb [3:0]
reconfig_fromgxb [n:0]
ALTGX_RECONFIG Instance 2
ALTGX Instance 2
reconfig_togxb [3:0]
トランシーバ・チャネルのダイナミック・リコンフィギュレーションをイネーブルするには、
以下のことを理解しておく必要があります。
© 2009 年 3 月
■
論理チャネル・アドレッシング — ダイナミック・リコンフィギュレーション・コントロー
ラは、論理チャネル・アドレスを使用してトランシーバ・チャネルを識別します。ALTGX
MegaWizard Plug-In Manager の Reconfig 画面の What is the starting channel number? オ
プションで、ALTGX インスタンス内のすべてのチャネルの論理チャネル・アドレスを設定
できます。この概念については、5–22 ページの「論理チャネル・アドレッシング」で詳し
く説明します。
■
ALTGX_RECONFIG インスタンスで制御されるチャネルの総数 — デザイン内の各ダイナ
ミック・リコンフィギュレーション・コントローラは、1 つの ALTGX インスタンスまたは
複数の ALTGX インスタンスに接続できます。これらの各 ALTGX インスタンス内のチャネ
ル数に基づいて、ダイナミック・リコンフィギュレーション・コントローラで制御される
チャネルの総数を ALTGX_RECONFIG MegaWizard Plug-In Manager で設定する必要があ
ります。この概念については、5–34 ページの「ALTGX_RECONFIG インスタンスで制御さ
れるチャネルの総数」で説明します。
■
ALTGXインスタンスとALTGX_RECONFIGインスタンス間のreconfig_fromgxbポート
および reconfig_togxb ポートの接続。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–22
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
論理チャネル・アドレッシング
ALTGX インスタンスを Basic (PMA Direct) 機能モードでコンフィギュレーションすると、
ALTGX インスタンス内のチャネルはすべて、PMA のみのチャネルになります。割り当てるピ
ンに応じて、PMA のみのチャネルは次のいずれかです。
■
PMA のみの通常のトランシーバ・チャネル
または
■
CMU チャネル
ただし、PCS ブロックと PMA ブロックの両方で ALTGX インスタンスをコンフィギュレーショ
ンした場合、ALTGX インスタンス内のチャネルはすべて通常のトランシーバ・チャネルにし
かなりません。
以下の項では、通常のトランシーバ・チャネル、PMA のみのチャネル、および PMA のみの
チャネルと Basic (PMA Direct) 機能モードでない通常のトランシーバ・チャネルとの組み合わ
せに対する、論理チャネル・アドレッシングの概念を説明します。
通常のトランシーバ・チャネルの論理チャネル・アドレッシング
この項では、通常のトランシーバ・チャネルに対する異なるケース・シナリオを使用して、What
is the starting channel number? オプションを設定する方法を説明します。
図 5–7に、ALTGX MegaWizard Plug-In ManagerのReconfig画面のWhat is the starting channel
number? オプションを示します。
図 5–7. ALTGX MegaWizard Plug-In Manager の What is the Starting Channel Number? オプション
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–23
この値は ALTGX インスタンス内のすべてのトランシーバ・チャネルの論理チャネル・アドレ
スを決定します。ALTGX インスタンスの開始チャネル番号は常に 4 の倍数に設定する必要が
あります。
1
後続の ALTGX インスタンスがある場合、What is the starting channel number? オプションに
は、4 の次の倍数を設定する必要があります。
1
What is the starting channel number? オプションで入力した値に基づいて、ATLGX
MegaWizard Plug-In Manager は、ALTGX インスタンス内のすべてのチャネルの論理チャネ
ル・アドレスに連続番号を割り当てます。
以下の項では、通常のトランシーバ・チャネルの論理チャネル・アドレッシングについて、5
つのシナリオ例を詳しく説明します。
1
最初の 3 つのシナリオ例：ケース 1、2、および 3 に、2 つの ALTGX インスタンスに接続された 1 つ
の ALTGX_RECONFIG インスタンスを示します。これら 3 つのケースの間の違いは、ALTGX
インスタンスでコンフィギュレーションされたチャネル数です。
通常のトランシーバ・チャネル：ケース 1
表 5–5 に、ケース 1 のシナリオ例を示します。
表 5–5. ALTGX インスタンスの論理チャネル・アドレッシング、ケース 1 のシナリオ例
ALTGX インスタンス数
シナリオ例
ケース 1
ALTGX_RECONFIG インスタンス数
2 つの ALTGX インスタンス：
■
ALTGX インスタンス 1 (1 チャネル )
■
ALTGX インスタンス 2 (3 チャネル )
両方の ALTGX インスタンスを制御す
る 1 つの ALTGX_RECONFIG インス
タンス
表 5–6 に、ケース 1 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
を示します。
表 5–6. ケース 1 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
ALTGX_RECONFIG
インスタンス
ALTGX インスタンス
ALTGX MegaWizard Plug-In
Manager の設定
ALTGX インスタンス 1
ALTGX インスタンス 2
General 画面の What is the
number of channels?
1
3
このオプションを 0 に
設定します。
Reconfig 画面の What is the
starting channel number?
開始チャネル番号は 4 ずつ
増分されるため、次の ALTGX
インスタンスの開始チャネル
番号は 4 の倍数で設定する
必要があります。したがって、
このオプションは 4 に設定し
ます。
ALTGX_RECONFIG
インスタンス 1：
ALTGX インスタンス 1 と
ALTGX インスタンス 2 の
両方を制御します。
ALTGX_RECONFIG インスタ
ンス 1 の設定は、5–36 ページ
の表 5–17 を参照してくださ
い。
第 1 チャネルの論理
第 1 ∼ 3 チャネルの論理
チャネル・アドレスは 0 です。 チャネル・アドレスは、
それぞれ 4、5、6 です。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–24
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
図 5–8 に、ALTGX インスタンス 1 と ALTGX インスタンス 2 のすべてのチャネルの論理チャネ
ル・アドレスを示します。
図 5–8. ケース 1 − ALTGX インスタンスと ALTGX_RECONFIG インスタンスのブロック図
Case 1
Set the What is the number of
channels controlled by the
reconfig controller? option = 8
注 (1)
ALTGX Instance 1
Single Channel Instance
The What is the starting channel number? option = 0
reconfig_fromgxb [16:0]
Channel 0
(logical_address_channel = 0)
ALTGX_RECONFIG Instance
reconfig_fromgxb [33:0]
(2)
ALTGX Instance 2
Three Channel Instance
The What is the starting channel number? option = 4
Channel 0
(logical_address_channel = 4)
reconfig_fromgxb [16:0]
Channel 1
(logical_address_channel = 5)
Channel 2
(logical_address_channel = 6)
reconfig_togxb [3:0]
図 5–8 の注 :
(1) 詳細は、5–23 ページの「通常のトランシーバ・チャネル：ケース 1」を参照してください。
(2) reconfig_fromgxb[33:0] = {reconfig_fromgxb[16:0], reconfig_fromgxb[16:0]}。
通常のトランシーバ・チャネル：ケース 2
表 5–7 に、ケース 2 のシナリオ例を示します。
表 5–7. ALTGX インスタンスの論理チャネル・アドレッシング、ケース 2 のシナリオ例
ALTGX インスタンス数
シナリオ例
ケース 2
Stratix IV Device Handbook Volume 2
2 つの ALTGX インスタンス：
■
ALTGX インスタンス 1 (6 チャネル )
■
ALTGX インスタンス 2 (3 チャネル )
ALTGX_RECONFIG インスタンス数
両方の ALTGX インスタンスを制御す
る 1 つの ALTGX_RECONFIG インス
タンス
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–25
表 5–8 に、ケース 2 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
を示します。
表 5–8. ケース 2 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
ALTGX_RECONFIG
インスタンス
ALTGX インスタンス
ALTGX MegaWizard Plug-In
Manager の設定
ALTGX インスタンス 1
ALTGX インスタンス 2
General 画面の What is the
number of channels?
6
3
このオプションを 0 に設定し
ます。
開始チャネル番号は 4 ずつ増
分されるため、次の ALTGX
インスタンスの開始チャネル
番号は 4 の倍数で設定する必
要があります。したがって、
このオプションは 8 に設定し
ます。
第 1 ∼ 6 チャネルの論理チャ
ネル・アドレスは、それぞれ
0、1、2、3、4、5 です。
第 1 ∼ 3 チャネルの論理チャ
ネル・アドレスは、それぞれ
8、9、10 です。
Reconfig 画面の What is the
starting channel number?
1
© 2009 年 3 月
ALTGX_RECONFIG
インスタンス 1：
ALTGX インスタンス 1 と
ALTGX インスタンス 2 の
両方を制御します。
詳細は、5–36 ページの表 5–17
の ALTGX_RECONFIG インス
タンス 1 の設定を参照してく
ださい。
ケース 2 の場合、論理チャネル・アドレス 4 および 5 は ALTGX インスタンス 1 の 5 番目と 6 番目の
チャネルによってすでに使用されているため、
（ケース 1 のように）ALTGX インスタンス 2 に
対しては What is the starting channel number? オプションを 4 に設定しないでください。
ALTGX インスタンス 2 の開始チャネル番号として、4 の次の倍数を割り当ててください。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–26
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
図 5–9 に、ALTGX インスタンス 1 と ALTGX インスタンス 2 のすべてのチャネルの論理チャネ
ル・アドレスを示します。
図 5–9. ケース 2 − ALTGX インスタンスと ALTGX_RECONFIG インスタンスのブロック図
注 (1)
ALTGX Instance 1
Six Channel Instance
The What is the starting channel number? option = 0
Case 2
Channel 0
(logical_address_channel = 0)
Channel 1
(logical_address_channel = 1)
reconfig_fromgxb [33:0]
Channel 2
(logical_address_channel = 2)
Channel 3
(logical_address_channel = 3)
Set the What is the number of
channels controlled by the
reconfig controller? option = 12
(1)
Channel 4
(logical_address_channel = 4)
ALTGX_RECONFIG Instance
reconfig_fromgxb [50:0]
Channel 0
(logical_address_channel = 5)
(2)
ALTGX Instance 2
Three Channel Instance
The What is the starting channel number? option = 8
Channel 0
(logical_address_channel = 8)
Channel 0
(logical_address_channel = 9)
reconfig_fromgxb [16:0]
Channel 0
(logical_address_channel = 10)
reconfig_togxb [3:0]
図 5–9 の注 :
(1) 詳細は、5–24 ページの「通常のトランシーバ・チャネル：ケース 2」を参照してください。
(2) reconfig_fromgxb[50:0] = {reconfig_fromgxb[16:0], reconfig_fromgxb[33:0]}.
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–27
通常のトランシーバ・チャネル：ケース 3
表 5–9 に、ケース 3 のシナリオ例を示します。
表 5–9. ALTGX インスタンスの論理チャネル・アドレッシング、ケース 3 のシナリオ例
ALTGX インスタンス数
シナリオ例
ケース 3
ALTGX_RECONFIG インスタンス数
2 つの ALTGX インスタンス：
■
ALTGX インスタンス 1 (6 チャネル )
■
ALTGX インスタンス 2 (6 チャネル )
両方の ALTGX インスタンスを制御す
る 1 つの ALTGX_RECONFIG インス
タンス
表 5–10 に、ケース 3 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
を示します。
表 5–10. ケース 3 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
ALTGX_RECONFIG
インスタンス
ALTGX インスタンス
ALTGX MegaWizard Plug-In
Manager の設定
ALTGX インスタンス 1
ALTGX インスタンス 2
General 画面の What is the
number of channels?
6
6
このオプションを 0 に
設定します。
Reconfig 画面の What is the
starting channel number?
開始チャネル番号は 4 ずつ
増分されるため、次の ALTGX
インスタンスの開始チャネル
番号は 4 の倍数で設定する
必要があります。したがって、
このオプションは 8 に設定し
ます。
ALTGX_RECONFIG
インスタンス 1：
ALTGX インスタンス 1 と
ALTGX インスタンス 2 の
両方を制御します。
詳細は、5–36 ページの表 5–17
の ALTGX_RECONFIG インス
タンス 1 の設定を参照してく
ださい。
第 1 ∼ 3 チャネルの論理
第 1 ∼ 6 チャネルの論理
チャネル・アドレスは、それ
チャネル・アドレスは、それ
ぞれ 0、1、2、3、4、5 です。 ぞれ 8、9、10、11、12、13
です。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–28
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
ケース 2 の場合、論理チャネル・アドレス 4 および 5 は ALTGX インスタンス 1 の 5 番目と 6
番目のチャネルによってすでに使用されているため、
（ケース 1 のように）ALTGX インスタン
ス 2 に対しては What is the starting channel number? オプションを 4 に設定しないでくださ
い。ALTGX インスタンス 2 の開始チャネル番号として、4 の次の倍数を割り当ててください。
図 5–10 に、ALTGX インスタンス 1 と ALTGX インスタンス 2 のすべてのチャネルの論理チャ
ネル・アドレスを示します。
図 5–10. ケース 3 における ALTGX インスタンスと ALTGX_RECONFIG インスタンスのブロック図
注 (1)
ALTGX Instance 1
Six Channel Instance
The What is the starting channel number? option = 0
Tx only Channel 0
(logical_address_channel = 0)
Case 3
Tx only Channel 1
(logical_address_channel = 1)
reconfig_fromgxb [33:0]
Tx only Channel 2
(logical_address_channel = 2)
Set the What is the number of
channels controlled by the
reconfig controller? option = 16
Tx only Channel 3
(logical_address_channel = 3)
(1)
Tx only Channel 4
(logical_address_channel = 4)
Tx only Channel 5
(logical_address_channel = 5)
reconfig_fromgxb [67:0] (2)
ALTGX_RECONFIG Instance
ALTGX Instance 2
Six Channel Instance
The What is the starting channel number? option = 8
Rx only Channel 0
(logical_address_channel = 8)
Rx only Channel 1
(logical_address_channel = 9)
Rx only Channel 2
(logical_address_channel = 10)
reconfig_fromgxb [33:0]
Rx only Channel 3
(logical_address_channel = 11)
Rx only Channel 4
(logical_address_channel = 12)
Rx only Channel 5
(logical_address_channel = 13)
reconfig_togxb [3:0]
図 5–10 の注 :
(1) 詳細は、5–27 ページの「通常のトランシーバ・チャネル：ケース 3」を参照してください。
(2) reconfig_fromgxb[67:0] = {reconfig_fromgxb[33:0], reconfig_fromgxb[33:0]}.
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–29
通常のトランシーバ・チャネル：ケース 4
同様に、この例では複数の ALTGX_RECONFIG インスタンスがあり、それぞれがデザイン内
の 1 つの ALTGX インスタンスを制御します。
ケース 4 では、What is the starting channel number? オプションの設定が異なるシナリオにつ
いて説明します。このシナリオは、各 ALTGX インスタンスに独自の ALTGX_RECONFIG イン
スタンスがあると仮定しています。
表 5–11 に、ケース 4 のシナリオ例を示します。
表 5–11. ALTGX インスタンスの論理チャネル・アドレッシング、ケース 4 のシナリオ例
シナリオ例
ALTGX インスタンス数
ケース 4
2 つの ALTGX
インスタンス：
ALTGX_RECONFIG インスタンス数
2 つの ALTGX_RECONFIG インスタンス：
ALTGX_RECONFIG インスタンス 1 と
■ ALTGX インスタンス 1 ALTGX_RECONFIG インスタンス 2
ALTGX_RECONFIG インスタンス 1 は ALTGX インスタ
■ ALTGX インスタンス 2
ンス 1 を制御します。
ALTGX_RECONFIG インスタンス 2 は ALTGX インスタ
ンス 2 を制御します。
表 5–12 に、ケース 4 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
を示します。
表 5–12. ケース 4 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
ALTGX インスタンス
ALTGX MegaWizard
Plug-In Manager の設定
ALTGX インスタンス 1
ALTGX インスタンス 2
5
5
General 画面の What
is the number of
channels?
Reconfig 画面の What
is the starting channel
number?
© 2009 年 3 月
このオプションを 0 に
設定します。
このオプションを 0 に
設定します（ALTGX
インスタンス 2 は別の
ALTGX_RECONFIG
インスタンス 2 で制御
されます）。
第 1 ∼ 5 チャネルの
論理チャネル・
アドレスは、それぞれ
0、1、2、3、4 です。
第 1 ∼ 3 チャネルの
論理チャネル・
アドレスは、それぞれ、
0、1、2、3、4 です。
Altera Corporation
ALTGX_RECONFIG
インスタンス
ALTGX_RECONFIG
インスタンス
ALTGX_RECONFIG
インスタンス 1：
ALTGX インスタンス 1
を制御します。
詳細は、5–36 ページの
表 5–17 の ALTGX_
RECONFIG インスタン
ス 1 の設定を参照して
ください。
ALTGX_RECONFIG
インスタンス 2：
ALTGX インスタンス 2
を制御します。
詳細は、5–36 ページの
表 5–17 の ALTGX_
RECONFIG インスタン
ス 2 の設定を参照して
ください。
Stratix IV Device Handbook Volume 2
5–30
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
図 5–11 に、ALTGX インスタンス 1 と ALTGX インスタンス 2 のすべてのチャネルの論理チャ
ネル・アドレスを示します。
図 5–11. ケース 4 における ALTGX インスタンスと ALTGX_RECONFIG インスタンスのブロック図
注 (1)
ALTGX Instance 1
Five Channel Instance
The What is the starting channel number? option = 0
Set the What is the number of
channels controlled by the
reconfig controller? option = 8
Case 4
Channel 0
(logical_address_channel = 0)
(1)
Channel 1
(logical_address_channel = 1)
Channel 2
(logical_address_channel = 2)
reconfig_fromgxb [33:0]
Channel 3
(logical_address_channel = 3)
ALTGX_RECONFIG Instance 1
reconfig_togxb [3:0]
Set the What is the number of
channels controlled by the
reconfig controller? option = 8
Channel 4
(logical_address_channel = 4)
ALTGX Instance 2
Five Channel Instance
The What is the starting channel number? option = 0
(1)
Channel 0
(logical_address_channel = 0)
Channel 1
(logical_address_channel = 1)
reconfig_fromgxb [33:0]
Channel 2
(logical_address_channel = 2)
ALTGX_RECONFIG Instance 2
reconfig_togxb [3:0]
Channel 3
(logical_address_channel = 3)
Channel 4
(logical_address_channel = 4)
図 5–11 の注 :
(1) 詳細は、5–29 ページの「通常のトランシーバ・チャネル：ケース 4」を参照してください。
通常のトランシーバ・チャネル：ケース 5
この例では、デザインに ALTGX インスタンス（ALTGX インスタンス 1）と ALTGX_RECONFIG
インスタンスが 1 つずつしかありません。
■
ALTGX インスタンス 1 −このインスタンスのチャネル数は 1 です。
■
ALTGX .v または ALTGX.vhd は、デザイン内で 5 回スタンプされます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–31
表 5–13 に、ケース 5 のシナリオ例を示します。
表 5–13. ALTGX インスタンスの論理チャネル・アドレッシング、ケース 5 のシナリオ例
シナリオ例
ケース 5
ALTGX インスタンス数
ALTGX_RECONFIG インスタンス数
5 回スタンプされる 1 つの ALTGX
スタンプされた 5 つの ALTGX.v
インスタンス（ALTGX インスタンス 1） または ALTGX.vhd インスタンスを
すべて制御する 1 つの ALTGX_
RECONFIG インスタンス
ALTGX インスタンス 1 のパラメータ設定
What is the starting channel number? オプションを 0 に設定します。これは、ATLGX
MegaWizard Plug-In Manager で、ALTGX インスタンス 1 の単一チャネルの論理チャネル・ア
ドレスが 0 に設定されることを意味します。
上記のコンフィギュレーション済みトランシーバ・インスタンスを 5 回スタンプすると、他の
4 つのインスタンス（インスタンス 2、インスタンス 3、インスタンス 4、インスタンス 5）の
開始チャネル番号は、それぞれ 4、8、12、16 になります。
他のスタンプされたインスタンスの開始チャネル番号は、defparam パラメータ（Verilog 用）
を使用して以下のように指定します。
defparam instance2. starting_channel_number = 4;
defparam instance3. starting_channel_number = 8; 残りのスタンプされたイ
ンスタンスに対しても同様。
PMA のみのチャネルに対する論理チャネル・アドレッシング
この項では、PMA のみのチャネルを持つ ALTGX インスタンスの What is the starting channel
number? オプションを設定する方法を説明します。デザインでトランシーバ・チャネルの PMA
部分のみが必要な場合は、ALTGX MegaWizard Plug-In Manager を General 画面において、
Basic (PMA direct) 機能モードでコンフィギュレーションします。したがって、ALTGX インス
タンスのすべてのチャネルが PMA のみのチャネルとしてコンフィギュレーションされます。
PMA のみのチャネルは、CMU チャネル、Basic (PMA direct) 機能モードでコンフィギュレー
ションされた通常のトランシーバ・チャネル、あるいは CMU チャネルと Basic (PMA direct)
機能モードでコンフィギュレーションされた通常のトランシーバ・チャネルの両方で構成され
ます。
1
CMU チャネルは、常に PMA のみのチャネルです。通常のトランシーバ・チャネルは、オプショ
ンにより PMA のみのチャネルとしてコンフィギュレーションできます。
5–22 ページの図 5–7 に示したのと同じ What is the starting channel number? オプションで、
PMA のみのチャネルの開始チャネル番号を設定します。
What is the starting channel number? オプションで設定した値により、ALTGX インスタンス
内のすべての PMA のみのチャネルの論理チャネル・アドレスが決まります。What is the
starting channel number? オプションは常に 4 の倍数で設定してください。
また、同じ ALTGX インスタンス内の PMA のみのチャネルの論理チャネル・アドレスも 4 の
倍数で増分されます（論理チャネル・アドレスは同じ ALTGX インスタンス内で 1 ずつ増分さ
れるため、Basic (PMA direct) 機能モード以外でコンフィギュレーションされた通常のトラン
シーバ・チャネルの論理チャネル・アドレッシングとは異なります）
。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–32
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–14 に、What is the starting channel number? オプションで設定した値に基づいて、PMA
のみのチャネルに対する論理チャネル・アドレスが設定されるケースのシナリオ例を示します。
表 5–14 に、ケース 6 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
を示します。
表 5–14. ケース 6 における通常のトランシーバ・チャネルの論理チャネル・アドレッシング
ALTGX インスタンス
ALTGX MegaWizard Plug-In Manager の
設定
Basic (PMA direct) 機能モードで
コンフィギュレーションされた ALTGX
インスタンス 1
General 画面の What is the number of
channels?
8 (PMA-only channels)
Reconfig 画面の What is the starting
channel number?
このオプションを 0 に設定します。
1
ALTGX_RECONFIG インスタンス
ALTGX_RECONFIG インスタンス 1：
ALTGX インスタンス 1 を制御します。
詳細は、5–38 ページの表 5–18 の
ALTGX_RECONFIG インスタンス 1 の設
定を参照してください。
第 1 ∼ 6 チャネルの論理チャネル・
アドレスは、それぞれ 0、4、8、12、
16、20、24、28 です。
後続の ALTGX インスタンスがある場合、開始チャネル番号には 4 の次の倍数を設定する必要が
あります。
論理チャネル・アドレッシング：PMA のみのチャネルと Not in Basic (PMA Direct) 機能モー
ドの通常のトランシーバ・チャネルとの組み合わせ
この項では、同じ ALTGX_RECONFIG インスタンスで制御される複数の ALTGX インスタンス
に対して What is the starting channel number? オプションを設定する方法を説明します。1 つ
の ALTGX インスタンスは PMA のみのチャネルを持ち、他の ALTGX インスタンスは、Basic
(PMA Direct) 機能モードでない通常のトランシーバ・チャネルを持つことができます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–33
表 5–15 に、What is the starting channel number? オプションで設定した値に基づいて、PMA
のみのチャネルと通常のトランシーバ・チャネルの両方の論理チャネル・アドレスが設定され
るケースのシナリオ例を示します。
表 5–15. ケース 7 における、PMA のみのチャネルと Basic (PMA Direct) 機能モードでない通常のトランシーバ・
チャネルとの組み合わせの論理チャネル・アドレッシング
ALTGX_RECONFIG
インスタンス
ALTGX インスタンス
ALTGX MegaWizard Plug-In
Manager の設定
Basic 機能モードで
コンフィギュレーション
された ALTGX インスタンス 1
ALTGX インスタンス 2
General 画面の What is the
number of channels?
6
6
Reconfig 画面の What is the
starting channel number?
このオプションを 0 に
設定します。
開始チャネル番号は 4 ずつ
増分されるため、次の ALTGX
インスタンスの開始チャネル
番号は 4 の倍数で設定する
必要があります。したがって、
ALTGX インスタンス 2 に対し
ては、このオプションを 8 に
設定してください。開始チャ
ネル番号の 0 と 4 は ALTGX
インスタンス 1 ですでに使用
されています。
第 1 ∼ 5 チャネルの論理
チャネル・アドレスは、それ
ぞれ 0、1、2、3、4 です。
第 1 ∼ 4 チャネルの論理
チャネル・アドレスは、それ
ぞれ 8、12、16、20 です。
ALTGX_RECONFIG
インスタンス 1：
ALTGX インスタンス 1 と
ALTGX インスタンス 2 の
両方を制御します。
詳細は、5–38 ページの表 5–19
の ALTGX_RECONFIG インス
タンス 1 の設定を参照してく
ださい。
可能な最上位論理チャネル・アドレス
表 5–16 に、Stratix IV デバイスのトランシーバ・チャネルに割り当て可能な最上位論理チャネ
ル・アドレスを示します。
最大の Stratix IV GX デバイスにおけるトランシーバ・チャネルの最大数は 48 です（このうち
24 本はデバイス右側の 4 つのトランシーバ・ブロックにあり、他の 24 本はデバイス左側の 4
つのトランシーバ・ブロックにあります）。
これらの 48 本のトランシーバ・チャネルは、48 本の Transmitter only チャネル、および 48 本
の Receiver only チャネルとして個別にコンフィギュレーションできます。これはデザインで、
48 の Transmitter only ALTGX インスタンスと 48 の Receiver only ALTGX インスタンスを使
用して達成できます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–34
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–16. 可能な最上位論理チャネル・アドレス
ALTGX_RECONFIG
インスタンス
96 の ALTGX インスタンス
ALTGX MegaWizard Plug-In
Manager の設定
ALTGX インスタンス 1
ALTGX インスタンス 2
General 画面の What is the
number of channels?
48
48
Reconfig 画面の What is the
starting channel number?
TX インスタンス 1： 0
TX インスタンス 2： 4
.
.
.
.
.
.
TX インスタンス 48： 184
ALTGX_RECONFIG
インスタンス 1：
96 の ALTGX インスタンスす
べてを制御します。
RX インスタンス 1：188
RX インスタンス 2：192
.
.
.
.
.
.
RX インスタンス 48：380
最上位論理チャネル・アドレスは 96 番目の ALTGX インスタンス内の Receiver only チャネル
に割り当てられます。したがって、設定は 380 です。
1
Stratix IV デバイスのトランシーバ・チャネルに割り当て可能な最上位論理チャネル・アドレス
は、チャネルが通常のトランシーバ・チャネルであるか、PMA のみのチャネルかに関係なく
同じです。
Quartus II ソフトウェアは論理チャネルを物理的配置に自動的にパックします。物理的配置に
は、複数チャネルの同一トランシーバ・ブロックへの結合が含まれます。詳細は、5–133 ペー
ジの「ダイナミック・リコンフィギュレーションをイネーブルにした トランシーバ・チャネル
の結合」を参照してください。
ALTGX_RECONFIG インスタンスで制御されるチャネルの総数
ダイナミック・リコンフィギュレーション・コントローラは、それに接続されるチャネルの総
数 に 関 す る 情 報 を 必 要 と し ま す。こ の 情 報 に 応 じ て、reconfig_fromgxb、
logical_channel_address 入力ポートの幅が異なります。したがって、図 5–12 に示すよう
に、ALTGX_RECONFIG MegaWizard Plug-In Manager の Reconfiguration settings 画面の
What is the number of channels controlled by the reconfig controller? オプションで、この値
を指定してください。
この項では、ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG
インスタンス）で制御されるチャネルの総数を設定する方法について説明します。このオプショ
ンで設定できるチャネルの最大数は 256 です。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–35
図 5–12. ALTGX_RECONFIG MegaWizard Plug-In Manager の What is the Number of Channels Controlled by the
Reconfig Controller? オプション
この例では、1 つの ALTGX_RECONFIG インスタンスがデザインのすべての ALTGX インスタ
ンスを制御します。What is the number of channels controlled by the controller? オプション
を設定する場合、以下のルールを使用します。
■
同じダイナミック・リコンフィギュレーション・コントローラに接続されたすべてのトラ
ンシーバ・インスタンスの中で、最上位の論理チャネル・アドレスを決定します。開始チャ
ネル番号を使用して論理チャネル・アドレスを決定する方法については、5–22 ページの「論
理チャネル・アドレッシング」を参照してください。
■
論理チャネル・アドレスの値を、次に高い 4 の倍数に丸めます。
■
この値を What is the number of channels controlled by the reconfig controller? オプショ
ンで設定します。
ALTGX_RECONFIG インスタンスで制御されるチャネルの総数−通常のトランシーバ・チャネル
以下で説明したシナリオ例を検討してみましょう。
■
5–19 ページの表 5–4
■
5–23 ページの表 5–6
■
5–25 ページの表 5–8
■
5–27 ページの表 5–10
■
5–29 ページの表 5–12
こ れ ら の 表 の 情 報 を 使用し、同じシナリオ例に対して What is the number of channels
controlled by the reconfig controller オプションを設定します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–36
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
表 5–17 に、ケース 1 ∼ 5 における ALTGX および ALTGX_RECONFIG インスタンス 1 と 2 の
設定を示します。
表 5–17. ケース 1 ∼ 5 における ALTGX および ALTGX_RECONFIG インスタンス 1 と 2 の設定 ( １ / ２ )
シナリオ例
ALTGX インスタンス 1
の設定
ALTGX インスタンス 2
の設定
1 本の通常のトラン
シーバ・チャネル。
■
3 本の通常のトラン
シーバ・チャネル。
Reconfig 画面の
What is the starting
channel number?
オプションを 0 に
設定します。
■ 第 1 チャネルの
論理チャネル・
アドレスは 0 です。
■
■
6 本の通常のトラン
シーバ・チャネル。
■
3 本の通常のトラン
シーバ・チャネル。
■
Reconfig 画面の
What is the starting
channel number?
オプションを 0 に
設定します。
■
Reconfig 画面の
What is the starting
channel number?
オプションを 8 に
設定します。
ケース 1
このデザインでの
ALTGX インスタンスと
ALTGX_RECONFIG イ
ンスタンスのブロック
図は、5–24 ページの
図 5–8 を参照してくだ
さい。
■
ケース 2
このデザインでの
ALTGX インスタンスと
ALTGX_RECONFIG イ
ンスタンスのブロック
図は、5–26 ページの
図 5–9 を参照してくだ
さい。
■
第 1 ∼ 6 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2、3、
4、5 です。
ケース 3
このデザインでの
ALTGX インスタンスと
ALTGX_RECONFIG イ
ンスタンスのブロック
図は、5–28 ページの
図 5–10 を参照してく
ださい。
■
6 本の通常のトラン
シーバ・チャネル。
■
6 本の通常のトラン
シーバ・チャネル。
■
Reconfig 画面の
What is the starting
channel number?
オプションを 0 に設
定します。
■
Reconfig 画面の
What is the starting
channel number?
オプションを 8 に
設定します。
■
■
第 1 ∼ 6 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2、3、
4、5 です。
Stratix IV Device Handbook Volume 2
Reconfig 画面の
What is the starting
channel number?
オプションを 4 に
設定します。
■ 第 1 ∼ 3 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 4、5、6 です。
ALTGX_RECONFIG
インスタンス 1 の設定
■
ALTGX_RECONFIG
インスタンス 2 の設定
ALTGX インスタンス
1 の最上位論理チャ
ネル・アドレス（6）
を決定します。
N/A
それを次の 4 の倍数
に丸めます。
■ Reconfiguration
settings 画面の
What is the number
of channels
controlled by the
controller?
オプションを 8 に設
定します。
■
■
最上位論理
チャネル・アドレス
（10）を決定します。
N/A
それを次の 4 の倍数
に丸めます。
■ Reconfiguration
settings 画面の
What is the number
■ 第 1 ∼ 3 チャネルの
of channels
論理チャネル・
controlled by the
アドレスは、それ
controller?
ぞれ 8、9、10 です。
オプションを 12 に
設定します。
■
■
最上位論理
チャネル・アドレス
（13）を決定します。
N/A
それを次の 4 の倍数
に丸めます。
■ Reconfiguration
settings 画面の
What is the number
■ 第 1 ∼ 6 チャネルの
of channels
論理チャネル・
controlled by the
アドレスは、それ
controller?
ぞれ 8、9、10、11、
12、13 です。
オプションを 16 に
設定します。
■
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–37
表 5–17. ケース 1 ∼ 5 における ALTGX および ALTGX_RECONFIG インスタンス 1 と 2 の設定 ( ２ / ２ )
ALTGX インスタンス 1
の設定
シナリオ例
ALTGX_RECONFIG
インスタンス 1 で
制御される 5 本の
通常のトランシー
バ・チャネル。
■
Reconfig 画面の
What is the starting
channel number?
オプションを 0 に
設定します。
■ 第 1 ∼ 5 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2、3、4
です。
■
ケース 4
このデザインでの
ALTGX インスタンスと
ALTGX_RECONFIG イ
ンスタンスのブロック
図は、5–30 ページの
図 5–11 を参照してくだ
さい。
■
ケース 5
■
5 回スタンプされる
ALTGX インスタン
ス 1。
■
他のスタンプされた
インスタンスの開始
チャネル番号は、
defparam パラメー
タ（Verilog 用）を
使用して以下のよう
に指定します。
defparam
instance2.
starting_channe
l_number = 4;
defparam
instance3.
starting_channe
l_number = 8; 残
りのスタンプされた
インスタンスでも同
様。
■
スタンプされたイン
スタンスのチャネル
の論理チャネル・
アドレスは、それ
ぞれ 0、4、8、12、
16 です。
© 2009 年 3 月
ALTGX インスタンス 2
の設定
■
Altera Corporation
ALTGX_RECONFIG
インスタンス 2 で
制御される 5 本の
通常のトランシー
バ・チャネル。
Reconfig 画面の
What is the starting
channel number?
オプションを 0 に
設定します。
■ 第 1 ∼ 5 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2、3、4
です。
N/A
ALTGX_RECONFIG
インスタンス 1 の設定
■
ALTGX インスタンス
1 の最上位論理
チャネル・アドレス
（4）を決定します。
それを次の 4 の倍数
に丸めます。
■ Reconfiguration
settings 画面の
What is the number
of channels
controlled by the
controller?
オプションを 8 に
設定します。
■
■
最上位論理チャネ
ル・アドレス（16）
を決定します。
ALTGX_RECONFIG
インスタンス 2 の設定
■
ALTGX インスタンス
2 の最上位論理
チャネル・アドレス
（4）を決定します。
それを次の 4 の倍数
に丸めます。
■ Reconfiguration
settings 画面の
What is the number
of channels
controlled by the
controller?
オプションを 8 に
設定します。
■
N/A
それを次の 4 の倍数
に丸めます。
■ Reconfiguration
settings 画面の
What is the number
of channels
controlled by the
controller? オプ
ションを 20 に設定
します。
■
Stratix IV Device Handbook Volume 2
5–38
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
ALTGX_RECONFIG インスタンスによって制御されるチャネルの総数 —PMA のみのチャネル
5–32ページの表 5–14に示すシナリオ例を検討し、同じシナリオ例に対してALTGX_RECONFIG
MegaWizard Plug-In Manager の What is the number of channels controlled by the reconfig
controller? オプションの設定方法を理解します。
表 5–18 に、ケース 6 の ALTGX 設定と ALTGX_RECONFIG 設定を示します。
表 5–18. ケース 6 のインスタンス 1 および 2 に対する ALTGX 設定と ALTGX_RECONFIG 設定
ALTGX インスタンス 1 の設定
ALTGX
インスタンス 2 の設定
■
8 本の PMA のみのチャネル。
N/A
■
Reconfig 画面の What is the
starting channel number?
オプションを 0 に設定します。
シナリオ例
ケース 6
■
ALTGX_RECONFIG
インスタンス 1 の設定
■
最上位論理チャネル・アドレス
（28）を決定します。
■
それを次の 4 の倍数に丸めます。
■
Reconfig 画面の What is the
number of channels controlled
by the controller? オプションを
32 に設定します。
第 1 ∼ 8 チャネルの論理
チャネル・アドレスは、それ
ぞれ 0、4、8、12、16、20、
24、および 28 です。
ALTGX_RECONFIG インスタンスによって制御されるチャネルの総数 —PMA のみのチャネル
と Basic（PMA Direct）機能モードでない通常のトランシーバ・チャネル
ALTGX_RECONFIG MegaWizard Plug-In Manager の What is the number of channels
controlled by the reconfig controller? オプションを設定するために、5–33 ページの表 5–15 に
示すシナリオ例を検討してみましょう。
表 5–19 に、ケース 7 のインスタンス 1 および 2 に対する ALTGX 設定と ALTGX_RECONFIG
設定を示します。
表 5–19. ケース 7 のインスタンス 1 および 2 に対する ALTGX 設定と ALTGX_RECONFIG 設定
シナリオ例
ケース 7
ALTGX インスタンス 1 の設定
■
Basic（PMA Direct）機能
モードでない 5 本の通常の
トランシーバ・チャネル
■
Reconfig 画面の What is the
starting channel number?
オプションを 0 に設定しま
す。
■
第 1 ∼ 5 チャネルの論理
チャネル・アドレスは、それ
ぞれ 0、1、2、3、4 です。
Stratix IV Device Handbook Volume 2
ALTGX インスタンス 2 の設定
ALTGX_RECONFIG
インスタンス 1 の設定
4 本の PMA のみのチャネル。 ■ 最上位論理チャネル・アド
レス（20）を決定します。
Reconfig 画面の What is the
starting channel number?
■ それを次の 4 の倍数に丸めま
す。
オプションを 8 に設定しま
す。
■ Reconfiguration settings
■ 第 1 ∼ 4 チャネルの論理
画面の What is the number
of channels controlled by
チャネル・アドレスは、それ
ぞれ 8、12、16、20 です。
the controller? オプションを
24 に設定します。
■
■
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–39
reconfig_fromgxb ポートおよび reconfig_togxb ポートの接続
ダイナミック・リコンフィギュレーション・インタフェースには reconfig_fromgxb 信号と
reconfig_togxb 信号があり、ダイナミック・リコンフィギュレーション・プロセスを正常に
完了するために、これらの信号を ALTGX_RECONFIG インスタンスと ALTGX インスタンスの
間に接続する必要があります。
■
reconfig_togxb[3:0]— こ れ は ALTGX イ ン ス タ ン ス の 入 力 ポ ー ト で あ り、
ALTGX_RECONFIG インスタンスの出力ポートです。ダイナミック・リコンフィギュレー
ション・コントローラによって制御されるすべての ALTGX インスタンスの reconfig_
togxb[3:0] 入力ポートを、ALTGX_RECONFIG インスタンスの reconfig_togxb[3:0]
出力ポートに接続する必要があります。詳細は、5–40 ページの図 5–13 を参照してください。
■
reconfig_fromgxb— こ れ は ALTGX イ ン ス タ ン ス の 出 力 ポ ー ト で あ り、
ALTGX_RECONFIG インスタンスの入力ポートです。この信号はトランシーバ・ブロック
をベースにしています。したがって、この信号の幅はトランシーバ・ブロックあたり 17 ビッ
トずつ増加します。
ALTGX MegaWizard Plug-In Manager では、この信号の幅は以下によって決まります。
■
ALTGX インスタンスでコンフィギュレーションされたチャネルが、通常のトランシーバ・
チャネルか PMA のみのチャネルか
■
General 画面の What is the number of channels? オプションで選択したチャネル数
例えば、ALTGX インスタンスのチャネルが通常のトランシーバ・チャネルで、チャネル数を
以下のとおりに選択した場合 :
■
1 ≤ チャネル数 ≤ 4 のとき、出力ポート reconfig_fromgxb = 17 ビット
■
5≤ チャネル数 ≤ 8 のとき、出力ポート reconfig_fromgxb = 34 ビット
■
9 ≤ チャネル数 ≤ 12 のとき、出力ポート reconfig_fromgxb = 51 ビット
しかし、ALTGX インスタンスのチャネルが PMA のみのチャネルで、チャネル数を以下のとお
りに選択した場合 :
■
PMA のみのチャネルの数 = n のとき、出力ポート reconfig_fromgxb = n*17 ビット（例え
ば、PMA のみのチャネルが 6 本のとき、reconfig_fromgxb = 6 * 17 ビット）
ALTGX_RECONFIG MegaWizard Plug-In Manager では、この信号の幅は、Reconfiguration
settings 画面の What is the number of channels controlled by the reconfig controller? オプ
ションで選択した値によって決まります。
例えば、ALTGX_RECONFIG インスタンスによって制御されるチャネルの総数を以下のとおり
選択した場合 :
© 2009 年 3 月
■
1 ≤ チャネル数 ≤ 4 のとき、入力ポート reconfig_fromgxb = 17 ビット
■
5≤ チャネル数 ≤ 8 のとき、入力ポート reconfig_fromgxb = 34 ビット
■
9≤ チャネル数 ≤ 12 のとき、入力ポート reconfig_fromgxb = 51 ビット
Altera Corporation
Stratix IV Device Handbook Volume 2
5–40
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
ALTGX_RECONFIG インスタンスと複数の ALTGX インスタンスの間に reconfig_fromgxb
ポートを接続するには、以下の規則に従います。
■
ALTGXインスタンス1のreconfig_fromgxb[16:0] を取得し、
それをALTGX_RECONFIG
インスタンスの reconfig_fromgxb[16:0] に接続します。次の ALTGX インスタンスの
reconfig_fromgxb[] ポートを ALTGX_RECONFIG インスタンスの次の使用可能なビット
に接続し、以降同様に接続します。
■
同様に、What is the starting channel number? オプションで最も大きい値を持つ ALTGX イ
ン ス タ ン ス の reconfig_fromgxb ポートを ALTGX_RECONFIG インスタンスの
reconfig_fromgxb ポートの MSB に接続します。
ALTGX インスタンスでダイナミック・リコンフィギュレーション・オプションがイネーブル
さ れ て い る が、reconfig_fromgxb ポ ー ト お よ び reconfig_togxb ポ ー ト が
ALTGX_RECONFIG インスタンスに接続されていない場合、Quartus II Fitter はエラーを生成
します。
通常のトランシーバ・チャネルに対する reconfig_fromgxb の接続
図 5–13 に、ALTGX インスタンスの reconfig_fromgxb 出力ポートを通常のトランシーバ・
チャネルに対する ALTGX_RECONFIG インスタンスの reconfig_fromgxb 入力ポートに接
続する方法を示します。
図 5–13. ALTGX_RECONFIG インスタンスと ALTGX インスタンス間の reconfig_fromgxb および reconfig_togxb の
接続 注 (1)、(2)
ALTGX Instance 1
reconfig_fromgxb1 [16:0]
ALTGX_RECONFIG Instance
reconfig_togxb [3:0]
reconfig_togxb [3:0]
reconfig_fromgxb [50:0] (1)
ALTGX Instance 2
reconfig_fromgxb2 [33:0]
reconfig_togxb [3:0]
図 5–13 の注 :
(1) reconfig_fromgxb[50:0] = {reconfig_fromgxb[16:0]、 reconfig_fromgxb[33:0]}.
(2)
図 5–13 は、記載されているすべてのチャネルが通常のトランシーバ・チャネルであると仮定しています。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをサポートするための Quartus II MegaWizard Plug-In Manager インタフェース
5–41
表 5–20 に、通常のトランシーバ・チャネルの reconfig_fromgxb ポートの接続を示します。
表 5–20. 通常のトランシーバ・チャネルに対する reconfig_fromgxb ポートの接続
ALTGX の設定とインスタンス
ALTGX インスタンス 1
（Basic 機能モード）
ALTGX 設定
ALTGX インスタンス 2
（Basic 機能モード）
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
設定
ALTGX_RECONFIG
インスタンス 1
Reconfiguration
5
3
（通常のトランシーバ・ （通常のトランシーバ・ settings 画面の What
is the number of
チャネル）
チャネル）
channels controlled
Reconfig 画面の What ■ このオプションを 0
■ このオプションを 4
by the reconfig
is the starting channel
に設定します。
に設定します。
controller? オプション
number? オプション
■ 第 1 ∼ 3 チャネルの
■ 第 1 ∼ 5 チャネルの
論理チャネル・
論理チャネル・
アドレスは、それ
アドレスは、それ
ぞれ 0、1、2 です。
ぞれ 4、5、6、7、8
です。
■
reconfig_fromgxb1
出力および
reconfig_fromgxb2
出力
reconfig_fromgxb は
15 ビット幅です（12
本の通常のトランシー
バ・チャネルを論理的
に 3 つのトランシー
バ・ブロックに適合さ
せることができます）。
General 画面の What
is the number of
channels? オプション
reconfig_fromgxb1
は 17 ビット幅です。
(1 * 17)
reconfig_fromgxb2
は 34 ビット幅です。
(2 * 17)
reconfig_fromgxb
入力
最上位論理チャネ
ル・アドレス（8）
を決定します。
それを次の 4 の倍数
に丸めます。
■ このオプションを 12
に設定します。
■
5–40 ページの図 5–13 に示すように、ALTGX_RECONFIG インスタンスの reconfig_fromgxb
入力ポートを ALTGX インスタンス 1 の reconfig_fromgxb1 出力ポートと ALTGX インスタ
ンス 2 の reconfig_fromgxb2 出力ポートの両方に接続しなければなりません。What is the
starting channel number? オプションの値が最も小さいトランシーバ・ブロックは最下位ビッ
トに接続されます。その他のトランシーバ・ブロックの接続も同様です。ALTGX インスタン
ス 1 の reconfig_fromgxb1 は、ALTGX_RECONFIG インスタンスの reconfig_fromgxb
[16:0] に 接 続 し ま す。同様に、ALTGX インスタンス 2 の reconfig_fromgxb2 は
ALTGX_RECONFIG インスタンスの reconfig_fromgxb[50:17] に接続します。
PMA のみのチャネルに対する reconfig_fromgxb の接続
PMA のみのチャネルのシナリオを検討してみましょう。
表 5–21. PMA のみのチャネルに対する reconfig_fromgxb および reconfig_togxb の接続 ( １ / ２ )
ALTGX の設定とインスタンス
ALTGX MegaWizard
Plug-In Manager の設定
© 2009 年 3 月
Basic (PMA direct)
機能モードでコンフィ
ギュレーションされた
ALTGX インスタンス 1
Altera Corporation
Basic（PMA Direct）
機能モードでコンフィ
ギュレーションされた
ALTGX インスタンス 2
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
MegaWizard Plug-In
Manager の設定
ALTGX_RECONFIG
インスタンス 1
Stratix IV Device Handbook Volume 2
5–42
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
レシーバ・チャネルに対するオフセット・キャンセレーション制御
表 5–21. PMA のみのチャネルに対する reconfig_fromgxb および reconfig_togxb の接続 ( ２ / ２ )
ALTGX の設定とインスタンス
ALTGX_RECONFIG の設定とインスタンス
1
5
Reconfiguration
（PMA のみのチャネル） （PMA のみのチャネル） settings 画面の What
is the number of
channels controlled
このオプションを 4 に
Reconfig 画面の What
このオプションを 0 に
by the reconfig
is the starting channel 設定します。
設定します。
controller? オプション
第 1 ∼ 5 チャネルの
第 1 チャネルの論理
number? オプション
論理チャネル・アド
チャネル・アドレスは
レスは、それぞれ 4、
0 です。
8、12、16、20 です。
■
最上位論理
チャネル・アドレス
（20）を決定します。
■
それを次の 4 の倍数
に丸めます。
■
このオプションを
24 に設定します。
reconfig_fromgxb1
出力および
reconfig_fromgxb2
出力
reconfig_fromgxb2
は 102 ビット幅です。
(6 * 17、24 チャネルは
論理的に 6 つのトラン
シーバ・ブロックに
適合させることができ
ます）
General 画面の What
is the number of
channels? オプション
1
reconfig_fromgxb1
は 17 ビット幅です。
(1 * 17)
reconfig_fromgxb2
は 85 ビット幅です。
(5 * 17)
reconfig_fromgxb
入力
以下のように、ALTGX_RECONFIG インスタンスの reconfig_fromgxb 入力ポートを ALTGX
イ ン ス タ ン ス 1 の reconfig_fromgxb1 出力ポートと ALTGX インスタンス 2 の
reconfig_fromgxb2 出力ポートの両方に接続する必要があります。
reconfig_fromgxb[101:0] = {reconfig_fromgxb2[84:0],
reconfig_fromgxb1[16:0]}
What is the starting channel number? オプションの値が最も小さいトランシーバ・ブロックは
最下位ビットに接続され、その他のトランシーバ・ブロックの接続も同様です。
ALTGX インスタンス 1 の reconfig_fromgxb1 は、ALTGX_RECONFIG インスタンスの
reconfig_fromgxb[16:0] に接続する必要があります。
同様に、ALTGX インスタンス 2 の reconfig_fromgxb2 は、ALTGX_RECONFIG インスタ
ンスの reconfig_fromgxb[101:17] に接続する必要があります。
1
ALTGX_RECONFIGインスタンス1のreconfig_togxb出力は、3ビットに固定されており、両
方の ALTGX インスタンスの同じ reconfig_togxb ポートに接続する必要があります。
レシーバ・チャネルに対するオフセット・キャンセレーション制御
シリコン・プロセス・ノードの微細化が進むにつれて、このような小さなノードにおける回路
性能は、プロセス・バリエーションにより大きく左右されます。このようなプロセス・バリエー
ションによって、アナログ電圧は要求される範囲からオフセットされます。Stratix IV GX デバ
イスは、レシーバ・チャネルごとにオフセット・キャンセレーション回路を提供して、プロセ
ス、電圧、および温度に起因するオフセット変動に対処します。オフセット・キャンセレーショ
ン・ロジックで、このようなオフセットを補正します。レシーバ・バッファおよびレシーバ・
クロック・データ・リカバリにはオフセット・キャンセレーションが必要です。
オフセット・キャンセレーションは、デバイスに電源が投入されるたびに自動的に実行されま
す。オフセット・キャンセレーション用のコントロール・ロジックは、ダイナミック・リコン
フィギュレーション・コントローラに統合されます。デザインで、ALTGX_RECONFIG インス
タンスを、レシーバ・チャネルを備えた ALTGX インスタンスに接続する必要があります。
reconfig_fromgxb、reconfig_togxb、および必要なクロック信号を ALTGX_RECONFIG
インスタンスと ALTGX インスタンス（レシーバ・チャネル付き）の両方に接続しなければな
りません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
レシーバ・チャネルに対するオフセット・キャンセレーション制御
5–43
1
適切なデバイス動作のためには、ALTGX_RECONFIG インスタンスと ALTGX（レシーバ・チャ
ネルを含む）インスタンスを常に接続する必要があります。
1
オフセット・キャンセレーション・コントロール機能は、通常のトランシーバ・チャネルおよ
び PMA のみのチャネルのいずれに対しても同じです。
動作
Receiver and TransmitterコンフィギュレーションまたはReceiver Onlyコンフィギュレーショ
ンのすべてのALTGXインスタンスについて、ALTGX MegaWizard Plug-In ManagerのReconfig
画面で Offset cancellation for Receiver channels オプションをイネーブルする必要がありま
す。図 5–14 に示すように、このオプションはデフォルトで上記の 2 つのコンフィギュレーショ
ンに対してイネーブルされます。Transmitter Only コンフィギュレーションに対してはディ
セーブルされます。
図 5–14 に、ALTGX インスタンスで、デフォルトによりイネーブルされた Offset cancellation
for Receiver channels オプションを示します。
図 5–14. ALTGX MegaWizard Plug-In Manager の Offset cancellation for receiver channels オプション
こ の オ プ シ ョ ン は デ フ ォ ル ト で イ ネ ー ブ ル さ れ る の で、ALTGX イ ン ス タ ン ス は
ALTGX_RECONFIG インスタンス（ダイナミック・リコンフィギュレーション・コントロー
ラ）に接続する必要があります。オフセット・キャンセレーション・コントロールもデフォル
トにより、ALTGX_RECONFIG インスタンスの Reconfiguration settings 画面でイネーブルさ
れます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–44
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
レシーバ・チャネルに対するオフセット・キャンセレーション制御
また、ALTGX_RECONFIG インスタンスに接続されるどの ALTGX インスタンスに対しても、
What is the starting channel number?オプションで開始チャネル番号を設定する必要がありま
す。詳細は、5–22 ページの「論理チャネル・アドレッシング」を参照してください。
図 5–15 に、デフォルトにより ALTGX_RECONFIG MegaWizard Plug-In Manager でイネーブ
ルされた、Offset cancellation for Receiver channels オプションを示します。
図 5–15. ALTGX_RECONFIG MegaWizard Plug-In Manager の Offset cancellation for Receiver channels オプション
デバイスへの電源投入時に、ダイナミック・リコンフィギュレーション・コントローラは、レ
シーバ入力ピンをレシーバ・データ・パスから切断して、レシーバ・チャネルでオフセット・
キャンセレーションを開始します。また、電圧制御発振器（VCO）のクロック・レートが正し
いオフセット・キャンセレーションを提供するのに必要な範囲に収まるように、レシーバ CDR
に固定ディバイダ・セットを設定します。その後、オフセット・キャンセレーション・プロセ
スが実行され、さまざまな状態を経てレシーバ・バッファおよびレシーバ CDR のオフセット・
キャンセレーションが完了します。オフセット・キャンセレーションの完了後、ユーザー・ディ
バイダ設定が復元されます。
ダイナミック・リコンフィギュレーション・コントローラは、reconfig_togxb 信号および
reconfig_fromgxb 信号を介して、トランシーバ・チャネルとの間でデータを送受信します。
これらの信号を ALTGX_RECONFIG インスタンスと ALTGX インスタンスの間に接続する必要
が あ り ま す。ま た、ALTGX_RECONFIG MegaWizard Plug-In Manager の Reconfiguration
settings 画面で、What is the number of channels controlled by the reconfig controller? オプ
ションを設定しなければなりません。詳細は、5–34 ページの「ALTGX_RECONFIG インスタ
ンスで制御されるチャネルの総数」を参照してください。
レシーバ・オフセット・キャンセレーション・プロセスには、ALTGX_RECONFIG MegaWizard
Plug-In Manager の Analog controls 画面にある Use 'logical_channel_address' port for Analog
controls reconfiguration オプションは適用されません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
レシーバ・チャネルに対するオフセット・キャンセレーション制御
5–45
1
デザインが PMA コントロールのリコンフィギュレーションを必要とせず、かつ最適な LE リ
ソースを使用する場合、デザインのすべての ALTGX インスタンスを 1 つのダイナミック・リ
コンフィギュレーション・コントローラ（ALTGX_RECONFIG インスタンス）に接続すること
ができます。
1
オフセット・キャンセレーション・シーケンスの間に gxb_powerdown 信号をアサートしては
なりません。
1
1 つのダイナミック・リコンフィギュレーション・コントローラを使用してすべてのトランシー
バ・チャネルを制御する場合のシステム起動への影響については、5–135 ページの「PMA コン
トロールのリコンフィギュレーション期間」を参照してください。
この例のデザインには、Transmitter OnlyコンフィギュレーションのチャネルとReceiver Only
コンフィギュレーションのチャネルの両方を備えた ALTGX インスタンスがあります。レシー
バ・オフセット・キャンセレーションのために、ALTGX インスタンスの What is the starting
channel number? オプションの設定時および ALTGX_RECONFIG インスタンスの What is the
number of channels controlled by the reconfig controller? オプションの設定時には、
Transmitter Only チャネルを含める必要があります。
■
デバイスへの電源投入後、busy 信号は、最初の reconfig_clk クロック・サイクルの間
Low に維持されます。
■
ダイナミック・リコンフィギュレーション・コントローラがオフセット・キャンセレーショ
ン・プロセスを開始すると、busy 信号は 2 番目の reconfig_clk クロック・サイクルの
間アサートされます。
■
busy 信号のディアサーションは、オフセット・キャンセレーション・プロセスが正常に完
了したことを示します。
図 5–16 に、レシーバ・チャネルでのオフセット・キャンセレーション時のダイナミック・リコ
ンフィギュレーション信号の遷移を示します。
図 5–16. レシーバ・チャネルでのオフセット・キャンセレーション時のダイナミック・リコンフィギュレーション
信号の遷移
reconfig_clk
busy
(1)
図 5–16 の注 :
(1) デバイスへの電源投入後、 busy 信号は、最初の reconfig_clk サイクルの間 Low に維持されます。
1
© 2009 年 3 月
オフセット・キャンセレーション・プロセスのために、トランシーバ・リセット・シーケンス
が変更されています。詳細は、
「Stratix IV デバイス・ハンドブック Volume 2」の「リセット・
コントロールおよびパワーダウン」の章を参照してください。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–46
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
レシーバ・チャネルに対するオフセット・キャンセレーション制御
レシーバ・チャネルのオフセット・キャンセレーション・プロセスの例
ALTGX_RECONFIG インスタンスは、常に ALTGX インスタンスに接続する必要があります。
ダイナミック・リコンフィギュレーションが不要な場合でも、表 5–22 に示すオプションを設定
しなければなりません。
表 5–22 では、レシーバ・チャネルのオフセット・キャンセレーション・プロセスを実行するた
めに設定する必要があるさまざまな ALTGX_RECONFIG および ALTGX MegaWizard Plug-In
Manager の設定を説明します。
表 5–22. レシーバ・チャネルのオフセット・キャンセレーション・プロセスの例
ALTGX の設定とインスタンス
ALTGX 設定
ALTGX インスタンス 1
ALTGX インスタンス 2
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
設定
5
3
Reconfiguration
（通常のトランシーバ・ （通常のトランシーバ・ settings 画面の What
is the number of
チャネル）
チャネル）
channels controlled
Reconfig 画面の What
■ このオプションを 0
■ このオプションを 8
by the reconfig
is the starting channel
に設定します。
に設定します。
controller? オプション
number? オプション
■ 第 1 ∼ 5 チャネルの
■ 第 1 ∼ 3 チャネルの
この設定について詳し
詳細は、5–22 ページの
論理チャネル・
論理チャネル・
くは、5–34 ページの
「論理チャネル・アド
アドレスは、それ
アドレスは、それ
「ALTGX_RECONFIG
レッシング」を参照
ぞれ 0、1、2、3、4
ぞれ 8、9、10 です。 インスタンスで制御さ
してください。
です。
れるチャネルの総数」
を参照してください。
General 画面の What
is the number of
channels? オプション
reconfig_fromgxb1
出力および
reconfig_fromgxb2
出力
reconfig_fromgxb1
reconfig_fromgxb2
reconfig_fromgxb
は 34 ビット幅（2 * 17） は 17 ビット幅（1 * 17） 入力
です。
です。
Stratix IV Device Handbook Volume 2
ALTGX_RECONFIG
インスタンス 1
■
最上位論理
チャネル・アドレス
（10）を決定します。
■
それを次の 4 の倍数
に丸めます。
■
このオプションを
12 に設定します。
reconfig_fromgxb は
51 ビット幅です（3 *
17、12 本のチャネルを
3 つのトランシーバ・
ブロックに論理的に
適合させることができ
ます）。
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
rx_tx_duplex_sel[1:0] ポート
5–47
図 5–17 に、ALTGX インスタンス 1 および ALTGX インスタンス 2 の両方に接続された
ALTGX_RECONFIG インスタンスを示します。
図 5–17. レシーバ・チャネルのオフセット・キャンセレーション・プロセスのための ALTGX_RECONFIG
インスタンスおよび ALTGX インスタンスの設定例
Set the What is the starting
channel number? option = 0
Set the What is the number of
channels controlled by the
reconfig controller? option = 12
ALTGX Instance 1
(Number of Channels is 5)
reconfig_fromgxb1[33:0]
reconfig_clk
ALTGX_RECONFIG Instance
reconfig_fromgxb[50:0] (1)
busy
Set the What is the starting
channel number? option = 8
ALTGX Instance 2
(Number of Channels is 3)
reconfig_fromgxb2[16:0]
図 5–17 の注 :
(1) reconfig_fromgxb[50:0] = {reconfig_fromgxb2[16:0], reconfig_fromgxb1[33:0]}.
(2) 図 5–17 は、すべてのチャネルが通常のトランシーバ・チャネルであると仮定しています。
ALTGX インスタンスと ALTGX_RECONFIG インスタンスの接続
1. ALTGX インスタンス 1 からの reconfig_fromgxb1[33:0] 出力ポートを ALTGX_
RECONFIG インスタンスの reconfig_fromgxb[33:0] 入力ポートに接続します。
2. 同様に、ALTGX インスタンス 2 からの reconfig_fromgxb2[16:0] 出力ポートを
ALTGX_RECONFIG インスタンスの reconfig_fromgxb[50:17] 入力ポートに接続しま
す。
3. ALTGX_RECONFIG インスタンスの reconfig_togxb[3:0] 出力ポートを、ALTGX イ
ンスタンス 1 および ALTGX インスタンス 2 の reconfig_togxb[3:0] 入力ポートに接続
します。詳細は、5–39 ページの「reconfig_fromgxb ポートおよび reconfig_togxb ポートの
接続」を参照してください。
ダイナミック・リコンフィギュレーション・コントローラのオフセット・キャンセレーション・
コントロール・シーケンス
1. ALTGX_RECONFIG インスタンスは、電源投入時に接続されている ALTGX インスタンス
のすべてのレシーバ・チャネルで、自動的にオフセット・キャンセレーションを実行します。
2. busy 信号は、電源投入後の最初の reconfig_clk クロック・サイクルの間 Low に維持さ
れます。
3. busy 信号は、電源投入後の 2 番目の reconfig_clk クロック・サイクルの間アサートさ
れます。
4. busy 信号のディアサーションは、オフセット・キャンセレーション・プロセスが正常に完
了したことを示します。
rx_tx_duplex_sel[1:0] ポート
rx_tx_duplex_sel ポートの幅は 2 ビットに固定されています。rx_tx_duplex_sel[1:0]
ポートは、すべてのダイナミック・リコンフィギュレーション・モードで選択できます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–48
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
rx_tx_duplex_sel[1:0] ポート
このポートは、図 5–18 に示すように、ALTGX_RECONFIG MegaWizard Plug-In Manager の
Error checks/Data rate switch 画面で、Use 'rx_tx_duplex_sel' port to enable RX only オプショ
ンおよび TX only or duplex reconfiguration オプションを選択することによりイネーブルでき
ます。
図 5–18. ALTGX_RECONFIG MegaWizard Plug-In Manager の Use 'rx_tx_duplex_sel' Port to
Enable RX Only オプションおよび TX only or Duplex Reconfiguration オプション
このオプションは、ALTGX_RECONFIG MegaWizard Plug-In Manager の Reconfiguration
settings 画面でダイナミック・リコンフィギュレーション・モードのいずれか 1 つ（デフォル
トの Offset cancellation for Receiver channels オプションに加えて）を選択した場合にのみ使
用 で き ま す。表 5–23 に、このポートに対する ALTGX_RECONFIG インスタンスの
rx_tx_duplex_sel[1:0] 入力ポートの設定を示します。
表 5–23. ALTGX_RECONFIG インスタンスの rx_tx_duplex_sel[1:0] 入力ポートの設定
rx_tx_duplex_sel[1:0]
リコンフィギュレーション・モード
2'b00
Receiver and Transmitter
2'b01
Receiver only
2'b10
Transmitter only
2'b11
サポートされていない値
表 5–23 の注 :
(1) 詳細は、5–10 ページの「ダイナミック・リコンフィギュレーション・コントローラのポート・リスト」を
参照してください。
.mif ベースのダイナミック・リコンフィギュレーション・モードの場合、rx_tx_duplex_
sel[1:0] ポートを使用する利点は、ダイナミック・リコンフィギュレーション・コントロー
ラに、このポートを通じてレシーバ設定のみ、トランスミッタ設定のみ、またはレシーバ設定
とトランスミッタ設定の両方をロードするよう通知できることです。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
logical_channel_address ポート
5–49
ダイナミック・リコンフィギュレーション・コントローラによって Receiver Only ALTGX イ
ンスタンスが制御され、.mif がすべてのトランスミッタ設定を持っているシナリオを検討しま
す。このシナリオで rx_tx_duplex_sel[1:0] ポートをイネーブルし、それを 2'b01 に設定
すると、ダイナミック・リコンフィギュレーション・コントローラは、Receiver Only ALTGX
インスタンスのフィジカル・トランスミッタ部に何も書き込みません（.mif に、Receiver Only
コンフィギュレーションに適用できないトランスミッタ設定が含まれているため）。
logical_channel_address ポート
logical_channel_address ポートは、ALTGX_RECONFIG インスタンスによって制御され
る特定のチャネルを選択するために使用されます。
logical_channel_address ポートは、以下のモードに対してはオプションです。
■
PMA controls reconfiguration mode モード
ただし、以下のダイナミック・リコンフィギュレーション・モードには常に使用できます。
■
Data Rate Division in TX モード
■
Channel and TX PLL select/reconfig モード
図 5–19 に、ALTGX_RECONFIG MegaWizard Plug-In Manager の Analog controls 画面の Use
'logical_channel_address' port for Analog controls reconfiguration オプションを示します。
図 5–19. ALTGX_RECONFIG MegaWizard Plug-In Manager の logical_channel_address ポート
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–50
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
logical_channel_address ポートの幅は、以下の 2 つの条件によって決まります。
■
Reconfiguration Settings 画面の What is the number of channels controlled by the
reconfig controller? オプションで設定する数。このポートの最大幅は 9 ビットです（384 の
最大チャネル数を表すのに 9 ビットが必要なため）。
■
ALTGX_RECONFIG インスタンスによって制御されるチャネルが通常のトランシーバ・
チャネルまたは PMA のみのチャネルのいずれであるか
表 5–24 に、通常のトランシーバ・チャネルおよび PMA のみのチャネルに対して別々に設定さ
れる logical_channel_address ポートの幅を示します。
表 5–24. 通常のトランシーバ・チャネルの logical_channel_address ポートの幅と PMA のみの
チャネルの logical_channel_address ポートの幅の比較
8 本の通常のトランシーバ・チャネル
8 本の PMA のみのチャネル。
logical_channel_addressポート幅 = 3ビット
logical_channel_address ポート幅 = 5 ビット
PMA コントロールのリコンフィギュレーション
以下の PMA コントロールをリコンフィギュレーションできます。
■
プリエンファシス設定
■
イコライゼーション設定
■
DC ゲイン設定
■
電圧出力差（VOD）設定
CMU チャネル
これらは、Basic（PMA Direct）機能モードでコンフィギュレーションされた CMU PLL（PMA
のみのチャネル）です。
CMU チャネルの場合、ダイナミック・リコンフィギュレーションには以下のリコンフィギュ
レーションが含まれます。
■
1
PMA コントロールのリコンフィギュレーションのみ
Basic（PMA Direct）×1 および ×N コンフィギュレーションの場合、PMA コントロールのリコン
フィギュレーションのみ使用できます。
Stratix IV デバイスの CMU チャネルに対しては、以下のダイナミック・リコンフィギュレー
ションを達成できません。
1
■
×1 から ×N へ、またはその逆
■
×N モードから別の ×N モードへ
PMA コントロール・リコンフィギュレーションは、通常のトランシーバ・チャネルおよび CMU
チャネルの両方に使用できます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
5–51
PMA コントロール用ダイナミック・リコンフィギュレーション・コントローラ・ポート
ALTGX_RECONFIG MegaWizard Plug-In Manager の PMA コントロール・ポートは、図 5–20
に示すように、Analog controls 画面で使用できます。ここでは、リコンフィギュレーションす
る PMA コントロール・ポートを選択できます（例えば、新しい VOD 設定を書き込むには
tx_vodctrl を使用し、既存の VOD 設定を読み出すには tx_vodctrl_out を使用します）。
図 5–20. ALTGX_RECONFIG MegaWizard Plug-In Manager での PMA コントロール用ダイナミック・
リコンフィギュレーション・コントローラ・ポート
PMA コントロールのダイナミック・リコンフィギュレーション
以下の 2 つの方法で、トランシーバ・チャネルの PMA コントロールをダイナミックにリコン
フィギュレーションできます。
■
方法1—特定のトランシーバ・チャネルのPMAコントロールをリコンフィギュレーションで
きます。詳細は、5–52 ページの「方法 1」を参照してください。
■
方法 2—logical_channel_address ポートを使用しないで、トランシーバ・チャネルの
PMA コントロールをダイナミックにリコンフィギュレーションできます。この方法を使用
すると、ダイナミック・リコンフィギュレーション・コントローラに接続されたすべての
トランシーバ・チャネルの PMA コントロールがリコンフィギュレーションされます。詳細
は、5–54 ページの「方法 2」を参照してください。
いずれの方法にも、rx_tx_duplex_sel[1:0] ポートを追加して使用できます。このポート
の幅は 2 ビットに固定されています。
以下の項に 2 つの方法を詳細に説明しています。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–52
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
方法 1
方法 1 を使用すると、logical_channel_address ポートを使用し、その他のアクティブ・
チャネルに影響を与えることなく、トランシーバ・チャネルの PMA コントロールをダイナミッ
クにリコンフィギュレーションできます。5–49 ページの図 5–19 に示すように、
Analog controls
画面で Use 'logical_channel_address' port for Analog controls reconfiguration オプションを
選択すると、logical_channel_address_port ポートをイネーブルできます。この方法は、
ダイナミック・リコンフィギュレーション・コントローラが複数のチャネルを制御するデザイ
ンにのみ適用できます。
rx_tx_duplex_sel[1:0] 入力ポートに対応する値を設定することにより、トランシーバ・
チャネルのレシーバ部、トランスミッタ部、またはレシーバ部とトランスミッタ部の両方を追
加でリコンフィギュレーションできます。
PMA コントロール・ポートの接続
方法 1 を使用する場合、ALTGX_RECONFIG インスタンスによって制御されるチャネル数に関
係なく、選択された PMA コントロール・ポートの幅は固定されたままです。
■
tx_vodctrl および tx_vodctrl_out は 3 ビットに固定されます。
■
t x _ p r e e m p _ 0 t 、t x _ p r e e m p _ 1 t 、t x _ p r e e m p _ 2 t 、t x _ p r e e m p _ 0 t _ o u t 、
tx_preemp_1t_out、および tx_preemp_2t_out は 5 ビットに固定されます。
■
rx_eqdcgain および rx_eqdcgain は 3 ビットに固定されます。
■
rx_eqctrl_out および rx_eqctrl_out は 4 ビットに固定されます。
ライト・トランザクション
選択した PMA コントロール・ポートを希望の設定にします（例えば、tx_vodctrl = 3'b000）。
入力ポート logical_channel_address を、リコンフィギュレーションしたい PMA コント
ロ ー ル を 持 つ ト ラ ン シ ー バ・チ ャ ネ ル の 論 理 チ ャ ネ ル・ア ド レ ス に 設 定 し ま す。
rx_tx_duplex_sel[1:0] ポートを 2'b10 に設定して、送信 PMA コントロールのみがトラン
シーバ・チャネルに書き込まれるようにします。ライト・トランザクションを開始する前に、
busy 信号が Low であることを確認します。write_all 信号を 1 reconfig_clk クロック・サ
イクルの間アサートします。これにより、ライト・トランザクションが開始されます。
busy 出力ステータス信号が High にアサートされて、ダイナミック・リコンフィギュレーショ
ン・コントローラが PMA コントロール値の書き込みでビジーであることを示します。ライト・
トランザクションが完了すると、busy 信号は Low になります。図 5–21 に、ライト・トラン
ザクション波形を示します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
5–53
図 5–21. 方法 1— ライト・トランザクション波形
reconfig_clk
write_all
rx_tx_duplex_sel [1:0] (1)
2’b00
2’b10
logical_address_channel [1:0] (2)
2’b00
2’b01
3’b00
3’b11
busy
tx_vodctrl [2:0]
図 5–21 の注 :
(1) チャネルのトランスミッタ部にのみ書き込む場合を検討してみましょう。
(2) この波形は、ダイナミック・リコンフィギュレーション・コントローラに接続されているチャネル数が 4 本と仮定したものです。した
がって、 logical_channel_address ポートは 2 ビット幅です。
リード・トランザクション
この例では、ALTGX_RECONFIG インスタンスによって制御される特定のチャネルのトランス
ミッタ部の送信 VOD コントロール・レジスタから既存の VOD 値を読み出します。このシナリ
オでのリード・トランザクションは、以下のステップで説明されています。
1. 入力 logical_channel_address ポートを、読み出したい PMA コントロール（例えば、
tx_vodctrl_out）を持つトランシーバ・チャネルの論理チャネル・アドレスに設定しま
す。
2. rx_tx_duplex_sel[1:0] ポートを 2'b10 に設定して、送信 PMA コントロールのみがト
ランシーバ・チャネルから読み出されるようにします。
3. リード・トランザクションを開始する前に、busy 信号が Low であることを確認します。
4. read 信号を 1 reconfig_clk クロック・サイクルの間アサートします。これにより、リー
ド・トランザクションが開始されます。
busy 出力ステータス信号が High にアサートされて、ダイナミック・リコンフィギュレーショ
ン・コントローラが PMA コントロール値の読み出しでビジーであることを示します。リード・
トランザクションが完了すると、busy 信号は Low になります。data_valid 信号がアサート
され、リード・コントロール信号で使用可能なデータが有効であることを示します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–54
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
図 5–22 に、リード・トランザクション波形を示します。
図 5–22. 方法 1— リード・トランザクション波形
reconfig_clk
write_all
rx_tx_duplex_sel [1:0] (1)
2’b00
2’b10
logical_address_channel [1:0] (2)
2’b00
2’b01
busy
data_valid
tx_vodctrl [2:0]
3’b000
3’bXXX
3’b0
図 5–22 の注 :
(1) チャネルのトランスミッタ部からのみ読み出す場合を検討してみましょう。
(2) この波形は、ダイナミック・リコンフィギュレーション・コントローラに接続されているチャネル数が 4 本と仮定したものです。した
がって、 logical_channel_address ポートは 2 ビット幅です。
1
ライト・トランザクションとリード・トランザクションは同時に実行できません。
方法 2
方法 2 は、トランシーバ・チャネルの PMA コントロールをダイナミックにリコンフィギュレー
ションするのに logical_channel_address ポートを必要としません。方法 2 を使用する
と、ALTGX_RECONFIG インスタンスに接続されたすべてのトランシーバ・チャネルの PMA
コントロールがリコンフィギュレーションされます。
方法 2 は、さらに次のように分類されます。
■
Use the same control signal for all the channels オプションがイネーブルされている場合
■
Use the same control signal for all the channelsオプションがディセーブルされている場合
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
5–55
図 5–23 に、ALTGX_RECONFIG MegaWizard Plug-In Manager の Use the same control signal
for all the channels オプションを示します。
図 5–23. ALTGX_RECONFIG MegaWizard Plug-In Manager の Use the same control signal for all the channels
オプション
Use the same control signal for all the channels オプションがイネーブルされている場合
Use the same control signal for all the channels オプションは、ALTGX_RECONFIG
MegaWizard Plug-In Manager の Analog controls 画面で提供されています。このオプションが
イネーブルされている場合、PMA コントロール・ポートの幅は以下のとおり固定されます。
ライト・トランザクションで使用される PMA コントロール・ポート
■
tx_vodctrl は 3 ビットに固定されます。
■
tx_preemp_0t、tx_preemp_1t、tx_preemp_2t は 5 ビットに固定されます。
■
rx_eqdcgain は 3 ビットに固定されます。
■
rx_eqctrl は 4 ビットに固定されます。
リード・トランザクションで使用される PMA コントロール・ポート
■
tx_vodctrl_out は 1 チャネルあたり 3 ビットです。
■
tx_preemp_0t_out、tx_preemp_1t_out、および tx_preemp_2t_out は 1 チャネルあ
たり 5 ビットです。
■
rx_eqdcgain_out は 1 チャネルあたり 3 ビットです。
■
rx_eqctrl_out は 1 チャネルあたり 4 ビットです。
例えば、ダイナミック・リコンフィギュレーション・コントローラによって制御されるチャネ
ル数が 2 の場合、tx_vodctrl_out は 6 ビット幅です。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–56
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
ライト・トランザクション
選択した PMA コントロール・ポートで設定した値が、ALTGX_RECONFIG インスタンスに接
続されたすべてのトランシーバ・チャネルに書き込まれます。
トランシーバ・チャネルの VOD をリコンフィギュレーションするために ALTGX_RECONFIG
MegaWizard Plug-In Manager の tx_vodctrl をイネーブルしたとします。
以下は、図 5–24 に示すように、VOD をリコンフィギュレーションするためにライト・トラン
ザクションで必要なステップです。
1. ライト・トランザクションを開始する前に、選択した PMA コントロール・ポートを希望の
設定にします（例えば、tx_vodctrl = 3'b000）。
2. rx_tx_duplex_sel[1:0] ポートを 2'b10 に設定して、送信 PMA コントロールのみがト
ランシーバ・チャネルに書き込まれるようにします。
3. ライト・トランザクションを開始する前に、busy 信号が Low であることを確認します。
4. write_all 信号を 1 reconfig_clk クロック・サイクルの間アサートします。これによ
り、ライト・トランザクションが開始されます。
5. busy 出力ステータス信号が High にアサートされて、ダイナミック・リコンフィギュレー
ション・コントローラが PMA コントロール値の書き込みでビジーであることを示します。
ライト・トランザクションが完了すると、busy 信号は Low になります。
図 5–24. 方法 2：ライト・トランザクション波形 —Use the same control signal for all the channels オプションが
イネーブルされている場合
reconfig_clk
write_all
rx_tx_duplex_sel [1:0] (1)
2’b00
2’b10
3’b00
3’b11
busy
tx_vodctrl [2:0]
図 5–24 の注 :
(1) チャネルのトランスミッタ部にのみ書き込む場合を検討してみましょう。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
5–57
リード・トランザクション
ALTGX_RECONFIG インスタンスに接続された特定のチャネルから既存の値を読み出したい
場合は、リード・トランザクション完了後の PMA コントロール出力ポートの対応するバイト
位置を遵守します。
例えば、ALTGX_RECONFIG によって制御されるチャネル数が 2 の場合、tx_vodctrl_out
は 6 ビット幅です。tx_vodctrl_out[2:0] はチャネル 1 に対応し、同様に、tx_vodctrl_
out[5:3] はチャネル 2 に対応します。
以下に、第 2 チャネルの VOD 値を読み出すステップを示します。
1. リード・トランザクションを開始する前に、rx_tx_duplex_sel[1:0] ポートを 2'b10 に
設定して、送信 PMA コントロールのみがトランシーバ・チャネルから読み出されるように
します。
2. リード・トランザクションを開始する前に、busy 信号が Low であることを確認します。
3. read 信号を 1 reconfig_clk クロック・サイクルの間アサートします。これにより、リー
ド・トランザクションが開始されます。
4. busy 出力ステータス信号が High にアサートされて、ダイナミック・リコンフィギュレー
ション・コントローラがPMAコントロール設定の読み出しでビジーであることを示します。
5. リード・トランザクションが完了すると、busy 信号は Low になります。data_valid 信
号がアサートされ、リード・コントロール信号で使用可能なデータが有効であることを示
します。チャネル 2 の現在の VOD 値を読み出には、tx_vodctrl_out[5:3] の値を遵守
します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–58
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
図 5–25 に、リード・トランザクション波形を示します。ここでは、リード・トランザクション
の前にチャネル 1 および 2 に書き込まれる送信 VOD 設定が、それぞれ 3'b001 および 3'b010 で
あると仮定しています。
図 5–25. 方法 2— リード・トランザクション波形
reconfig_clk
read
busy
data_valid
rx_tx_duplex_sel [1:0] (1)
tx_vodctrl [5:0]
2’b00
2’b10
6’b000000
6’bXXXXXX
6’b010001
図 5–25 の注 :
(1) すべてのチャネルのトランスミッタ部からのみ読み出す場合を検討してみましょう。
1
ライト・トランザクションとリード・トランザクションは同時に実行できません。
Use the same control signal for all the channels オプションがディセーブルされている場合
Use the same control signal for all the channels オプションがディセーブルされている場合、ラ
イト・トランザクション用の PMA コントロール・ポートはチャネルごとに独立しています。
ライト・トランザクションで使用される PMA コントロール・ポート
■
tx_vodctrl は 1 チャネルあたり 3 ビットです。
■
tx_preemp_0t、tx_preemp_1t、およびtx_preemp_2tは1チャネルあたり5ビットです。
■
rrx_eqdcgain は 1 チャネルあたり 3 ビットです。
■
rx_eqctrl は 1 チャネルあたり 4 ビットです。
例えば、2 本のチャネルがある場合、tx_vodctrl は 6 ビット幅です（tx_vodctrl[2:0] は
チャネル 1 に対応し、tx_vodctrl[5:3] はチャネル 2 に対応します）。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
PMA コントロールのリコンフィギュレーション
5–59
リード・トランザクションで使用される PMA コントロール・ポート
リード・トランザクション用の PMA コントロール・ポートの幅は常にチャネルごとに独立し
ています（5–55 ページの「Use the same control signal for all the channels オプションがイネー
ブルされている場合」で説明した PMA コントロール・ポートと同じ）
。
ライト・トランザクション
すべてのチャネルの PMA コントロールが書き込まれるので、ALTGX_RECONFIG インスタン
スに接続された特定のチャネルをリコンフィギュレーションする場合は、検討しているチャネ
ルの対応する PMA コントロール・ポートに新しい値を設定し、他のアクティブ・チャネルで
は、このライト・トランザクションの前にリード・トランザクションを使用して、前に保存さ
れていた値を保持します。
例 え ば、ALTGX_RECONFIG で制御されるチャネル数が 2 と仮定すると、この場合の
tx_vodctrl は 6 ビット幅です。tx_vodctrl[2:0] はチャネル 1 に対応し、同様に、
tx_vodctrl[5:3] はチャネル 2 に対応します。以下のステップに従います。
1. チャネル 2 のみの PMA コントロールを新しい値でダイナミックにリコンフィギュレーショ
ンする場合は、最初にリード・トランザクションを実行して、tx_vodctrl_out[5:0] か
ら既存の PMA コントロール値を読み出します。tx_vodctrl_out[2:0] を取得し、
tx_vodctrl[2:0] のこの値をチャネル 1 のライトに供給します。これにより、チャネル 1
は同じ値で上書きされます。
2. ライト・トランザクションを実行します。これにより、新しい値はチャネル 2 にのみ書き
込まれ、チャネル 1 は変更されません。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–60
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–26 に、Use the same control signal for all the channels オプションがディセーブルされた
ライト・トランザクション波形を示します。
図 5–26. 方法 2：Use the same control signal for all the channels オプションがディセーブルされている場合の
ライト・トランザクション波形
reconfig_clk
write_all
rx_tx_duplex_sel [1:0] (1)
2’b00
2’b10
busy
tx_vodctrl [5:0] (2)
6’b000000
6’b000011
図 5–26 の注 :
(1) チャネルのトランスミッタ部にのみ書き込む場合を検討してみましょう。
(2) 波形は、ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG インスタンス）によって制御されるチャネル
数が 2 で、 tx_vodctrl コントロール・ポートがイネーブルされていると仮定したものです。
1
ライト・トランザクションとリード・トランザクションは同時に実行できません。
リード・トランザクション
リード・トランザクションは 5–57 ページの「リード・トランザクション」で説明しています。
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
この項では、以下のダイナミック・リコンフィギュレーション・モードについて説明します。
■
Data Rate Division in TX モード
■
Channel and TX PLL select/reconfig モード
■
Channel and CMU PLL reconfiguration
■
Channel reconfiguration with TX PLL select
■
CMU PLL reconfiguration
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
1
5–61
ALTGX MegaWizard Plug-In ManagerのReconfig画面でEnable Channel and Transmitter PLL
Reconfiguration オプションを選択すると、上記のすべてのダイナミック・リコンフィギュレー
ション・モードをイネーブルすることができます（図 5–27 参照）。
（ALTGX MegaWizard Plug-In
Manager で上記のダイナミック・リコンフィギュレーション・モードのいずれかを個別にイ
ネーブルするオプションはありません。）
図 5–27. ALTGX MegaWizard Plug-In Manager の Enable Channel and Transmitter PLL Reconfiguration オプション
Data Rate Division in TX モード
Date Rate Division in TX モードを使用して、トランスミッタ・チャネルのデータ・レートを 1、
2、および 4 の倍数で変更することができます。このダイナミック・リコンフィギュレーショ
ン・モードは、送信側にのみ使用でき、受信側には使用できません。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–62
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
Data Rate Division in TX モードでリコンフィギュレーションされるブロック
このモードでリコンフィギュレーションされる唯一のブロックは、トランスミッタ・チャネル
の TX ローカル・ディバイダ・ブロックです。TX ローカル・ディバイダは、図 5–28 に示すよ
うに、/1、/2、または /4 の値による分周に設定できます。
図 5–28. トランスミッタ・チャネルのローカル・ディバイダ
High-Speed Serial Clock
High-Speed clock
from TX PLL0
/n
/4, /5, /8, or /10
Low-Speed Parallel Clock
High-Speed clock
from TX PLL1
/1, /2, or /4
この機能をイネーブルして使用する前に、デバイスの動作範囲を把握しておく必要があります。
この機能は実行時制御機能なので、Quartus II ソフトウェアで課されるリーガル・チェックは
ありません。このレート切り替えオプションを使用する場合、クロックを分周する前に、特定
の機能モードでデータ・レート範囲がサポートされることを確認することも必要です。
1
Data Rate Division in TX モードは、通常のトランシーバ・チャネルのみに適用でき、PMA のみ
のチャネルには適用できません。
ALTGX MegaWizard Plug-In Manager のセットアップ
ALTGX MegaWizard Plug-In Manager の以下の設定をイネーブルします。
1. Reconfig 画面で Channel and Transmitter PLL Reconfiguration オプションを選択して、
ALTGX_RECONFIG インスタンスが TX チャネル・ローカル・ディバイダ値をダイナミッ
クに変更できるようにします。
2. Reconfig 画面で What is the starting channel number? オプションを設定します。詳細は、
5–22 ページの「論理チャネル・アドレッシング」を参照してください。
1 つのクロック・ソースが使用されるので、代替の基準クロックは不要です。1 つの入力基準ク
ロックから、/1、/2、または /4 のデータ・レートを派生させることができます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–63
ALTGX_RECONFIG MegaWizard Plug-In Manager のセットアップ
Data Rate Division in TX モード用に、ALTGX_RECONFIG MegaWizard Plug-In Manager の以
下の設定をイネーブルします。
1. Reconfiguration settings 画面の What is the number of channels controlled by the
reconfig controller? オプションを設定します。詳細は、5–34 ページの「ALTGX_RECONFIG
インスタンスで制御されるチャネルの総数」を参照してください。
2. logical_channel_address 入力ポートで、トランスミッタ・チャネルの論理チャネル・
アドレスを指定します。
3. 図 5–29 に示すように、Reconfiguration settings 画面で Data rate division in TX オプショ
ンを選択します。
図 5–29. ALTGX_RECONFIG MegaWizard Plug-In Manager の Data rate division in TX オプション
4. Data rate division in TX オプションをイネーブルすると、rate_switch_ctrl[1:0] 入
力ポートを使用できます。表 5–25 に示すように、rate_switch_ctrl[1:0] 信号に設定
した値によって、TX ローカル・ディバイダ設定が決まります。
表 5–25. rate_switch_ctrl[1:0] ポートに基づく TX ローカル・ディバイダの設定
© 2009 年 3 月
Altera Corporation
rate_switch_ctrl[1:0]
ローカル・ディバイダ設定
2'b00
Divide by 1
2'b01
Divide by 2
2'b10
Divide by 4
2'b11
サポートされていません
Stratix IV Device Handbook Volume 2
5–64
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
トランスミッタ・チャネルの既存のローカル・ディバイダ設定を読み出す場合は、Error
checks/Data rate switch 画面で Use 'rate_switch_out' port to read out the current data rate
division オプションを選択します。
rate_switch_out[1:0] 出力信号のデコーディングは、rate_switch_ctrl[1:0] 入力信
号の場合と同じです。
1
ダイナミック・レート切り替え、トランシーバ・チャネルの受信側のディバイダには影響しま
せん。これはトランスミッタにのみ使用できます。
1
Data Rate Division in TX モードは、.mif を必要としません。
リード・トランザクションおよびライト・トランザクションについて詳しくは、以下の項の
「Data Rate Division in TX 動作」を参照してください。
Data Rate Division in TX 動作
以下の項では、Data Rate Division in TX モードのライト・トランザクションとリード・トラン
ザクションに関係するステップについて説明します。
Data Rate Division in TX：ライト・トランザクション
1. reconfig_mode_sel[2:0]信号を3'b011に設定して、このモードをアクティブにします。
2. rate_switch_ctrl[1:0] 信号を対応する TX ローカル・ディバイダ設定に設定します。
3. logical_channel_address ポートを、リコンフィギュレーションするローカル・ディ
バイダ設定を持つトランスミッタ・チャネルの論理チャネル・アドレスに設定します。
4. busy 信号が Low であることを確認します。
5. write_all 信号を 1reconfig_clk サイクルの間アサートして、ライト・トランザクショ
ンを開始します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–65
図 5–30 に、Data Rate Division in TX モードのライト・トランザクションを示します。
図 5–30. Data Rate Division in TX モードのライト・トランザクション
reconfig_mode_sel[2:0]
3'bXXX
3'b011
reconfig_clk
rate_switch_ctrl[1:0] (1)
2'bXX
2'b10
2'bXX
logical_channel_address (2), (3)
2'bXX
2'b01
2'bXX
write_all
busy
図 5–30 の注 :
(1) 波形は、トランスミッタ・チャネルのローカル・ディバイダ設定を“Divide by 4”に設定する必要があると仮定したものです。したがっ
て、 rate_switch_ctrl[1:0] で設定される値は 2'b10 です。
(2) 波形は、ALTGX_RECONFIG MegaWizard Plug-In Manager の What is the number of channels controlled by the reconfig controller?
オプションで設定される値が 4 であると仮定したものです。したがって、 logical_channel_address 入力は 2 ビット幅です。
(3) この波形は、論理チャネル・アドレスが 2'b01 であるトランスミッタ・チャネルのローカル・ディバイダ設定をリコンフィギュレーショ
ンすることも想定しています。
Data Rate Division in TX：リード・トランザクション
1. reconfig_mode_sel[2:0]信号を3'b011に設定して、このモードをアクティブにします。
2. rate_switch_out[1:0] 信号を選択して、既存の TX ローカル・ディバイダ設定を読み
出します。
3. logical_channel_address ポートを、読み出すローカル・ディバイダ設定を持つトラ
ンスミッタ・チャネルの論理チャネル・アドレスに設定します。
4. busy 信号が Low であることを確認します。
5. read 信号を 1 reconfig_clk サイクルの間アサートします。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–66
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–31 に、Data Rate Division in TX モードでのリード・トランザクション波形を示します。
図 5–31. Data Rate Division in TX モードのリード・トランザクション
reconfig_mode_sel[2:0]
3'bXXX
3'b011
2'bXX
2'b01
2'bXX
Invalid output
2'b01
reconfig_clk
logical_channel_address (1), (2)
read
busy
rate_switch_out[1:0] (3)
2'bXX
data_valid
図 5–31 の注 :
(1) この波形は、トランスミッタ・チャネルの既存のローカル・ディバイダ設定が“Divide by 2”であると仮定したものです。したがって、
rate_switch_out[1:0] で読み出される値は 2'b10 です。
(2) 波形は、ALTGX_RECONFIG MegaWizard Plug-In Manager の What is the number of channels controlled by the reconfig controller?
オプションで設定される値が 4 であると仮定したものです。したがって、 logical_channel_address 入力は 2 ビット幅です。
(3) この波形は、論理チャネル・アドレスが 2'b01 であるトランスミッタ・チャネルの既存のローカル・ディバイダ設定を読み出すことを
仮定したものです。
1
ALTGX_RECONFIG MegaWizard Plug-In Manager で、rate_switch_out[1:0] が選択され
ていない場合は、Data Rate Division in TX モードでリード・トランザクションを実行しないで
ください。
Channel and TX PLL select/reconfig モード
ダイナミックに以下を実行する場合は、.mif が必要です。
■
トランシーバ・チャネルの機能ブロックをイネーブルまたはディセーブルする（Channel
and CMU PLL reconfiguration モードを使用）。
■
トランシーバ・チャネルの機能モードを、あるものから別のものにリコンフィギュレーショ
ンする（Channel and CMU PLL reconfiguration モードを使用）。
■
FPGA ファブリック - トランシーバ・チャネル・インタフェースを、ある幅から別の幅にリ
コンフィギュレーションする（Channel and CMU PLL reconfiguration モードを使用）
。
■
トランシーバ・チャネルのデータ・レートを、別のトランスミッタ PLL を選択することによ
りリコンフィギュレーションする（Channel reconfiguration with TX PLL select モードを使
用）。
■
CMU PLL をリコンフィギュレーションすることにより、トランシーバ・チャネルのデー
タ・レートをリコンフィギュレーションする（CMU PLL Reconfiguration モードを使用）。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–67
.mif の生成
以下の 2 つの概念を理解すれば、.mif の使用法を理解する上で役立ちます。
■
.mif の生成方法は ? — 適切なプロジェクト設定（詳細は、5–68 ページの「.mif 生成のための
Quartus II の設定」を参照）を提供し、ALTGX インスタンスをコンパイルすると、Quartus
II ソフトウェアは .mif を生成します。
■
ALTGX_RECONFIGインスタンスとALTGXインスタンス間で.mifがどのように使用される
か？ — Quartus II ソフトウェアは、以下で説明するように、ユーザー・メモリ初期化ファ
イル・フローと呼ばれるデザイン・フローを提供します。
.mif ベース・デザイン・フロー
.mif ベース・デザイン・フローには、トランシーバ・チャネルまたは CMU PLL への .mif の内
容の書き込みが含まれます。
トランシーバ・チャネルまたは CMU PLL をリコンフィギュレーションする場合は、ALTGX
MegaWizard Plug-In Manager でトランシーバ・チャネルまたは CMU PLL の必要な設定をコ
ンフィギュレーションし、ALTGX インスタンスをコンパイルしなければなりません。ダイナ
ミック・リコンフィギュレーション・コントローラは、これらのコンフィギュレーション済み
設定を、.mif を介してトランシーバ・チャネルまたは CMU PLL に書き込む（write_all 信
号および reconfig_data[15:0] 信号を使用）ことを要求します .mif の可能な最大サイズは
55 ワードです。各ワードには、16 ビット単位で保存されるトランシーバ・チャネルの正当なレ
ジスタ設定が含まれます。reconfig_address_out[5:0] は、.mif に 16 ビット・ワードの
アドレス（場所）を提供します。
.mif サイズは、表 5–26 に示す ALTGX コンフィギュレーションによって異なります。
表 5–26. ALTGX コンフィギュレーションのための .mif サイズ
ALTGX コンフィギュレーション
Duplex（Receiver and Transmitter）
.mif サイズ（ワード）(1)
55
Receiver only
37
Transmitter only
19
表 5–26 の注 :
(1) .mif 内の各ワードは 16 ビット幅です。
1
ダイナミック・リコンフィギュレーション・コントローラは、先に開始されたライト・トラン
ザクションが完了していない場合は、新しい 16 ビット・ワードを無視します。前述したよう
に、進行中またはアクティブなライト・トランザクションは busy 信号によって示されます。
busy信号がディアサートされているときにのみ、16ビットの新しいワードを入力することがで
きます。
Quartus II ソフトウェアは、<Project_DIR>/reconfig_mif フォルダの下に .mif を作成します。
ファイル名は ALTGX インスタンス名（< インスタンス名 >.mif）に基づきます。例えば、
basic_gxb.mif となります。
1 つのデザインに複数の .mif があってもかまいません（無制限）。また、1 つの .mif を使用し
て複数のチャネルをリコンフィギュレーションすることができます。これらの .mif をオンチッ
プ・メモリまたはオフチップ・メモリに保存することができます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–68
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
.mif 生成のための Quartus II の設定
Quartus II コンパイル時に、デフォルトでは .mif は生成されません。以下は、.mif ファイルを
生成するためにイネーブルしなければならない Quartus II ソフトウェアの設定です。
1. Assignments メニューの Settings を選択します（図 5–32）。
図 5–32. .mif 生成をイネーブルするためのステップ 1
2. Fitter Settings を選択し、次に More Settings を選択します（図 5–33）。
図 5–33. .mif 生成をイネーブルするためのステップ 2
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–69
3. More Fitter Settings ページの Option ボックスで、イネーブルされたダイナミック・リコ
ンフィギュレーション・モードに基づいて、Generate GXB Reconfig MIF オプションを On
に設定します（図 5–34）。
図 5–34. .mif 生成をイネーブルするためのステップ 3
.mif は、コンパイル・プロセスのアセンブラ・ステージで生成されます。ただし、デザインま
たは上記の設定に何らかの変更がある場合、Quartus II ソフトウェアはフィッタ・ステージを
経てからアセンブラ・ステージを開始します。
.MIF の再使用
トランシーバ PLL およびレシーバ PLL を複数のデータ・レートでコンフィギュレーションす
るには、入力基準クロックの要件を理解することが重要です。これは、リコンフィギュレーショ
ン用のクロック方式を効率的に作成し、デバイスのすべてのチャネルで .mif を再使用するのに
役立ちます。この項では、新しいクロック拡張機能と、さまざまなクロック・ソースからの入
力クロックを使用する意味を検討します。
使用可能なクロック入力は、pll_inclk_rx_cruclk[] ポートとして現れ、トランシーバ間
ブロック・ライン（別名、Inter Quad [IQ] ライン）、入力ピンでドライブされるグローバル・
クロック・ネットワーク、または PLL カスケード・クロックにより提供することができます。
1
入力基準クロックについて詳しくは、
「StratixIV デバイス・ハンドブック Volume 2」の「入力
基準クロッキング」の項を参照してください。
以下の項では、.mif を再使用するためのクロック要件について説明します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–70
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
.mif の再使用のための入力基準クロック要件
.mif には、入力クロック・マルチプレクサ設定、および ALTGX MegaWizard Plug-In Manager
によるインスタンス化の際に選択された機能ブロックに関する情報が収められています。この
項で説明する Quartus II 設定をイネーブルすると、Quartus II ソフトウェアは各チャネルに対
して .mif を生成します。入力基準クロックに対して以下の 2 つの要件を満たしている場合、こ
の .mif を使用して、デバイスの他のトランシーバ・チャネルのいずれかをダイナミックにリコ
ンフィギュレーションすることができます。
■
クロック入力の順序は一貫していなければなりません。例えば、.mif がトランシーバ・ブ
ロ ッ ク 0 の ト ランシーバ・チャネルに対して生成され、入力クロック・ソースが
pll_inclk_rx_cruclk [0]ポートに接続されていると仮定します。
生成された.mifを他
のトランシーバ・ブロック（例えば、トランシーバ・ブロック 1）のチャネルに使用する場
合、pll_inclk_rx_cruclk [0] ポートに同じクロック・ソースを接続する必要があり
ます。図 5–35 および図 5–36 に、誤った順序の入力基準クロックと正しい順序の入力基準
クロックをそれぞれ示します。
■
図 5–35 では、入力基準クロックは 2 つのインスタンスの対応する pll_inclk_rx_cruclk
[] ポートに接続されていないので、.mif を再使用するときのクロッキングに誤りがありま
す。
図 5–35 に、.mif を再使用するときの誤った入力基準クロックの接続を示します。
図 5–35. .mif を再使用するときの誤った入力基準クロックの接続
Stratix IV GX Device
Transceiver Block 0
pll_inclk_rx_cruclk[0]
156.25 MHz
pll_inclk_rx_cruclk[1]
ALTGX
Instance 1
Transceiver Block 1
pll_inclk_rx_cruclk[0]
125 MHz
ALTGX
Instance 2
pll_inclk_rx_cruclk[1]
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–71
図 5–36 に、.mif を再使用するときの正しい入力基準クロックの接続を示します。
図 5–36. .mif を再使用するときの正しい入力基準クロックの接続
Stratix IV GX Device
Transceiver Block 0
pll_inclk_rx_cruclk[0]
156.25 MHz
pll_inclk_rx_cruclk[1]
ALTGX
Instance 1
Transceiver Block 1
pll_inclk_rx_cruclk[0]
125 MHz
ALTGX
Instance 2
pll_inclk_rx_cruclk[1]
1
デバイスの 1 つのサイドにあるトランシーバ・チャネル用に生成された .mif をデバイスのもう 1
つのサイドにあるトランシーバ・チャネルに再使用できるのは、両サイドの ALTGX インスタ
ンスで入力基準クロックの周波数と pll_inclk_rx_cruclk [] ポートの順序が同じ場合に
限られます。
.mif を再使用するときの入力基準クロック要件に加え、mif のその他の再使用方法については、
5–105 ページの「logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en ポート」を参照してくだ
さい。
.mif ベース・ダイナミック・リコンフィギュレーション・モードでの logical_channel_
address ポート
ダイナミック・リコンフィギュレーション・コントローラは、logical_channel_address
[8:0] ポートに設定した値に基づいて、.mif の内容を指定されるトランシーバ・チャネルに書
き込みます。この信号は、ダイナミック・リコンフィギュレーション・コントローラによって
制御されるチャネル数が複数の場合にのみイネーブルされます。トランシーバ・チャネルのリ
コンフィギュレーションはチャネル単位で行われるため、.mif ワードを正常にチャネルに書き
込みには、この信号を使用して必要な論理チャネル・アドレスを提供する必要があります。
logical_channel_address ポートについて詳しくは、5–10 ページの「ダイナミック・リコ
ンフィギュレーション・コントローラのポート・リスト」を参照してください。
1
© 2009 年 3 月
CMU PLL reconfigurationモードでは、logical_channel_addressを使用して、
（リコンフィ
ギュレーション対象の）CMU PLL が接続されるトランシーバ・チャネルを指定します。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–72
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
Channel and CMU PLL reconfiguration モード
このダイナミック・リコンフィギュレーション・モードを使用して、トランシーバ・チャネル
を別の機能モードやデータ・レートにリコンフィギュレーションすることができます。チャネ
ルを正常にリコンフィギュレーションするために、ALTGX MegaWizard Plug-In Manager で適
切なオプションを選択し（以下の項で説明）、.mif を生成します。ALTGX_RECONFIG インス
タンスは、.mif の内容をチャネルに書き込んでトランシーバ・チャネルをリコンフィギュレー
ションします。
1
Channel and CMU PLL Reconfiguration モードは、リコンフィギュレーションに関係するチャ
ネル（logical_channel_address ポートで指定されたトランシーバ・チャネル）にのみ影
響し、ダイナミック・リコンフィギュレーション・コントローラで制御されるその他のトラン
シーバ・チャネルには影響しません。
1
Channel and CMU PLL Reconfiguration モードは、非 Basic（PMA Direct）モードでコンフィ
ギュレーションされた通常のトランシーバ・チャネルにのみ適用できます。
1
Channel and CMU PLL Reconfiguration モードは、以下には適用できません。
■
Basic（PMA Direct）×1 および ×N コンフィギュレーションでコンフィギュレーションされ
た通常のトランシーバ・チャネル
■
Basic（PMA Direct）×1 および ×N コンフィギュレーションでコンフィギュレーションされ
た CMU チャネル
■
結合コンフィギュレーションでコンフィギュレーションされた通常のトランシーバ・チャ
ネル
■
CEIコンフィギュレーションでコンフィギュレーションされた通常のトランシーバ・チャネル
Channel and CMU PLL Reconfiguration モードは、以下のとおり分類できます。
■
データ・レートのリコンフィギュレーション
■
機能モードのリコンフィギュレーション
■
データ・レートおよび機能モードのリコンフィギュレーション
データ・レートのリコンフィギュレーション
■
トランシーバ・チャネルに接続された CMU PLL をリコンフィギュレーションすることによ
り、トランシーバ・チャネルのデータ・レートをリコンフィギュレーションすることがで
きます。
■
別のトランスミッタPLLでトランシーバ・チャネルにクロックを供給するよう選択すること
により、トランシーバ・チャネルのデータ・レートをリコンフィギュレーションすること
ができます。
■
どのトランスミッタ・チャネルにも 1 つのローカル・クロック・ディバイダがあります。同
様に、どのレシーバ・チャネルにも 1 つのローカル・クロック・ディバイダがあります。こ
れらのローカル・クロック・ディバイダを 1、2、または 4 にリコンフィギュレーションす
ることにより、トランシーバ・チャネルのデータ・レートをリコンフィギュレーションで
きます。これらのローカル・クロック・ディバイダをリコンフィギュレーションするとき
は、トランシーバ・チャネルの機能モードがリコンフィギュレーションしたデータ・レー
トをサポートすることを確認してください。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–73
機能モードのリコンフィギュレーション
この機能を使用して、トランシーバ・チャネルの既存の機能モードをまったく異なる機能モー
ドにリコンフィギュレーションすることができます。既存の機能モードをリコンフィギュレー
ションできる各種の方法を以下に示します。
■
1 つの非 Basic（PMA Direct）コンフィギュレーションと別の非 Basic（PMA Direct）コン
フィギュレーションの間でのみ切り替えることができます。
■
あるプロトコル・コンフィギュレーション（例えば、XAU コンフィギュレーション）と別
のプロトコル・コンフィギュレーション（例えば、GIGE コンフィギュレーション）との間
で切り替えることができます。
■
あるプロトコル・コンフィギュレーション（例えば、Serial RapidIO コンフィギュレーショ
ン）と Basic コンフィギュレーションとの間で切り替えることもできます。
■
Basic コンフィギュレーションと別の Basic 機能モードの間での切り替えも可能です。
以下をダイナミックにリコンフィギュレーションすることはできません。
■
CEI コンフィギュレーションから他の機能モードへ切り替えることはできません。
■
Basic（PMA Direct）×1 コンフィギュレーション同士の切り替えはできません。
■
Basic（PMA Direct）×1 コンフィギュレーション同士の切り替えはできません。
■
結合モード・コンフィギュレーション（例えば、PCI Express [PIPE] x4 コンフィギュレー
ション）から他の機能モードへの切り替えはできません。
関係する各種クロックが移行をサポートする限り、トランシーバ・チャネルをリコンフィギュ
レーションできる機能モード数には制限がありません。コア・クロックについて詳しくは、5–77
ページの「コア・クロキングのセットアップ」を参照してください。
1
上記のカテゴリに加え、トランシーバ・チャネルのデータ・レートと機能モードの両方をリコ
ンフィギュレーションするよう選択することもできます。
1
以下の項では、Transmitter Only または Receiver Only として指定していない限り、ALTGX
MegaWizard Plug-In Manager でトランシーバ・チャネルに Receiver and Transmitter コンフィ
ギュレーションが指定されいると仮定しています。
Channel and CMU PLL Reconfiguration モードでリコンフィギュレーションされるブロック
このダイナミック・リコンフィギュレーション・モードでリコンフィギュレーションされるブ
ロックは、トランシーバ・チャネルの PCS および PMA ブロック、トランスミッタおよびレ
シーバ・チャネルのローカル・ディバイダ設定、および CMU PLL です。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–74
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–37 に、この機能を使用してダイナミックにリコンフィギュレーションできる機能ブロック
を示します。
図 5–37. トランシーバ・ブロックでのチャネルおよび CMU PLL リコンフィギュレーション
CMU Channel
Full Duplex Transceiver Channel
clock
mux
refclk0
TX CHANNEL
CMU PLL0
refclk1
Logical
TX PLL
select
clock
mux
LOCAL
DIVIDER
digital+analog logic
CMU PLL1
RX CHANNEL
clock
mux
RX PLL
digital+analog logic
Blocks that can be reconfigured in Channel and CMU PLL
Reconfiguration mode
チャネル・リコンフィギュレーションがサポートされるコンフィギュレーション
チャネル・リコンフィギュレーションは、フィジカル・トランシーバ・チャネルの以下の非結
合コンフィギュレーションにのみ適用されます。
■
Receiver and Transmitter コンフィギュレーション
■
Transmitter Only コンフィギュレーション
■
Receiver only コンフィギュレーション
■
同じ物理チャネルに組み込まれた独立したトランスミッタと独立したレシーバ
Transmitter Only コンフィギュレーションでは、フィジカル・トランシーバ・チャネルには 1
つのトランスミッタしかありません。Transmitter Only 用の .mif ファイルには、トランスミッ
タ部に対応するビットしかありません。Receiver only コンフィギュレーションは、レシーバに
関連していることを除いて、Transmitter only コンフィギュレーションと同じです。
1
Transmitter OnlyコンフィギュレーションからReceiver Onlyコンフィギュレーションへ、およ
びその逆のチャネル・リコンフィギュレーションは実行できません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–75
Channel and CMU PLL Reconfiguration モード用の ALTGX MegaWizard Plug-In Manager
のセットアップ
トランシーバ・チャネルと CMU PLL をリコンフィギュレーションする場合は、以下のステッ
プに示すとおりに ALTGX MegaWizard Plug-In Manager をセットアップします。ダイナミッ
ク・リコンフィギュレーション・コントローラは、.mif に保存されている新しい情報でトラン
シーバ・チャネルと CMU PLL をリコンフィギュレーションします。
1. Reconfig 画面の Channel and Transmitter PLL reconfiguration オプションを選択します。
2. CMU PLL をリコンフィギュレーションしてトランシーバ・チャネルのデータ・レートをリ
コンフィギュレーションする場合は、General 画面で、CMU PLL を動作させる新しいデー
タ・レートを指定します。
3. Reconfig Clks 画面の What is the main PLL logical reference index? オプションで、論理
基準インデックス値を指定します。次に、以下について説明します。
■
CMU PLL の論理基準インデックスの選択
図 5–38 について検討してみましょう。ここでは、トランシーバ・チャネル 1 がトランシー
バ・ブロックの CMU0 PLL をリッスンします。同様に、トランシーバ・チャネル 2 はトラ
ンシーバ・ブロックの CMU1 PLL をリッスンします。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–76
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–38. トランシーバ・ブロック内の CMU PLL の論理基準インデックス
CMU Channels
full duplex transceiver channel 1
clock
mux
156.25 MHz
refclk0
refclk1
TX CHANNEL 1
6.25 Gbps
CMU0 PLL
125 MHz
Logical
TX PLL
select
clock
mux
LOCAL
DIVIDER
6.25 Gbps
digital+analog logic
2.5 Gbps
CMU1 PLL
RX CHANNEL 1
clock
mux
6.25 Gbps
RX PLL
6.25 Gbps
digital+analog logic
full duplex transceiver channel
2
TX CHANNEL 2
2.5 Gbps
Logical
TX PLL
select
LOCAL
DIVIDER
digital+analog logic
RX CHANNEL 2
clock
mux
2.5 Gbps
RX PLL
2.5 Gbps
digital+analog logic
CMU0 PLL の 論理基準インデックス（CMU PLL の ID）を指定することにより、
ALTGX_RECONFIG インスタンスに CMU0 PLL をダイナミックにリコンフィギュレー
ションするよう指示することができます。同様に、CMU1 PLL の論理基準インデック
スを提供することにより、ALTGX_RECONFIG インスタンスに CMU1 PLL をダイナ
ミックにリコンフィギュレーションするよう指示することができます。論理基準イン
デックスの許容値は 0 または 1 です。同様に、すべてのトランシーバ・ブロック内の
CMU PLL に 0 または 1 の論理基準インデックス値を割り当てることができます。
1
Stratix IV Device Handbook Volume 2
あるトランシーバ・ブロック内の CMU0 PLL の論理基準インデックスは、常に同じ
トランシーバ・ブロック内の CMU1 PLL の論理基準インデックスの補数です。
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
1
5–77
この論理基準インデックス値は logical tx pll として、他のトランシーバ・チャネル
設定と共に .mif に保存されます。
4. Reconfig Clks 画面の How many input clocks? オプションで、CMU PLL に使用可能な入
力基準クロック数を指定します。許容される最大入力基準クロック数は 10 です。この設定
について詳しくは、5–111 ページの「入力基準クロックを指定するための一般ガイドライ
ン」を参照してください。
5. Reconfig Clks 画面の What is the selected input clock source for the Transmitter PLL and
Receiver PLL? オプションで、CMU PLL が使用する入力基準クロックの ID を指定します。
6. トランシーバ・クロックおよびコア・クロックをセットアップします。これについては、以
下の項で説明します。
■
トランシーバ・クロキングのセットアップ
機能モードの切り替えまたはデータ・レートの遷移のために、トランシーバ・クロッキ
ング・オプションをチャネル・リコンフィギュレーションの一部としてセットアップす
る必要があります。トランシーバ・クロッキングは、セットアップする必要のあるすべ
てのクロック・オプションをカバーします。
データ・レート用および機能モード用の 2 個の CMU PLL
送信および受信用の入力基準クロック
■
コア・クロキングのセットアップ
トランシーバ・コア・クロックは、送信位相補償 FIFO のライト・クロックと受信位相
補償 FIFO のリード・クロックです。コア・クロッキングは、トランスミッタ・コア・
クロキングとレシーバ・コア・クロッキングに分類されます。表 5–27 では、トランス
ミッタ・コア・クロッキングを説明しています。同様に、表 5–28 では、レシーバ・コ
ア・クロッキングを説明しています。
表 5–27. トランスミッタ・コア・クロッキング ( １ / ２ )
トランスミッタ・コア・クロキングとは、FPGA ファブリックからのパラレル・データを送信位相補償 FIFO に書き込むのに
使用されるクロックのことです。以下のクロックの 1 つを使用して、送信位相補償 FIFO に書き込むことができます。
■
tx_coreclk—FPGA ファブリックからの tx_clkout と同じ周波数のクロックを使用して、送信位相補償 FIFO にライト・
クロックを供給することができます。tx_coreclk を使用すると、ALTGX MegaWizard Plug-In Manager の tx_clkout
オプションが無効になります。
■
tx_clkout—Quartus II ソフトウェアは、tx_clkout を自動的に FPGA ファブリックに配線し、送信位相補償 FIFO に戻しま
す。図 5–39 に示すように、Reconfig 2 画面の tx_clkout オプションでは、2 つのオプションを使用できます。
以下は、ALTGX MegaWizard Plug-In Manager の Reconfig 2 画面の 2 つの tx_clkout オプションです (1)。
オプション 1：トランスミッタ間での 1 つの
トランスミッタ・クロックの共有
© 2009 年 3 月
Altera Corporation
オプション 2：個別チャネル・トランスミッタ・コア・クロックの使用
Stratix IV Device Handbook Volume 2
5–78
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–27. トランスミッタ・コア・クロッキング ( ２ / ２ )
■
トランシーバ・ブロックの第 1 チャネル（チャネル
0）の tx_clkout から、トランシーバ・ブロックの
その他のチャネルのトランスミッタ位相補償 FIFO
にライト・クロックを供給する場合は、このオプ
ションをイネーブルします。
■
このオプションは通常、トランシーバ・ブロックの
すべてのチャネルの機能モードとデータ・レートが
同じで、かつ同じ機能モードとデータ・レートにリ
コンフィギュレーションされる場合にイネーブルさ
れます。
■
■
個々のトランスミッタ・チャネルの tx_clkout 信号でそれぞれの送
信位相補償 FIFO にライト・クロックを供給する必要がある場合は、
このオプションをイネーブルします。
■ このオプションは通常、各トランシーバ・チャネルがチャネル・リ
コンフィギュレーションを使用して異なる機能モードにリコンフィ
ギュレーションされるとイネーブルされます。
■
モードでコンフィギュレーションされる場合
and CMU PLL Reconfiguration モードがイネーブルされていま
す。
Š4 本の通常のトランシーバ・チャネルが、3 Gbps
Š4 本すべての通常のトランシーバ・チャネルを 3
Gbps から 1.5 Gbps にリコンフィギュレーショ
ンし、また 1.5 Gbps から 3 Gbps にリコンフィ
ギュレーションする場合
■
このシナリオでは、クロック・リソースを節約する
ためオプション 1 が適用できます。
■
図 5–40 に、トランシーバ・ブロックの 4 本すべての
通常チャネル間におけるチャネル 0 の tx_clkout
の共有を示します。
Š4 本の通常のトランシーバ・チャネルが、3 Gbps かつ異なる機能
ŠALTGX_RECONFIG MegaWizard Plug-In Manager で Channel
以下のシナリオを検討してみましょう。
かつ同じ機能モードでコンフィギュレーションさ
れる場合
ŠALTGX_RECONFIG MegaWizard Plug-In
Manager で Channel and CMU PLL
Reconfiguration モードがイネーブルされていま
す。
以下のシナリオを検討してみましょう。
Š4 本の通常のトランシーバ・チャネルのそれぞれを異なるデー
タ・レートおよび異なる機能モードにリコンフィギュレーション
する場合
■
このシナリオでは、4 本すべての通常のトランシーバ・チャネルを
異なるデータ・レートおよび機能モードにリコンフィギュレーショ
ンする必要があるため、オプション 2 を適用できます。
■
図 5–41 に、各トランスミッタ・チャネルの tx_clkout 信号がそれ
ぞれのトランシーバ・チャネルの送信位相補償 FIFO にクロックを
供給する方法を示します。
■
したがって、Channel and CMU PLL Reconfiguration を使用して、各
チャネルを異なる機能モードにリコンフィギュレーションすること
ができます。
表 5–27 の注 :
(1) PMA のみのチャネル（Basic [PMA Direct] ×1 および ×N モードでコンフィギュレーションされたチャネル）には、Reconfig 2 画面を
使用できません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–79
図 5–39. ALTGX MegaWizard Plug-In Manager の Reconfig 2 画面の tx_clkout オプションの 2 つのオプション
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–80
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–40. トランスミッタ・コア・クロッキングのためのオプション 1（Channel and CMU PLL Reconfiguration モード）
FPGA Core
Transceiver Block
TX0 (3 Gbps)
RX0
TX1 (3 Gbps)
RX1
tx_clkout[0]
TX2 (3 Gbps)
CMU1 PLL
CMU0 PLL
RX2
TX3 (3 Gbps)
RX3
Low-speed parallel clock generated by the TX0 local divider (tx_clkout[0])
High-speed serial clock generated by the CMU0 PLL
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–81
図 5–41. トランスミッタ・コア・クロッキングのためのオプション 2（Channel and CMU PLL Reconfiguration モード）
FPGA Core
Transciever Block
tx_clkout[0]
TX0 (3 Gbps)
RX0
TX1 (3 Gbps)
tx_clkout[1]
RX1
CMU1 PLL
TX2 (3 Gbps)
tx_clkout[2]
CMU0 PLL
RX2
TX3 (3 Gbps)
tx_clkout[3]
RX3
High-speed serial clock generated by the CMU0 PLL
表 5–28. レシーバ・コア・クロッキング ( １ / ２ )
レシーバ・コア・クロキングとは、レシーバ位相補償 FIFO からのパラレル・データを FPGA ファブリックに読み込むのに使用
されるクロックのことです。以下のクロックの 1 つを使用して、受信位相補償 FIFO から読み出すことができます。
■
rx_coreclk—FPGA ファブリックからの rx_clkout と同じ周波数のクロックを使用して、受信位相補償 FIFO にリード・
クロックを供給することができます。rx_coreclk を使用すると、ALTGX MegaWizard Plug-In Manager の rx_clkout
オプションが無効になります。
■
rx_clkout—Quartus II ソフトウェアは、rx_clkout を自動的に FPGA ファブリックに配線し、受信位相補償 FIFO に戻しま
す。Reconfig 2 画面の rx_clkout オプションでは、3 つのオプションが使用できます。
以下は、ALTGX MegaWizard Plug-In Manager の Reconfig 2 画面の 3 つの rx_clkout オプションです (1)。
オプション 1：レシーバ間での
1 つのトランスミッタ・コア・
クロックの共有
© 2009 年 3 月
Altera Corporation
オプション 2：個別チャネル・
トランスミッタ・コア・クロックの使用
オプション 3：個別チャネル・レシーバ・
コア・クロックの使用
Stratix IV Device Handbook Volume 2
5–82
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–28. レシーバ・コア・クロッキング ( ２ / ２ )
トランシーバ・ブロックの第 1
チャネル（チャネル 0）の
tx_clkout から、トランシー
バ・ブロックのその他の
チャネルの受信位相補償 FIFO
にリード・クロックを供給する
場合は、このオプションを
イネーブルします。
■ このオプションは通常、
トランシーバ・ブロックの
すべてのチャネルがレート・
マッチングがイネーブルされた
Basic コンフィギュレーション
またはプロトコル・コンフィ
ギュレーションの場合、および
レート・マッチングがイネーブ
ルされた別の Basic コンフィ
ギュレーションまたはプロトコ
ル・コンフィギュレーションに
リコンフィギュレーションされ
る場合にイネーブルされます。
■
■
■
個々のトランスミッタ・チャネルの
tx_clkout信号がそれぞれの受信位相補
償 FIFO にリード・クロックを供給する
場合は、このオプションをイネーブルし
ます。
■
このオプションは通常、すべてのトラン
シーバ・チャネルでレート・マッチング
がさまざまなデータ・レートに対して
イネーブルされており、かつこれらの
チャネルが、レート・マッチングが
イネーブルされた別の Basic 機能モード
またはプロトコル機能モードにリコン
フィギュレーションされる場合に
イネーブルされます。
■
以下のシナリオを検討してみましょう。
ネーブルされた Basic 4 Gbps コン
フィギュレーションをレート・マッチ
ングがイネーブルされた Basic 1
Gbps コンフィギュレーションにダイ
ナミックにリコンフィギュレーション
する場合
チャネルが、レート・マッチ
ングがイネーブルされた
Basic 2 Gbps 機能モードに
コンフィギュレーションされ
る場合
ŠALTGX_RECONFIG
MegaWizard Plug-In
Manager で、Channel and
CMU PLL Reconfiguration
モードがイネーブルされてい
る。
ŠTX0/RX0：レート・マッチングがイ
■
図 5–42 に、トランシーバ・ブ
ロックの 4 本すべてのチャネル
間におけるチャネル 0 の
tx_clkout の共有を示します。
このオプションは通常、チャネルが
レート・マッチングありまたはレート・
マッチングなしの Basic コンフィギュ
レーションまたはプロトコル・コンフィ
ギュレーションから、レート・マッチン
グありまたはレート・マッチングなしの
別の Basic コンフィギュレーションまた
はプロトコル・コンフィギュレーション
にリコンフィギュレーションされる場合
にイネーブルされます。
■
以下のシナリオを検討してみましょう。
ŠTX1/RX1：GIGE コンフィギュレー
ションから SONET/SDH OC48
コンフィギュレーション
ŠTX2/RX2：レート・マッチングが
ディセーブルされた Basic 2.5 Gbps
コンフィギュレーションから、レー
ト・マッチングがディセーブルされた
Basic 1.244 Gbps コンフィギュレー
ション
ŠALTGX_RECONFIG MegaWizard
Plug-In Manager で、Channel and
CMU PLL Reconfiguration モードが
イネーブルされている。
■
このシナリオでは、オプション 3 が適用で
きます。
ネーブルされた Basic 3.125 Gbps
■ 図 5–44 に、トランシーバ・ブロックの
コンフィギュレーションをレート・
個々のレシーバ・チャネルにクロックを
マッチングがイネーブルされた 1 Gbps
供給する、各チャネルの rx_clkout を
コンフィギュレーションにダイナミッ
示します。
クにリコンフィギュレーションする、
あるいはその逆の場合
ŠALTGX_RECONFIG MegaWizard
Plug-In Manager で、Channel and
CMU PLL Reconfiguration モードが
イネーブルされている。
Š4 本すべの通常のトランシー
このシナリオでは、オプション
1 が適用できます。
■
ŠTX3/RX3：レート・マッチングがイ
Š4 本の通常のトランシーバ・
■
個々のチャネルの rx_clkout 信号がそれ
ぞれの受信位相補償 FIFO にリード・
クロックを供給する場合は、この
オプションをイネーブルします。
イネーブルされた Basic 1 Gbps
コンフィギュレーションをレート・
マッチングがイネーブルされた Basic
2 Gbps コンフィギュレーションにダ
イナミックにリコンフィギュレーショ
ンする場合
以下のシナリオを検討してみま
しょう。
バ・チャネルのすべてを、
レート・マッチングがイネー
ブルされた 3.125 Gbps コン
フィギュレーションにリコン
フィギュレーションする場合
ŠTX1/RX1：レート・マッチングが
■
■
このシナリオでは、個々のトランシー
バ・チャネルが、レート・マッチングを
備えた別の Basic またはプロトコル機能
モードに異なるデータ・レートでリコン
フィギュレーションする必要がある場合
は、オプション 2 が適用できます。した
がって、各チャネルは、レート・マッチ
ングがイネーブルされデータ・レートが
異なる別の Basic 機能モードまたはプロ
トコル機能モードにリコンフィギュレー
ションできます。
■
図 5–43 に、トランシーバ・ブロックの
個々のチャネルにクロックを供給する
各チャネルの tx_clkout を示します。
表 5–28 の注 :
(1) PMA のみのチャネル（Basic [PMA Direct] ×1 および ×N モードでコンフィギュレーションされたチャネル）には、Reconfig 2 画面を
使用できません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–83
図 5–42. オプション 1 のレシーバ・コア・クロッキング
FPGA Core
Transceiver Block
TX0 (2 Gbps)
RX0
tx_clkout[0]
TX1 (2 Gbps)
RX1
CMU1 PLL
TX2 (2 Gbps)
CMU0 PLL
RX2
TX3 (2 Gbps)
Four regular transceiver channels
configured at Basic 2G with
Rate Matching and set up to
switch to 3.125 Gbps with Rate Matching
RX3
Low speed parallel clock generated by the TX0 local divider (tx_clkout[0])
High speed serial clock generated by the CMU0 PLL
High speed serial clock generated by the CMU1 PLL
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–84
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–43. オプション 2 のレシーバ・コア・クロッキング
FPGA Core
Transceiver Block
TX0 (2 Gbps)
tx_clkout[0]
RX0
TX1 (2 Gbps)
tx_clkout[1]
RX1
CMU1 PLL
TX2 (2 Gbps)
CMU0 PLL
tx_clkout[2]
RX2
TX3 (2 Gbps)
tx_clkout[3]
RX3
Four regular transceiver channels
configured at Basic 2G with
Rate Matching and set up
to switch to different functional modes
with Rate Matching (and different data rates)
High speed serial clock generated by the CMU0 PLL
High speed serial clock generated by the CMU1 PLL
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–85
図 5–44. オプション 3 のレシーバ・コア・クロッキング
FPGA Core
Transceiver Block
TX0 (2 Gbps)
rx_clkout[0]
RX0
TX1 (2 Gbps)
rx_clkout[1]
RX3
CMU1 PLL
TX2 (2 Gbps)
CMU0 PLL
rx_clkout[2]
RX2
TX3 (2 Gbps)
rx_clkout[3]
RX3
High-speed serial clock generated by the CMU0 PLL
High-speed serial clock generated by the CMU1 PLL
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–86
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–45. ALTGX MegaWizard Plug-In Manager の rx_clkout オプション
7. FPGA ファブリック - トランシーバ・チャネル・インタフェースの選択
この項では、Channel and CMU PLL Reconfiguration モードを選択してアクティブにした
場合の、FPGA ファブリック - トランシーバ・チャネル・インタフェースのデータ幅に関連
する ALTGX MegaWizard Plug-In Manager の設定について説明します。チャネル・リコン
フィギュレーションに以下が関係する場合は、FPGA ファブリック - トランシーバ・チャネ
ル・インタフェースのデータ幅をセットアップする必要があります。
■
FPGA ファブリック - トランシーバ・チャネル・データ幅の変更を伴う機能モードのリコ
ンフィギュレーション
■
トランシーバ・チャネルのスタティック PCS ブロックの有効化および無効化を伴う機能
モードのリコンフィギュレーション
図 5–46 に示すように、Reconfig 画面で Channel Interface オプションをイネーブルするこ
とにより、FPGA ファブリック - トランシーバ・チャネル・インタフェースのデータ幅を
セットアップできます。
トランシーバ・チャネルのリコンフィギュレーションが以下の変更を伴う場合は、Channel
Interface オプションをイネーブルします。
■
リコンフィギュレーション済みチャネルの FPGA ファブリック - トランシーバ・チャネ
ル・インタフェース・データ幅が変更されている。
■
リコンフィギュレーション済みチャネルの入力コントロール信号および出力ステータ
ス信号が変更されている。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–87
図 5–46. ALTGX MegaWizard Plug-In Manager の Channel Interface オプション
このオプションをイネーブルすると、以下の 2 つの新しい信号を使用できます。
■
tx_datainfull— この入力信号の幅は、General 画面でセットアップしたチャネル数
によって異なります。1 チャネルあたり 44 ビット幅です。この信号は、Transmitter
Only コンフィギュレーションおよび Receiver and Transmitter コンフィギュレーショ
ンにのみ使用できます。このポートは既存の tx_datain ポートを置き換えます。
■
rx_dataoutfull—この出力信号の幅は、General画面でセットアップしたチャネル数
によって異なります。1 チャネルあたり 61 ビット幅です。この信号は、Receiver Only
コンフィギュレーションおよび Receiver and Transmitter コンフィギュレーションにの
み使用できます。このポートは既存の rx_dataout ポートを置き換えます。
f これらの 2 つの新しいポートに加えて、リコンフィギュレーション済みチャネル
に必要なコントロール信号およびステータス信号を Reconfig 2 画面で選択するこ
とができます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–88
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
f コントロール信号およびステータス信号について詳しくは、
「Stratix IV GX デバイ
ス・ハンドブック Volume 2」の「Stratix IV GX トランシーバ・アーキテクチャ」
の章のトランシーバ・ポート・リストを参照してください。
これらのコントロール信号およびステータス信号は、Basic（PMA Direct）機能モードでは
適用できません。このオプションをイネーブルすると、以下の信号は使用できません。
FPGA ファブリック - レシーバ・インタフェース :
■
rx_dataout
■
rx_syncstatus
■
rx_patterndetect
■
rx_a1a2sizeout
■
rx_ctrldetect
■
rx_errdetect
■
rx_disperr
FPGA ファブリック - トランスミッタ・インタフェース
■
tx_datain
■
tx_ctrlenable
■
tx_forcedisp
■
tx_dispval
Quartus II ソフトウェアは、tx_datainfull と rx_dataoutfull、および Reconfig 2
画面でイネーブルされたさまざまなコントロール信号とステータス信号の接続性に対する
リーガル・チェックを備えています。
例えば、Quartus II ソフトウェアにより、pipestatus 信号と powerdn 信号を選択して接
続できます。これは、PCI Express（PIPE）機能モードの切り替えを計画していることを想
定しています。表 5–29 では、tx_datainfull[43:0]FPGA ファブリック - トランシー
バ・チャネル・インタフェース信号を説明しています。
表 5–29. tx_datainfull[43:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( １ / ３ )
FPGA ファブリック
トランシーバ・チャネル・
インタフェースの説明
送信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
tx_datainfull[7:0]：8 ビット・データ（tx_datain）
以下の信号は、8B/10B モードでのみ使用されます。
tx_datainfull[8]：コントロール・ビット（tx_ctrlenable）
8 ビット FPGA ファブ
リックトランシーバ・
チャネル・インタフェース
tx_datainfull[9]：tx_datainfull[7:0] に対する
強制ディスパリティ・イネーブル（非 PIPE モード）
トランスミッタ強制ディスパリティ準拠（PIPE）
（PIPE を除くすべてのモードでの tx_forcedisp）
PIPE モードには、
（tx_forcedispcompliance）が使用されます。
tx_datainfull[10]：tx_datainfull[7:0] に対する
強制ディスパリティ値（tx_dispval）
10 ビット FPGA ファブ
リックトランシーバ・
チャネル・インタフェース
Stratix IV Device Handbook Volume 2
tx_datainfull[9:0]：10 ビット・データ（tx_datain）
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–89
表 5–29. tx_datainfull[43:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ２ / ３ )
FPGA ファブリック
トランシーバ・チャネル・
インタフェースの説明
送信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
2 つの 8 ビット・データ（tx_datain）
tx_datainfull[7:0] - tx_datain（LS バイト）および
tx_datainfull[18:11] - tx_datain（MS バイト）
以下の信号は、8B/10B モードでのみ使用されます。
PCS-PMA が 16/20 ビットに
設定された 16 ビット FPGA
ファブリックトランシーバ・
チャネル・インタフェース
tx_datainfull[8] - tx_ctrlenable（LSB）および
tx_datainfull[19] - tx_ctrlenable（MSB）
強制ディスパリティ・イネーブル
tx_datainfull[9] - tx_forcedisp（LSB）および
tx_datainfull[20] - tx_forcedisp（MSB）
強制ディスパリティ値
tx_datainfull[10] - tx_dispval（LSB）および
tx_datainfull[21] - tx_dispval（MSB）
2 つの 8 ビット・データ（tx_datain）
tx_datainfull[7:0] - tx_datain（LS バイト）および
tx_datainfull[29:22] - tx_datain（MS バイト）
以下の信号は、8B/10B モードでのみ使用されます。
PCS-PMA が 8/10 ビットに
設定された 16 ビット FPGA
ファブリックトランシーバ・
チャネル・インタフェース
2 つのコントロール・ビット（tx_ctrlenable）
tx_datainfull[8] - tx_ctrlenable（LSB）および
tx_datainfull[30] - tx_ctrlenable（MSB）
強制ディスパリティ・イネーブル
非 PIPE の場合
tx_datainfull[9] - tx_forcedisp（LSB）および
tx_datainfull[31] - tx_forcedisp（MSB）
PIPE の場合
tx_datainfull[9] - tx_forcedispcompliance（LSB）および
tx_datainfull[31] - tx_forcedispcompliance（MSB）
強制ディスパリティ値
tx_datainfull[10] - tx_dispval（LSB）および
tx_datainfull[32] - tx_dispval（MSB）
© 2009 年 3 月
PCS-PMA が 20 ビットに
設定された 20 ビット FPGA
ファブリックトランシーバ・
チャネル・インタフェース
2 つの 10 ビット・データ（tx_datain）
tx_datainfull[9:0] - tx_datain（LS バイト）および
tx_datainfull[20:11] - tx_datain（MS バイト）
PCS-PMA が 10 ビットに
設定された 20 ビット FPGA
ファブリックトランシーバ・
チャネル・インタフェース
2 つの 10 ビット・データ（tx_datain）
tx_datainfull[9:0] - tx_datain（LS バイト）および
tx_datainfull[31:22] - tx_datain（MS バイト）
Altera Corporation
Stratix IV Device Handbook Volume 2
5–90
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–29. tx_datainfull[43:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ３ / ３ )
FPGA ファブリック
トランシーバ・チャネル・
インタフェースの説明
送信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
4 つの 8 ビット・データ（tx_datain）
tx_datainfull[7:0]- tx_datain（LS バイト）
tx_datainfull[18:11]
tx_datainfull[29:22]
tx_datainfull[31:22]- tx_datain（MS バイト）
以下の信号は、8B/10B モードでのみ使用されます。
PCS-PMA が 16/20 ビットに
設定された 32 ビット FPGA
ファブリックトランシーバ・
チャネル・インタフェース
4 つのコントロール・ビット（tx_ctrlenable）
tx_datainfull[8]- tx_ctrlenable（LSB）および
tx_datainfull[19]
tx_datainfull[30]
tx_datainfull[41]- tx_ctrlenable（MSB）
強制ディスパリティ・イネーブル（tx_forcedisp）
tx_datainfull[9]- tx_ctrlenable（LSB）および
tx_datainfull[20]
tx_datainfull[31]
tx_datainfull[42]- tx_forcedisp（MSB）
強制ディスパリティ値（tx_dispval）
tx_datainfull[10]- tx_dispval（LSB）および
tx_datainfull[21]
tx_datainfull[32]
tx_datainfull[43]- tx_dispval（MSB）
PCS-PMA が 20 ビットに
設定された 40 ビット FPGA
ファブリックトランシーバ・
チャネル・インタフェース
Stratix IV Device Handbook Volume 2
4 つの 10 ビット・データ（tx_datain）
tx_datainfull[9:0]- tx_datain（LS バイト）および
tx_datainfull[20:11]
tx_datainfull[31:22]
tx_datainfull[42:33]- tx_datain（MS バイト）
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–91
表 5–30. rx_dataoutfull[63:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( １ / ６ )
FPGA ファブリック
トランシーバ・
チャネル・
インタフェースの説明
受信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
以下の信号は、8 ビット 8B/10B モードで使用されます。
rx_dataoutfull[7:0]：8 ビットのデコードされたデータ
（rx_dataout）
rx_dataoutfull[8]：コントロール・ビット（rx_ctrldetect）
rx_dataoutfull[9]：コード違反ステータス信号。
rx_dataoutfull[7:0] で検出されたエラーを示します。このエラーは、
GIGE モードでは、無効なコード・グループ（無効またはランニング・
ディスパリティ・エラー）に置き換えられます。PCI Express では、コード
違反が発生した場合、EDB キャラクタが不正データ・バイト（= K30.7）に
置かれます（rx_errdetect）。
rx_dataoutfull[10]：rx_syncstatus
rx_dataoutfull[11]：ディスパリティ・エラー・ステータス信号
rx_dataoutfull[7:0] で検出されたディスパリティ・エラーを示します
（rx_disperr）
。
8 ビット FPGA
ファブリック
トランシーバ・
チャネル・
インタフェース
rx_dataoutfull[12]：パターン検出ステータス信号
（rx_patterndetect）
rx_dataoutfull[13]：非 PIPE/PCIe モードでのレート・マッチ FIFO
削除ステータス・インジケータ（rx_rmfifodatadeleted）
rx_dataoutfull[14]：非 PIPE/PCIe モードでのレート・マッチ FIFO
挿入ステータス・インジケータ（rx_rmfifodatainserted）
rx_dataoutfull[14:13]：PIPE/PCI-E モード：2'b00：データ OK；
2'b01：1 SKP 削除；2'b10：データが 0xFE の場合はエラスティック・
バッファ・アンダーフロー、その他の場合は 1 SKP 挿入；2b11：エラス
ティック・バッファ・オーバーフロー（rx_pipestatus）
rx_dataoutfull[15]：8B/10B ランニング・ディスパリティ・
インジケータ（rx_runningdisp）
以下の信号は、8 ビット SONET/SDH モードで使用されます。
rx_dataoutfull[7:0]：8 ビット非エンコード・データ（rx_dataout）
rx_dataoutfull[8]：rx_a1a2sizeout
rx_dataoutfull[10]：rx_syncstatus
rx_dataoutfull[11]：予約
rx_dataoutfull[12]：rx_patterndetect
rx_dataoutfull[9:0]：10 ビット・非エンコード・データ
（rx_dataout）
rx_dataoutfull[10]：rx_syncstatus
10 ビット FPGA
ファブリック
トランシーバ・
チャネル・
インタフェース
rx_dataoutfull[11]：8B/10B ディスパリティ・エラー・インジケータ
（rx_disperr）
rx_dataoutfull[12]：rx_patterndetect
rx_dataoutfull[13]：非 PIPE/PCIe モードでのレート・マッチ FIFO
削除ステータス・インジケータ（rx_rmfifodatadeleted）
rx_dataoutfull[14]：非 PIPE/PCIe モードでのレート・マッチ FIFO
挿入ステータス・インジケータ（rx_rmfifodatainserted）
rx_dataoutfull[15]：8B/10B ランニング・ディスパリティ・
インジケータ（rx_runningdisp）
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–92
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–30. rx_dataoutfull[63:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ２ / ６ )
FPGA ファブリック
トランシーバ・
チャネル・
インタフェースの説明
受信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
2 つの 8 ビット非エンコード・データ（rx_dataout）
rx_dataoutfull[7:0] - rx_dataout（LS バイト）および
rx_dataoutfull[23:16] - rx_dataout（MS バイト）
以下の信号は、16 ビット 8B/10B モードで使用されます。
2 つのコントロール・ビット
rx_dataoutfull[8] - rx_ctrldetect（LSB）および
rx_dataoutfull[24] - rx_ctrldetect（MSB）
2 つのレシーバ・エラー検出ビット
rx_dataoutfull[9] - rx_errdetect（LSB）および
rx_dataoutfull[25] - rx_errdetect（MSB）
2 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）および
rx_dataoutfull[26] - rx_syncstatus（MSB）
PCS-PMA が 16/20 ビッ
トに設定された 16 ビッ
ト FPGA ファブリック
トランシーバ・チャネ
ル・インタフェース
2 つのレシーバ・ディスパリティ・エラー・ビット
rx_dataoutfull[11] - rx_disperr（LSB）および
rx_dataoutfull[27] - rx_disperr（MSB）
2 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）および
rx_dataoutfull[28] - rx_patterndetect（MSB）
rx_dataoutfull[13] および rx_dataoutfull[45]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 削除ステータス・インジケータ
（rx_rmfifodatadeleted）
rx_dataoutfull[14] および rx_dataoutfull[46]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 挿入ステータス・インジケータ
（rx_rmfifodatainserted）
2 つの 2 ビット PIPE ステータス・ビット
rx_dataoutfull[14:13] - rx_pipestatus（LSB）および
rx_dataoutfull[30:29] - rx_pipestatus（MSB）
PIPE/PCI-E モード：
2'b00：データ OK
2'b01：1 SKP 削除
2'b10：データが 8’hFE の場合はエラスティック・バッファ・
アンダーフロー、その他の場合は 1 SKP 挿入
2'b11：エラスティック・バッファ・オーバーフロー
rx_dataoutfull[15] および rx_dataoutfull[47]：8B/10B
ランニング・ディスパリティ・インジケータ（rx_runningdisp）
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–93
表 5–30. rx_dataoutfull[63:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ３ / ６ )
FPGA ファブリック
トランシーバ・
チャネル・
インタフェースの説明
受信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
2 つの 8 ビット・データ
rx_dataoutfull[7:0] - rx_dataout（LS バイト）および
rx_dataoutfull[39:32] - rx_dataout（MS バイト）
以下の信号は、16 ビット 8B/10B モードで使用されます。
2 つのコントロール・ビット
rx_dataoutfull[8] - rx_ctrldetect（LSB）および
rx_dataoutfull[40] - rx_ctrldetect（MSB）
2 つのレシーバ・エラー検出ビット
rx_dataoutfull[9] - rx_errdetect（LSB）および
rx_dataoutfull[41] - rx_errdetect（MSB）
2 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）および
rx_dataoutfull[42] - rx_syncstatus（MSB）
2 つのレシーバ・ディスパリティ・エラー・ビット
rx_dataoutfull[11] - rx_disperr（LSB）および
rx_dataoutfull[43] - rx_disperr（MSB）
2 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）および
rx_dataoutfull[44] - rx_patterndetect（MSB）
rx_dataoutfull[13] および rx_dataoutfull[45]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 削除ステータス・インジケータ
（rx_rmfifodatadeleted）
PCS-PMA が 8/10 ビット
rx_dataoutfull[14] および rx_dataoutfull[46]：非 PIPE/PCIe
に設定された 16 ビット
モードでのレート・マッチ FIFO 挿入ステータス・インジケータ
FPGA ファブリック
（rx_rmfifodatainserted）
トランシーバ・
2 つの 2 ビット PIPE ステータス・ビット
チャネル・
rx_dataoutfull[14:13] - rx_pipestatus（LSB）および
インタフェース
rx_dataoutfull[46:45] - rx_pipestatus（MSB）
PIPE/PCI-E モード：
2'b00：データ OK
2'b01：1 SKP 削除
2'b10：データが 8’hFE の場合はエラスティック・バッファ・
アンダーフロー、その他の場合は 1 SKP 挿入
2'b11：エラスティック・バッファ・オーバーフロー（rx_pipestatus）
rx_dataoutfull[15] および rx_dataoutfull[47]：8B/10B
ランニング・ディスパリティ・インジケータ（rx_runningdisp）
以下の信号は、16 ビット SONET/SDH モードで使用されます。
2 つの 8 ビット・データ
rx_dataoutfull[7:0] - rx_dataout（LS バイト）および
rx_dataoutfull[39:32] - rx_dataout（MS バイト）
2 つのレシーバ・アラインメント・パターン長ビット
rx_dataoutfull[8] - rx_a1a2sizeout（LSB）および
rx_dataoutfull[40] - rx_a1a2sizeout（MSB）
2 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）および
rx_dataoutfull[42] - rx_syncstatus（MSB）
2 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）および
rx_dataoutfull[44] - rx_patterndetect（MSB）
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–94
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–30. rx_dataoutfull[63:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ４ / ６ )
FPGA ファブリック
トランシーバ・
チャネル・
インタフェースの説明
受信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
2 つの 10 ビット・データ（rx_dataout）
rx_dataoutfull[9:0] - rx_dataout（LS バイト）および
rx_dataoutfull[25:16] - rx_dataout（MS バイト）
2 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）および
rx_dataoutfull[26] - rx_syncstatus（MSB）
PCS-PMA が 20 ビットに
設定された 20 ビット
FPGA ファブリック
トランシーバ・
チャネル・
インタフェース
rx_dataoutfull[11] および rx_dataoutfull[27]：8B/10B
ディスパリティ・エラー・インジケータ（rx_disperr）
2 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）および
rx_dataoutfull[28] - rx_patterndetect（MSB）
rx_dataoutfull[13] および rx_dataoutfull[29]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 削除ステータス・インジケータ
（rx_rmfifodatadeleted）
rx_dataoutfull[14] および rx_dataoutfull[30]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 挿入ステータス・インジケータ
（rx_rmfifodatainserted）
rx_dataoutfull[15] および rx_dataoutfull[31]：8B/10B
ランニング・ディスパリティ・インジケータ（rx_runningdisp）
2 つの 10 ビット・データ
rx_dataoutfull[9:0] - rx_dataout（LS バイト）および
rx_dataoutfull[41:32] - rx_dataout（MS バイト）
2 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）および
rx_dataoutfull[42] - rx_syncstatus（MSB）
PCS-PMA が 10 ビットに
設定された 20 ビット
FPGA ファブリック
トランシーバ・
チャネル・
インタフェース
rx_dataoutfull[11] および rx_dataoutfull[43]：8B/10B
ディスパリティ・エラー・インジケータ（rx_disperr）
2 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）および
rx_dataoutfull[44] - rx_patterndetect（MSB）
rx_dataoutfull[13] および rx_dataoutfull[45]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 削除ステータス・インジケータ
（rx_rmfifodatadeleted）
rx_dataoutfull[14] および rx_dataoutfull[46]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 挿入ステータス・インジケータ
（rx_rmfifodatainserted）
rx_dataoutfull[15] および rx_dataoutfull[47]：8B/10B
ランニング・ディスパリティ・インジケータ（rx_runningdisp）
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–95
表 5–30. rx_dataoutfull[63:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ５ / ６ )
FPGA ファブリック
トランシーバ・
チャネル・
インタフェースの説明
受信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
4 つの 8 ビット非エンコード・データ（rx_dataout）
rx_dataoutfull[7:0] - rx_dataout（LS バイト）
rx_dataoutfull[23:16]
rx_dataoutfull[39:32]
rx_dataoutfull[41:32] - rx_dataout（MS バイト）
以下の信号は、32 ビット 8B/10B モードで使用されます。
4 つのコントロール・ビット（rx_dataout）
rx_dataoutfull[8] - rx_ctrldetect（LSB）
rx_dataoutfull[24]
rx_dataoutfull[40]
rx_dataoutfull[56] - rx_ctrldetect（MSB）
4 つのレシーバ・エラー検出ビット
rx_dataoutfull[9] - rx_errdetect（LSB）
rx_dataoutfull[25]
rx_dataoutfull[41]
rx_dataoutfull[57] - rx_errdetect（MSB）
32 ビット・モード
4 つのレシーバ・パターン検出ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）
rx_dataoutfull[26]
rx_dataoutfull[42]
rx_dataoutfull[58] - rx_syncstatus（MSB）
4 つのレシーバ・ディスパリティ・エラー・ビット
rx_dataoutfull[11] - rx_disperr（LSB）
rx_dataoutfull[27]
rx_dataoutfull[43]
rx_dataoutfull[59] - rx_disperr（MSB）
4 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）
rx_dataoutfull[28]
rx_dataoutfull[44]
rx_dataoutfull[60] - rx_patterndetect（MSB）
rx_dataoutfull[13]、rx_dataoutfull[29]、
rx_dataoutfull[45]、および rx_dataoutfull[61]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 削除ステータス・インジケータ
（rx_rmfifodatadeleted）
rx_dataoutfull[14]、rx_dataoutfull[30]、
rx_dataoutfull[46]、および rx_dataoutfull[62]：非 PIPE/PCIe
モードでのレート・マッチ FIFO 挿入ステータス・インジケータ
（rx_rmfifodatainserted）
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–96
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–30. rx_dataoutfull[63:0] FPGA ファブリックトランシーバ・チャネル・インタフェース
信号の説明 ( ６ / ６ )
FPGA ファブリック
トランシーバ・
チャネル・
インタフェースの説明
受信信号の説明（Stratix IV GX でサポートされる FPGA ファブリック
トランシーバ・チャネル・インタフェース幅に基づく）
rx_dataoutfull[15]、rx_dataoutfull[31]、
rx_dataoutfull[47]、および rx_dataoutfull[63]：8B/10B
ランニング・ディスパリティ・インジケータ（rx_runningdisp）
以下の信号は、16 ビット SONET/SDH スクランブル・バックプレーン・
モードで使用されます。
4 つのコントロール・ビット（rx_dataout）
rx_dataoutfull[7:0] - rx_dataout（LS バイト）
rx_dataoutfull[23:16]
rx_dataoutfull[39:32]
rx_dataoutfull[41:32] - rx_dataout（MS バイト）
32 ビット・モード
（続き）
rx_dataoutfull[8]、rx_dataoutfull[24]、
rx_dataoutfull[40]、および rx_dataoutfull[56]：4 つの
rx_a1a2sizeout
4 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）
rx_dataoutfull[26]
rx_dataoutfull[42]
rx_dataoutfull[58] - rx_syncstatus（MSB）
4 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）
rx_dataoutfull[28]
rx_dataoutfull[44]
rx_dataoutfull[60] - rx_patterndetect（MSB）
4 つの 10 ビット・コントロール・データ・ビット（rx_dataout）
rx_dataoutfull[9:0] - rx_dataout（LS バイト）
rx_dataoutfull[25:16]
rx_dataoutfull[41:32]
rx_dataoutfull[57:48] - rx_dataout（MS バイト）
40 ビット・モード
4 つのレシーバ同期ステータス・ビット
rx_dataoutfull[10] - rx_syncstatus（LSB）
rx_dataoutfull[26]
rx_dataoutfull[42]
rx_dataoutfull[58] - rx_syncstatus（MSB）
4 つのレシーバ・パターン検出ビット
rx_dataoutfull[12] - rx_patterndetect（LSB）
rx_dataoutfull[28]
rx_dataoutfull[44]
rx_dataoutfull[60] - rx_patterndetect（MSB）
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–97
Channel and CMU PLL ReconfigurationモードのためのALTGX_RECONFIG MegaWizardの
セットアップ
1. Reconfiguration settings 画面の What is the number of channels controlled by the
reconfig controller? オプションを設定します。詳細は、5–34 ページの「ALTGX_RECONFIG
インスタンスで制御されるチャネルの総数」を参照してください。
2. 図 5–47に示すように、Reconfiguration settings画面のChannel and TX PLL select/reconfig
オプションを選択します。
Channel and TX PLL select/reconfig オプションをイネーブルした場合、以下のコントロー
ル信号を常に使用できます。
3. channel_reconfig_done— ダイナミック・リコンフィギュレーション・コントローラは、
channel_reconfig_done 信号をアサートして、.mif のワードがすべてトランシーバに書
き込まれたことを示します。
4. reconfig_address_out[5:0]— この出力信号は、.mif から適切なワードを読み出すた
めに使用できるアドレス値を提供します。このポートの値を reconfig_address_en 信
号と組み合わせて使用して、次のワード書き込むタイミングを決定します。
以下の信号はオプションであり、Channel and TX PLL Reconfiguration 画面で選択できま
す。
5. reset_reconfig_address— この信号は、reconfig_address_out[5:0] 値を 0 にリ
セットするために使用します。
6. reconfig_address_en—ALTGX_RECONFIG インスタンスはこの出力信号をアサート
して、reconfig_address_out[5:0] ポートの値が変化したことを示します。この信号
は、ダイナミック・リコンフィギュレーション・コントローラが .mif の 16 ビット・ワー
ドの書き込みを完了した後でのみアサートされます。
7. logical_tx_pll_sel[1:0] と logical_tx_pll_sel_en— これらの 2 つのポートに
ついて詳しくは、5–105 ページの「logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en
ポート」を参照してください。
8. ダイナミック・リコンフィギュレーション・コントローラは、rx_tx_duplex_sel[1:0]
信号いより、ターゲットとなるトランシーバ・チャネルが Receiver only コンフィギュレー
ション、Transceiver only コンフィギュレーション、または Receiver and Transmitter コン
フィギュレーションのいずれであるかの情報を取得します。この信号について詳しくは、
5–10 ページの「ダイナミック・リコンフィギュレーション・コントローラのポート・リス
ト」を参照してください。.mif は、トランシーバ・チャネルのコンフィギュレーションに
関する情報も含まれています。rx_tx_duplex_sel[1:0] 信号と .mif の内容との間に不
一致があった場合、ALTGX_RECONFIG MegaWizard Plug-In Manager はエラー信号をア
サートします。
Channel and CMU PLL Reconfiguration の動作
チャネルのリコンフィギュレーションでは、ライト・トランザクションのみ実行されます。リー
ド・トランザクションは実行できません。
1. reconfig_mode_sel[2:0] コントロール信号を 3'b101 に設定します。この機能を使用し
た場合、ダイナミック・リコンフィギュレーション・コントローラは、ライト・トランザ
クションごとに .mif から 16 ビット・ワードを供給するよう要求します。
2. トランスミッタ部、レシーバ部、またはレシーバおよびトランスミッタ部のリコンフィギュ
レーションをイネーブルするように、rx_tx_duplex_sel[1:0] ポートを設定します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–98
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
3. ト ラ ン シ ー バ・チ ャ ネ ル の 論 理 チ ャ ネ ル・ア ド レ ス を 指 定 す る よ う に、
logical_channel_address ポートを設定します。
4. busy 信号が Low であることを確認して、write_all 信号を 1 reconfig_clk クロック・
サイクルの間アサートします。
5. 図 5–47 に、Channel and CMU PLL Reconfiguration モード使用時の .mif ライト・トラン
ザクションを示します。
図 5–47. Channel and CMU PLL Reconfiguration モードでの .mif ライト・トランザクション
reconfig_mode_sel[1:0]
3’b101
logical_channel_address[1:0] (1)
2’b01
rx_tx_duplex_sel[1:0] (2)
2’b00
reconfig_clk
write_all
busy
reconfig_address_out[5:0]
Addr0
Addr37
Addr1
Addr0
reconfig_address_en
reconfig_data[15:0] (3)
st
1 16-bits
nd
Don’t care
2 16-bits
th
55 16-bits
Don’t care
channel_reconfig_done
図 5–47 の注 :
(1) この波形は、ALTGX_RECONFIG が 2 本のチャネルを制御すると仮定しています。したがって、 logical_channel_address 信号
は 2 ビット幅です。2 本目のトランシーバ・チャネルをリコンフィギュレーションする場合、 logical_channel_address ポート
は 2'b01 に設定されます。
(2) rx_tx_duplex_sel[1:0] ポートは、指定したトランシーバ・チャネルの Receiver and Transmitter コンフィギュレーションに合わ
せて、2'b00 に設 3'b 定されます。
(3) この波形は、トランシーバ・チャネルが Receiver and Transmitter コンフィギュレーションの Basic モードでコンフィギュレーションさ
れていると仮定しています。したがって、.mif のサイズは 54 です。
Channel Reconfiguration with TX PLL Select モード
この項では、Channel Reconfiguration with TX PLL Select モードについて説明します。
トランシーバ・ブロック内の 2 個の CMU PLL を切り替えてレシーバ PLL をリコンフィギュ
レーションすることにより、トランシーバ・チャネルのデータ・レートをリコンフィギュレー
ションできます。2 個の CMU PLL には異なるベース・レートを設定することができます。チャ
ネルが動作するデータ・レートに基づいて、いずれかの CMU PLL を選択できます。
Channel Reconfiguration with TX PLL select モードは、CMU PLL Reconfiguration モードと共
に使用できます。最初に CMU PLL Reconfiguration モードを使用して、2 番目の PLL を希望の
データ・レートにリコンフィギュレーションできます。次に、Channel Reconfiguration with
TX PLL Select モードで、トランシーバ・チャネルが 2 番目の PLL をリッスンするようにリコ
ンフィギュレーションできます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–99
Channel Reconfiguration with TX PLL Select モードでリコンフィギュレーションされる
ブロック
このモードでリコンフィギュレーションされるブロックはマルチプレクサで、いずれかのCMU
PLL の出力を選択して、それをトランシーバ・チャネルに転送します。
図 5–48 に、Channel Reconfiguration with TX PLL select 機能を使用してダイナミックにリコン
フィギュレーションできるマルチプレクサを示します。
図 5–48. トランシーバ・ブロックでの Channel Reconfiguration with TX PLL Select
CMU Channels
full duplex transceiver channel
clock
mux
refclk0
TX CHANNEL
CMU0 PLL
Logical
TX PLL
select
refclk1
clock
mux
LOCAL
DIVIDER
digital+analog logic
CMU1 PLL
RX CHANNEL
clock
mux
RX PLL
digital+analog logic
Blocks that can be reconfigured in Channel Reconfiguration with TX PLL Select mode
Channel Reconfiguration with TX PLL Select モードのための ALTGX MegaWizard Plug-In
Manager のセットアップ
トランシーバ・チャネルをリコンフィギュレーションするために、既存の CMU PLL ではなく
代替トランスミッタ PLL を選択する場合は、以下の項に示すように ALTGX MegaWizard
Plug-In Manager をセットアップする必要があります。ダイナミック・リコンフィギュレーショ
ン・コントローラはマルチプレクサをリコンフィギュレーションし、.mif に保存されている新
しい情報で、2 個の CMU PLL のいずれかの出力を選択します。
5–75ページの「Channel and CMU PLL Reconfigurationモード用のALTGX MegaWizard Plug-In
Manager のセットアップ」で説明した 7 つの設定に加えて、以下のデザイン項目をセットアッ
プします。
メイン PLL と代替 PLL
実行時に CMU PLL をリコンフィギュレーションするには、2 個の CMU PLL のいずれかを選
択できる柔軟性が必要です。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–100
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–49 に示すように、トランシーバ・チャネルが CMU0 PLL をリッスンしている場合に、
CMU0 PLL をリコンフィギュレーションすることを検討してみましょう。
図 5–49. CMU0 PLL のリコンフィギュレーション
Main PLL
logical_tx_pll value = 1 (provided by
the user in the ALTGX MegaWizard
Plug-In Manager)
CMU Channels
refclk0
refclk1
156.25 MHz
Full Duplex Transceiver Channel
clock
mux
6.25 Gbps
CMU0 PLL
125 MHz
1
0
clock
mux
TX CHANNEL
Logical
TX PLL
select
LOCAL
DIVIDER
6.25 Gbps
digital+analog logic
2.5 Gbps
CMU1 PLL
RX CHANNEL
clock
mux
Active Connections
Unused Connections
6.25 Gbps
RX PLL
6.25 Gbps
digital+analog logic
Alternate PLL
logical_tx_pll value = 0
(automatically set by the ALTGX
MegaWizard Plug-In Manager)
ALTGX MegaWizard Plug-In Manager で ID を指定することにより、CMU0 PLL を選択できま
す。この ID は logical tx pll 値として参照されます。
この値は CMU0 PLL の論理 ID を提供し、物理的位置が分からなくても CMU0 PLL をトラン
シーバ・チャネルに関連付けます。
ALTGX MegaWizard Plug-In Manager の General 画面で設定されたトランスミッタ PLL コン
フィギュレーションは、メイン PLL と呼ばれます。メイン PLL に logical tx pll 値（例えば、1）
を指定した場合、代替 PLL は自動的に補数値 0 をとります。メイン PLL の logical tx pll 値は、
生成された .mif に、他のトランシーバ・チャネル情報と共に保存されます。
1
1 つの CMU PLL に対して生成された .mif を再使用して、同じトランシーバ・ブロックまたは他
のトランシーバ・ブロック内にある別の CMU PLL をリコンフィギュレーションできます。
Reconfig Clks 画面の What is the main PLL logical reference index? オプションで、メイン
PLL の logical tx pll 値を指定します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–101
また、CMU PLL Reconfiguration モードをダイナミック・リコンフィギュレーション・モード
: Channel Reconfiguration with CMU PLL select と組み合わせて使用しても便利です。
1 本のトランシーバ・チャネルがトランシーバ・ブロック内の 1 個の CMU PLL をリッスンし
ている場合を検討してみましょう。そのトランシーバ・チャネルを異なるデータ・レートにリ
コンフィギュレーションするとします。
1
■
最初にCMU PLL Reconfiguration モード（reconfig_mode_sel[2:0]を 3'b100に設定）を
使用して、トランシーバ・ブロックで使用されていない 2 番目の CMU PLL を希望のデー
タ・レートにリコンフィギュレーションします。詳細は、5–104 ページの「CMU PLL
Reconfiguration の動作」を参照してください。
■
次に、Channel Reconfiguration with CMU PLL select モード（reconfig_mode_sel[2:0]
を 3'b110 に設定）で、トランシーバ・チャネルが 2 番目にリコンフィギュレーションされ
た CMU PLL をリッスンするようにリコンフィギュレーションできます。詳細は、5–102
ページの「Channel Reconfiguration with TX PLL Select：動作」を参照してください。
メインPLLは、
ALTGX MegaWizard Plug-In ManagerのGeneral画面で設定されたCMU PLLコ
ンフィギュレーションに対応します。代替 PLL は、Reconfig Alt PLL 画面で設定された CMU
PLL コンフィギュレーションに対応します。
Channel Reconfiguration with TX PLL Select モードのための ALTGX_RECONFIG
MegaWizard Plug-In Manager のセットアップ
以下の項では、ALTGX MegaWizard Plug-In Manager での TX PLL の選択動作について説明し
ます。
5–97 ページの「Channel and CMU PLL Reconfiguration モードのための ALTGX_RECONFIG
MegaWizard のセットアップ」でリストした最初の 6 つの設定に加えて、Channel and TX PLL
Reconfiguration 画面で選択できる以下の入力ポートをセットアップする必要があります。
1. logical_tx_pll_sel[1:0] と logical_tx_pll_sel_en— これらの 2 つのポートに
ついて詳しくは、5–105 ページの「logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en
ポート」を参照してください。
以下の入力ポートは、Error checks/Data rate switch 画面で選択できます。
2. rx_tx_duplex_sel[1:0]— この信号は、ダイナミック・リコンフィギュレーション・コ
ントローラに、ターゲットとなるトランシーバ・チャネルのコンフィギュレーションが
Receiver only、Transmitter only、Receiver and Transmitter のいずれであるかを通知しま
す。.mif にはトランシーバ・チャネルのコンフィギュレーションに関する情報も保存され
ています。rx_tx_duplex_sel[1:0] 信号と .mif の内容との間に不一致があった場合、
ALTGX_RECONFIG MegaWizard Plug-In Manager はエラー信号をアサートします。詳細
は、5–10 ページの「ダイナミック・リコンフィギュレーション・コントローラのポート・
リスト」を参照してください。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–102
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
Channel Reconfiguration with TX PLL Select：動作
チャネルのリコンフィギュレーションでは、ライト・トランザクションのみ実行されます。リー
ド・トランザクションは実行できません。
■
チャネルのリコンフィギュレーション機能を使用するには、reconfig_mode_sel[2:0]
コントロール信号を 3'b001 に設定します。この機能を使用すると、ダイナミック・リコン
フィギュレーション・コントローラは、write_all 信号を使用したライト・トランザク
ションごとに 16 ビット・ワード（reconfig_data[15:0]）を提供するように要求しま
す。この 16 ビット・ワードは、ALTGX インスタンスのコンパイル時に Quartus II ソフト
ウェアで生成される .mif の一部です。
■
トランスミッタ部、レシーバ部、またはレシーバおよびトランスミッタ部のリコンフィギュ
レーションをイネーブルするように、rx_tx_duplex_sel[1:0] ポートを設定します。
■
ト ラ ン シ ー バ・チ ャ ネ ル の 論 理 チ ャ ネ ル・ア ド レ ス を 指 定 す る よ う に、
logical_channel_address ポートを設定します。
■
busy 信号が Low であることを確認して、write_all 信号を 1 reconfig_clk クロック・サ
イクルの間アサートします。
■
図 5–47 に、トランシーバ・チャネルをダイナミックにリコンフィギュレーションする場合
の .mif ライト・トランザクションを示します。.mif ライト・トランザクションは Channel
Reconfiguration with TX PLL Select モードでも同じですが、reconfig_mode_sel[2:0]
に設定する値が異なります。
■
Channel Reconfiguration with TX PLL Select モードの場合、reconfig_mode_sel[2:0]
を 3'b001 に設定します。
CMU PLL Reconfiguration モード
このモ - ドを使用すると、トランシーバ・チャネルの残りのブロックに影響を与えないで、CMU
PLL だけをリコンフィギュレーションできます。トランシーバ・ブロックの CMU PLL が異な
るデータ・レートで動作するようにリコンフィギュレーションすると、この CMU PLL をリッ
スンしているすべてのトランシーバ・チャネルも、新しいデータ・レートにリコンフィギュレー
ションされます。
このリコンフィギュレーション・モードは .mif ベースのアプローチです。
1
CMU PLL Reconfigurationモードは、非Basic (PMA Direct)モードでコンフィギュレーションさ
れた通常のトランシーバ・チャネルにのみ適用できます。
1
CMU PLL Reconfiguration モードは、結合、Basic (PMA Direct) ×1、Basic (PMA Direct) ×N、お
よび CEI コンフィギュレーションには適用されません。
1
logical_channel_address ポートは、入力として使用できる場合でも、CMU PLL Reconfiguration
モードでは適用されません。
TX PLL のパワーダウン
CMU PLL Reconfiguration モードの間、ダイナミック・リコンフィギュレーション・コント
ローラは、選択された CMU PLL をリコンフィギュレーションが完了するまで自動的にパワー
ダウンします。ALTGX_RECONFIG インスタンスは CMU PLL のパワーダウンを制御するため
の外部ポートを提供しません。CMU PLL をリコンフィギュレーションすると、pll_locked
信号がLowになります。したがって、トランシーバをリコンフィギュレーションした後、ALTGX
インスタンスからの pll_locked 信号を待って、通常の動作を継続します。
ダイナミック・リコンフィギュレーション・コントローラは、選択された CMU PLL だけをパ
ワーダウンします。他の CMU PLL は影響を受けません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–103
CMU PLL Reconfiguration モードでリコンフィギュレーションされるブロック
各トランシーバ・ブロックに、CMU0 PLL と CMU1 PLL の 2 個の CMU PLL があります。こ
のダイナミック・リコンフィギュレーション・モードでは、これらの CMU PLL をそれぞれ異
なるデータ・レートにリコンフィギュレーションできます。図 5–50 に、トランシーバ・ブロッ
ク内の両方の CMU PLL の概念図を示します。
図 5–50. トランシーバ・ブロック内の CMU PLL
CMU Channels
full duplex transceiver channel
clock
mux
refclk0
TX CHANNEL
CMU0 PLL
Logical
TX PLL
select
refclk1
clock
mux
LOCAL
DIVIDER
digital+analog logic
CMU1 PLL
RX CHANNEL
clock
mux
RX PLL
digital+analog logic
Blocks that can be reconfigured in CMU PLL Reconfiguration mode
CMU PLL Reconfiguration モードのための ALTGX MegaWizard Plug-In Manager のセット
アップ
CMU PLL を別のデータ・レートにリコンフィギュレーションする場合は、.mif の生成をイネー
ブルし、以下の説明に従って ALTGX MegaWizard Plug-In Manager をセットアップします。ダ
イナミック・リコンフィギュレーション・コントローラは、.mif に保存されている新しい情報
で CMU PLL をリコンフィギュレーションします。
1. Reconfig 画面の Channel and Transmitter PLL reconfiguration オプションを選択します。
2. General 画面で、CMU PLL の新しいデータ・レートを指定します。
3. Reconfig Clks 画面の What is the main PLL logical reference index? オプションで、論理
基準インデックス値を指定します。
詳細は、5–75 ページの「CMU PLL の論理基準インデックスの選択」を参照してください。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–104
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
1
トランシーバ・ブロック内の CMU0 PLL の論理基準インデックスは、常に CMU1
PLL の論理基準インデックスの補数です。
この論理基準インデックス値は logical tx pll として、他のトランシーバ・チャネル設定と
共に .mif に保存されます。
1
1 つの CMU PLL に対して生成された .mif を再使用して、同じトランシーバ・ブロッ
クまたは他のトランシーバ・ブロック内にある別の CMU PLL をリコンフィギュ
レーションできます。
CMU PLL Reconfiguration モード のための ALTGX_RECONFIG MegaWizard Plug-In
Manager のセットアップ
CMU PLL Reconfiguration モードで使用できる設定を以下に示します。
5–97 ページの「Channel and CMU PLL Reconfiguration モードのための ALTGX_RECONFIG
MegaWizard のセットアップ」でリストした最初の 6 つの設定に加えて、Channel and TX PLL
Reconfiguration 画面で選択できる以下の入力ポートをセットアップする必要があります。
以下の入力ポートは、Error checks/Data rate switch 画面で選択できます。
1. logical_tx_pll_sel[1:0] と logical_tx_pll_sel_en— これらの 2 つのポートに
ついて詳しくは、5–105 ページの「logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en
ポート」を参照してください。
2. rx_tx_duplex_sel[1:0]— この信号は、ダイナミック・リコンフィギュレーション・コ
ントローラに、ターゲットとなるトランシーバ・チャネルのコンフィギュレーションが
Receiver only、Transmitter only、Receiver and Transmitter のいずれであるかを通知しま
す。.mif は、トランシーバ・チャネルのコンフィギュレーションに関する情報も含まれて
います。rx_tx_duplex_sel[1:0] 信号と .mif の内容との間に不一致があった場合、
ALTGX_RECONFIG MegaWizard Plug-In Manager はエラー信号をアサートします。詳細
は、5–10 ページの「ダイナミック・リコンフィギュレーション・コントローラのポート・
リスト」を参照してください。
CMU PLL Reconfiguration の動作
1. このモードをアクティブにするには、reconfig_mode_sel[2:0] 信号を 3'b100 に設定し
ます。
2. logical_channel_address ポートを、CMU PLL に接続されるトランシーバ・チャネル
の論理チャネル・アドレスに設定します。
3. busy 信号が Low であることを確認します。
4. write_all 信号を 1 reconfig_clk サイクルの間アサートしてライト・トランザクショ
ンを開始し、.mif の最初の 16 ビット・ワードを書き込みます。同様に、ライト・トランザ
ク シ ョ ン を 開 始 し て、.mif
のすべてのワードを書き込み ます。
reconfig_address_out_en ポートを使用して、次のライト・トランザクションをいつ開
始するかを決定することができます。
ダイナミック・リコンフィギュレーション・コントローラは、ユーザーが開始したライト・ト
ランザクションごとに busy 信号をアサートします。16 ビット・ワード全体の書き込みが終了
するまで、busy 信号はアサートされたままです。ダイナミック・リコンフィギュレーション・
コントローラは reconfig_address_out[5:0] ポートの値を自動的に増分します。リコン
フィギュレーション中、ダイナミック・リコンフィギュレーション・コントローラは、新しい
値が書き込まれるまで CMU PLL をパワーダウンします。ダイナミック・リコンフィギュレー
ション・コントローラは、channel_reconfig_done 信号をアサートして、CMU PLL のリ
コンフィギュレーションが完了したことを示します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–105
図 5–51 に、CMU PLL Reconfiguration モードでの .mif ライト・トランザクションを示します。
図 5–51. CMU PLL Reconfiguration—.mif ライト・トランザクション
reconfig_mode_sel[2:0]
3’b100
reconfig_clk
write_all
busy
Addr0
reconfig_address_out[5:0]
Addr37
Addr1
Addr0
reconfig_address_en
st
reconfig_data[15:0] (1)
1 16-bits
nd
Don’t care
2 16-bits
th
27 16-bits
Don’t care
channel_reconfig_done
図 5–51 の注 :
(1) この波形は、トランシーバ・チャネルが Basic (PMA Direct) 機能モードでコンフィギュレーションされていると仮定しています。した
がって、.mif のサイズは 27 です。
logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en ポート
この項では、logical_tx_pll_sel[1:0] ポートと logical_tx_pll_sel_en ポートをい
つイネーブルするか、およびそれらを以下のダイナミック・リコンフィギュレーション・モー
ドで使用する方法について説明します。
■
Channel and CMU PLL Reconfiguration モード
■
Channel Reconfiguration with TX PLL select モード
■
CMU PLL Reconfiguration モード
こ れ ら は ALTGX_RECONFIG イ ン ス タ ン ス の オ プ シ ョ ン の 入 力 ポ ー ト で す。
logical_tx_pll_sel[1:0] ポートと logical_tx_pll_sel_en ポートは、Channel and
TX PLL select/reconfig オプションをイネーブルするとデフォルトでイネーブルされます。
logical_tx_pll_sel[1:0] ポートと logical_tx_pll_sel_en ポートをディセーブルす
ると、ダイナミック・リコンフィギュレーション・コントローラは、生成された .mif に保存さ
れている CMU PLL の論理基準インデックス（logical tx pll）を使用します。
logical_tx_pll_sel[1:0] ポートと logical_tx_pll_sel_en ポートをイネーブルする
と、logical_tx_pll_sel_en を 1'b1 に設定した場合にのみ、ダイナミック・リコンフィ
ギュレーション・コントローラは logical_tx_pll_sel[1:0] 値を使用して CMU PLL を識
別します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–106
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
logical_tx_pll_sel [1:0] ポートの使用法
■
logical_tx_pll_sel[1:0] ポートと logical_tx_pll_sel_en ポートの両方をイ
ネーブルします。
■
logical_tx_pll_sel[1:0] で、リコンフィギュレーションに使用する CMU PLL の論理
基準インデックスを指定します。
■
このポートに値 0 または 1 を指定します。これらの 0 または 1 の値は、ALTGX MegaWizard
Plug-In Manager の以下のオプションですでに設定している論理基準インデックスに対応
しています。
■
■
What is the main transmitter PLL logical reference index?
■
What is the alternate transmitter PLL logical reference index?
logical_tx_pll_sel_en を 1'b1 に設定します（ダイナミック・リコンフィギュレーショ
ン・コントローラは、.mif に保存されている logical tx pll ではなく、logical_tx_pll_
sel[1:0] で設定された論理基準インデックスを使用します）。
logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en ポートを使用できる条件
Channel and TX PLL select/reconfig オプションをリコンフィギュレーション・モードとして
選択すると、ALTGX_RECONFIG MegaWizard Plug-In Manager はデフォルトで、logical_
tx_pll_sel[1:0] ポートと logical_tx_pll_sel_en ポートをイネーブルします。
■
条件 1：特定の状況でのみ logical_tx_pll_sel[1:0] を使用し、それ以外の状況では
logical tx pll（.mif に保存されている論理基準インデックス値）を使用したい場合：
■
logical_tx_pll_sel[1:0] ポートとlogical_tx_pll_sel_en ポートの両方がデ
フォルトでイネーブルされます。
■
したがって、.mif に保存されている logical tx pll 値を使用するには、logical_tx_pll_
sel_en を 1'b0 に設定します。
■
または、logical_tx_pll_sel[1:0] の値を使用するには、logical_tx_pll_sel_
en を 1'b1 に設定します。
（図 5–52 に示すとおり、logical_tx_pll_sel_en を 1'b1 に
設定した場合にのみ、ダイナミック・リコンフィギュレーション・コントローラは
logical_tx_pll_sel[1:0] で設定された値を使用します。
）
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–107
図 5–52. logical_tx_pll_sel [1:0] ポートと logical_tx_pll_sel_en ポートの使用
ALTGX_RECONFIG
instance
logical tx pll
(logical reference
index value stored
in the .mif)
logical_tx_pll_sel[1:0]
(logical reference index
specified in the ALTGX_RECONFIG
MegaWizard Plug-In Manager)
0
selected
logical reference index
value
1
logical_tx_pll_sel_en
1
channel_reconfig_done 信号がアサートされるまで、
logical_tx_pll_sel[1:0] と logical_tx_pll_sel_en の値は一定のロジッ
ク・レベルに維持する必要があります。
表 5–31 に、ダイナミック・リコンフィギュレーション・コントローラが、.mif に保存され
ている論理基準インデックス（logical tx pll）と logical_tx_pll_sel[1:0] ポートで指
定される論理基準インデックスをどのように選択するかを示します。
表 5–31. logical_tx_pll_sel [1:0]ポートとlogical_tx_pll_sel_enポートのさまざまな組み合わせ
logical_tx_pll_sel[1:0]
logical_tx_pll_sel_en
ALTGX_RECONFIG インスタンスで
選択される論理基準インデックス値
イネーブル
イネーブルで値が 1
logical_tx_pll_sel[1:0] ポートの値
イネーブル
イネーブルで値が 0
.mif に保存されている論理基準
インデックス値（logical tx pll）
イネーブル
ディセーブル
logical_tx_pll_sel[1:0] ポートの値
イネーブル
ディセーブル
.mif に保存されている論理基準
インデックス値（logical tx pll）
ALTGX MegaWizard Plug-In Manager でトランシーバ・チャネルをコンフィギュレーショ
ンする場合、アルテラではチャネルをドライブするトランスミッタ PLL を追跡することを
推奨しています。
1
© 2009 年 3 月
Altera Corporation
logical_tx_pll_sel[1:0] ポートは RX 側のトランシーバ設定は変更しません。
Stratix IV Device Handbook Volume 2
5–108
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–53 に、logical tx pll 値 1 の CMU PLL をリコンフィギュレーションするのに必要な信
号 遷 移 を 示 し ま す。ダ イ ナ ミ ッ ク・リ コ ン フ ィ ギ ュ レ ー シ ョ ン・コ ン ト ロ ー ラ が
channel_reconfig_done 信号をアサートするまで、logical_tx_pll_sel[1:0] 信号
と logical_tx_pll_sel_en 信号を一定のロジック・レベルに維持してください。
図 5–53. 基準インデックス値 1 のトランスミッタ PLL をリコンフィギュレーションするための信号遷移
Dynamic reconfiguration
controller does not register the
logical_tx_pll_sel value for this
write because the
logical_tx_pll_sel_en is low
logical_tx_pll_sel_en
logical_tx_pll_sel[1:0]
write_all
channel_reconfig_done
reconfig_mode_sel[2:0]
■
100
条件 2：1 つの CMU PLL に対して作成した .mif を、同じトランシーバ・ブロックの別の CMU
PLL で再使用する必要があります。以下の ALTGX 設定を検討してみましょう。
■
General 画面のメイン PLL は、2 Gbps から 3.125 Gbps に切り替わるようにコンフィギュ
レーションされます。このメイン PLL（CMU0 PLL）に論理基準インデックス 1 を割り
当てました。
■
これらの設定に対して .mif を生成します。
■
.mif に保存される logical tx pll 値は 1 です。
■
同じ .mif を再使用して、今度は CMU1 PLL をリコンフィギュレーションします（目的は、
トランシーバ・ブロック内の両方の CMU PLL を 3.125 Gbps に切り替えることです）。
ただし、.mif に保存されている論理基準インデックスは 1 です（CMU0 PLL にのみ適用
されます）。.mif に保存されている logical tx pll 値 1 を、CMU1 PLL の論理基準インデッ
クスで上書きする必要があります。
■
これを行うには、logical_tx_pll_sel[1:0] と logical_tx_pll_sel_en を使用し、
logical_tx_pll_sel[1:0] = 2'b00（CMU1 PLL の論理基準インデックス）と
logical_tx_pll_sel_en = 1'b1 を設定します。
■
設定すると、ダイナミック・リコンフィギュレーション・コントローラが .mif の内容を
CMU1 PLL に書き込みます（CMU0 PLL の論理基準インデックスを 1 に設定した場合、
CMU1 PLL の論理基準インデックスは自動的に 0 になります。）
以下の項では、さまざまなダイナミック・リコンフィギュレーション・モードで、1 つの CMU
PLL に対して生成された .mif を別の CMU PLL で再使用する場合を説明します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–109
Channel and CMU PLL Reconfiguration モードと CMU PLL Reconfiguration モードの場合
■
CMU0 PLLのリコンフィギュレーションに使用するALTGX設定を格納する.mifを作成す
る場合を検討しましょう。CMU0 PLL に対して、論理基準インデックス 0 を指定したと
仮定します。
■
CMU1 PLL を .mif に保存されている新しいデータ・レート情報にリコンフィギュレー
ションする場合、CMU0 PLL に対して作成した .mif を、同じトランシーバ・ブロック内
の CMU1 PLL に再使用することができます。
■
logical_tx_pll_sel[1:0] を 2'b01 に、logical_tx_pll_sel_en を 1'b1 に設定し
て、この .mif をトランシーバ・チャネルに書き込む必要があります。書き込むと、ダ
イナミック・リコンフィギュレーション・コントローラは、.mif に保存されている
logical tx pll 値に CMU1 PLL の論理基準インデックスを上書きします。
Channel Reconfiguration with TX PLL Select モードの場合
■
■
リコンフィギュレーションされたトランシーバ・チャネルがリッスンする必要がある TX
PLL の論理基準インデックスを含む .mif を作成することを検討してみます。
■
CMU1 PLL が、.mif に保存されている新しいデータ・レート情報でリコンフィギュレー
ションされます。
■
CMU1 PLL に、論理基準インデックス 0 を割り当てたと仮定します。CMU1 PLL の論理基
準インデックスが 0 として（logical tx pll = 0）、.mif に保存されます。
■
Channel Reconfiguration with TX PLL Selectモードで、この.mifを使用してトランーバ・
チャネルをリコンフィギュレーションすると、トランーバ・チャネルは CMU1 PLL を
リッスンするようにリコンフィギュレーションされます。
■
CMU0 PLL をリッスンするようにトランシーバ・チャネルをリコンフィギュレーション
する場合、この .mif を再使用できます。
■
logical_tx_pll_sel[1:0] を 2'b01 に、logical_tx_pll_sel_en を 1'b1 に設定し
て、この .mif をトランシーバ・チャネルに書き込む必要があります。書き込むと、ダ
イナミック・リコンフィギュレーション・コントローラは、.mif に保存されている
logical tx pll 値に CMU0 PLL の論理基準インデックスを上書きします。
■
トランシーバ・チャネルは CMU0 PLL をリッスンするようにリコンフィギュレーション
されます。
条件 3：1 つの CMU PLL に対して作成した .mif を、別のトランシーバ・ブロックの CMU PLL
で再使用します。
以下の項では、さまざまなダイナミック・リコンフィギュレーション・モードで、1 つの
CMU PLL に対して生成された .mif を別のトランシーバ・ブロックの CMU PLL で再使用
する場合を説明します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–110
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
Channel and CMU PLL Reconfiguration モードと CMU PLL Reconfiguration モードの場合
■
CMU0 PLLのリコンフィギュレーションに使用するALTGX設定を格納する.mifを作成す
る場合を検討しましょう。CMU0 PLL に論理基準インデックス 1 を割り当てたと仮定し
ます。
■
別のトランシーバ・ブロックの CMU0 PLL を、.mif に保存されているデータ・レート情
報とまったく同じにリコンフィギュレーションする場合、CMU0 PLL に対して作成した
.mif を別のトランシーバ・ブロックの CMU0 PLL で再使用できます。
■
別の CMU0 PLL の論理基準インデックスも .mif に保存された logical tx pll 値と同じ場合
は、logical_tx_pll_sel[1:0] を使用しないで、単に同じ .mif を書き込むことが
で き ま す（logical_tx_pll_sel_en
を
1'b0
に設定します）。
logical_channel_address を、リコンフィギュレーションする別の CMU0 PLL に関
連付けられたトランシーバ・チャネルの論理チャネル・アドレスに設定します。
■
別の CMU0 PLL の論理基準インデックスが、.mif に保存されている logical tx pll 値と異
なる場合は、logical_tx_pll_sel[1:0] ポートを使用する必要があります。また、
logical_channel_address を、リコンフィギュレーションする別の CMU0 PLL に関
連付けられたトランシーバ・チャネルの論理チャネル・アドレスに設定することも必要
です。
■
これによって、ダイナミック・リコンフィギュレーション・コントローラは、.mif に保
存されているlogical tx pll値に別のCMU0 PLLの論理基準インデックスを上書きします。
■
別のトランシーバ・ブロックの CMU0 PLL が、.mif に保存されている新しいデータ・レー
ト情報でリコンフィギュレーションされます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–111
Channel Reconfiguration with TX PLL Select モードの場合
■
リコンフィギュレーションの対象のトランシーバ・チャネルでリッスンされる TX PLL
の論理基準インデックスを保存する、.mif を作成することを検討してみましょう。
■
CMU0 PLL に対して、論理基準インデックス 0 を指定したと仮定します。CMU0 PLL の論
理基準インデックスが 0 として（logical tx pll = 0）、.mif に保存されます。
■
Channel Reconfiguration with TX PLL Selectモードで、この.mifを使用してトランーバ・
チャネルをリコンフィギュレーションすると、トランーバ・チャネルは CMU1 PLL を
リッスンするようにリコンフィギュレーションされます。
■
別のトランシーバ・ブロックの CMU0 PLL をリッスンするようにトランシーバ・チャネ
ルをリコンフィギュレーションする場合、この .mif を再使用できます。
■
別のCMU0 PLLの論理基準インデックスも.mif内のlogical tx pll値と同じである場合は、
logical_tx_pll_sel[1:0] を使用せず、単に同じ .mif を書き込みます（logical_
tx_pll_sel_en を 1'b0 に設定します）。logical_channel_address を、リコンフィ
ギュレーションする別の CMU0 PLL に関連付けられたトランシーバ・チャネルの論理
チャネル・アドレスに設定します。
■
別の CMU0 PLL の論理基準インデックスが、.mif に保存されている logical tx pll 値と異
なる場合は、logical_tx_pll_sel[1:0] ポートを使用する必要があります。logical_
channel_address を、リコンフィギュレーションする別の CMU0 PLL に関連付けられ
たトランシーバ・チャネルの論理チャネル・アドレスに設定してください。
■
これによって、ダイナミック・リコンフィギュレーション・コントローラは、.mif に保
存されているlogical tx pll値に別のCMU0 PLLの論理基準インデックスを上書きします。
■
トランシーバ・チャネルは、別のトランシーバ・ブロックの CMU0 PLL をリッスンする
ようにリコンフィギュレーションされます。
入力基準クロックを指定するための一般ガイドライン
以下に、ALTGX MegaWizard Plug-In Manager の Reconfig Clks 画面で入力基準クロックを設
定するための一般ガイドラインを示します。
■
Reconfig Clks 画面では、デザインで使用されるすべての入力基準クロックに識別番号を割
り当てます。最大 10 の入力基準クロックを設定して、1 ∼ 10（1、2、3、4、5、6、7、8、
9、10）の識別番号を割り当てることができます。
■
デザインで生成されるすべての .mif で、一貫した識別番号を使用します。
■
すべての .mif で、入力基準クロック周波数設定を維持します。
デザインに 2 つの ALTGX インスタンスがある場合を検討してみましょう。表 5–32 に、デザイ
ンに関係するすべての .mif に対して入力基準クロックの識別番号を設定する方法を示します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–112
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
表 5–32. 入力基準クロックの指定例 ( １ / ２ )
ALTGX インスタンスおよび設定
ALTGX 設定
ALTGX インスタンス 1
ALTGX インスタンス 2
1
（通常のトランシーバ・
チャネル）
1
（通常のトランシーバ・
チャネル）
イネーブル
ALTGX インスタンス 1 につい
て、以下の設定を想定していま
す。
■ General 画面でトランスミッ
タ PLL の動作速度を 3.125
Gbps（メイン PLL）に設定し
た場合を検討してみましょ
う。
イネーブル
ALTGX インスタンス 2 につい
て、以下の設定を想定していま
す。
■ General 画面でトランスミッ
タ PLL の動作速度を 1 Gbps
（メイン PLL）に設定したと
しましょう。
General 画面の What is the
number of channels?
オプション
Reconfig 画面の Enable
Channel and Transmitter PLL
Reconfiguration オプション
Reconfig 画面の Use alternate
Transmitter PLL オプション
Stratix IV Device Handbook Volume 2
■
■
メイン PLL の入力基準クロッ
ク周波数を 156.25 MHｚ に設
定したとします。
メイン PLL の入力基準クロッ
ク周波数を 125 MHｚ に設定
したとします。
■
■
したがって、ALTGX インスタ
ンス 1 でコンフィギュレー
ションされた通常のトラン
シーバ・チャネルは、このメ
イン PLL をリッスンします。
したがって、ALTGX インスタ
ンス 2 でコンフィギュレー
ションされた通常のトラン
シーバ・チャネルは、このメ
イン PLL をリッスンします。
■
■
通常のトランシーバ・チャネ
ルのデータ・レートを
2 Gbps にリコンフィギュ
レーションするとします。
通常のトランシーバ・チャネ
ルのデータ・レートを
1.250 Gbps にリコンフィギュ
レーションするとします。
■
■
この場合、トランシーバ・
チャネルをダイナミックにリ
コンフィギュレーションして
代替 PLL をリッスンするため
に、Use alternate
Transmitter PLL オプション
を選択します（TX PLL Select
モードでのチャネル・リコン
フィギュレーション）。
この場合、トランシーバ・
チャネルをダイナミックにリ
コンフィギュレーションして
代替 PLL をリッスンするため
に、Use alternate
Transmitter PLL オプション
を選択します（TX PLL Select
モードでのチャネル・リコン
フィギュレーション）。
■
代替トランスミッタ PLL の動
作速度を 2 Gbps に設定しま
す。
■
代替トランスミッタ PLL の動
作速度を 1.250 Gbps に設定
します。
■
代替トランスミッタ PLL の論
理基準インデックスを設定し
ます（例、0）
。
■
代替トランスミッタ PLL の論
理基準インデックスを設定し
ます（例、1）
。
■
プロトコルと開始チャネル番
号を設定します。
■
プロトコルと開始チャネル番
号を設定します。
■
代替トランスミッタ PLL の入
力基準クロックを 125 MHｚ
に設定しているとしましょ
う。
■
代替トランスミッタ PLL の入
力基準クロックを 156.25
MHｚ に設定しているとしま
す。
イネーブル
イネーブル
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
5–113
表 5–32. 入力基準クロックの指定例 ( ２ / ２ )
ALTGX インスタンスおよび設定
ALTGX 設定
Reconfig Clks 画面の What is
the main transmitter PLL
logical reference index?
オプション
Reconfig Clks 画面の What is
the selected input clock
source for the Transmitter PLL
and Receiver PLL? オプション
Reconfig Clks 画面の What is
the selected input clock
source for the alternate
transmitter PLL? オプション
.mif の生成
ALTGX インスタンス 1
ALTGX インスタンス 2
■
ALTGX MegaWizard Plug-In
Manager は、メイン PLL の
論理基準インデックスを自動
的に代替トランスミッタ PLL
の論理基準インデックスの逆
に設定します。
■
ALTGX MegaWizard Plug-In
Manager は、メイン PLL の
論理基準インデックスを自動
的に代替トランスミッタ PLL
の論理基準インデックスの逆
に設定します。
■
この場合、メイン・トランス
ミッタ PLL の論理基準イン
デックスは 1 で設定されま
す。
■
この場合、メイン・トランス
ミッタ PLL の論理基準イン
デックスは 0 で設定されま
す。
ALTGX インスタンス 1 では、 ■ ALTGX インスタンス 2 では、
メイン・トランスミッタ PLL
メイン・トランスミッタ PLL
の入力基準クロックを
の入力基準クロックを 125
156.25 MHｚ で設定していま
MHｚ で設定しています。
す。
■ 識別番号を 125 MHｚ に割り
当てます。このデザインでは
■ 識別番号を 156.25 MHｚ に割
合計 2 つの入力基準クロック
り当てます。このデザインで
周波数（156.25 MHｚ と 125
は合計 2 つの入力基準クロッ
MHz）があるため、値 1 また
ク周波数（156.25 MHｚ と
は 2 を割り当てることができ
125 MHz）があるため、値 1
ます（例、1）
。
または 2 を割り当てることが
できます（例、2）。
■
メイン・トランスミッタ PLL
メイン・トランスミッタ PLL
（125 MHｚ）の入力クロック・
（156.25 MHｚ）の入力クロッ
ク・ソースの ID 番号を 2 で設定 ソースの ID 番号を 2 で設定した
場合、代替トランスミッタ PLL
した場合、代替トランスミッタ
（156.25 MHz）の入力クロック・
PLL（125 MHz）の入力クロッ
ク・ソースの ID を 1 で設定する ソースの ID を 1 で設定する必要
があります。
必要があります。
Quartus II 設定で、ALTGX
インスタンス 1 に対する .mif
の生成をイネーブルします。
■ これらの設定について詳しく
は、5–68 ページの「.mif 生成
のための Quartus II の設定」
を参照してください。
■
■
生成された .mif の名前を
ALTGX_instance1.mif としま
す。
Quartus II 設定で、ALTGX
インスタンス 2 に対する .mif
の生成をイネーブルします。
■ これらの設定について詳しく
は、5–68 ページの「.mif 生成
のための Quartus II の設定」
を参照してください。
■
■
生成された .mif の名前を
ALTGX_instance2.mif としま
す。
このデザインでは 2 つの .mifs が生成されているため、両方の .mifs
に対して、このデザインの入力基準クロックの識別番号を維持する
必要があります。図 5–54 に、デザインの 2 つのトランスミッタ
PLL への入力クロック・ソースとして設定した内容に基づく、
トランシーバ・チャネルへの入力基準クロックの接続を示します。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–114
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
トランシーバ・チャネル・リコンフィギュレーション・モードの説明
図 5–54. トランシーバ・チャネルへの入力基準クロックの接続
Based on what you have set up
as the input clock source for
CMU0 PLL, this clock mux
selects the corresponding input
clock source for CMU0 PLL.
CMU Channels
Refclk0
(Identification
number = 2)
156 .25 MHz
clock
mux
3.125 Gbps
full duplex transceiver channel 1
TX CHANNEL 1
CMU0 PLL
125MHz
3.125 Gbps
LOCAL
DIVIDER
Logical
TX PLL
select
Refclk1
(Identification
number = 1)
digital+analog logic
1 Gbps
clock
mux
CMU1 PLL
RX CHANNEL 1
clock
mux
3.125 Gbps
3.125 Gbps
RX PLL
digital+analog logic
Based on what you have set up
as the input clock source for
CMU1 PLL, this clock mux
selects the corresponding input
clock source for CMU1 PLL.
full duplex transceiver channel 2
TX CHANNEL 2
1 Gbps
Logical
TX PLL
select
LOCAL
DIVIDER
digital+analog logic
RX CHANNEL 2
clock
mux
Stratix IV Device Handbook Volume 2
1 Gbps
RX PLL
1 Gbps
digital+analog logic
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–115
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ
（ALTGX_RECONFIG）
以下のデザイン例では、ALTGX インスタンスを使用したダイナミック・リコンフィギュレー
ション・コントローラで可能なトポロジについて説明します。表 5–33 に、この項で説明した各
種のダイナミック・リコンフィギュレーション例を示します。
表 5–33. ダイナミック・リコンフィギュレーション・コントローラを使用したデザイン例
例
概要
例1
この例では、ALTGX メガファンクションの複数のインスタンスを制御する単
一コントローラについて説明します。この例では、PMA コントロールのリコ
ンフィギュレーション・モードの 5–52 ページの「方法 1」を示しています。
例2
この例では、1 つの ALTGX インスタンスを制御する単一コントローラについ
て説明します。この例では、PMA コントロールのリコンフィギュレーショ
ン・モードの 5–52 ページの「方法 1」を示しています。
例3
この例では、ALTGX インスタンスを何回かスタンプする場合の HDL 構造体
の要件について説明します。各 ALTGX インスタンスは、複数のトランシー
バ・チャネルを持つことができます。この例では、PMA コントロールのリコ
ンフィギュレーション・モードの 5–54 ページの「方法 2」を示しています。
例4
このデザイン例では、.mif の生成なしで、トランシーバ・チャネルの送信
データ・レートを 4、2、または 1 でダイナミックに分周するステップについ
て説明します。
例5
このデザイン例では、CMU PLL リコンフィギュレーション・モードを使用し
て、CMU PLL をダイナミックにリコンフィギュレーションするステップにつ
いて説明します。この例では、.mif ファイルの生成と使用法について示しま
す。
例6
このデザイン例では、GIGE コンフィギュレーションと SONET/SDH OC48
コンフィギュレーションの間でトランシーバ・チャネルをダイナミックにリ
コンフィギュレーションするステップを説明します。
例 1: 複数の ALTGX インスタンスに接続された単一リコンフィギュレーション・
コントローラ
5 本のトランシーバ・チャネルを使用する ALTGX インスタンス 1 と 3 本のトランシーバ・チャ
ネルを使用する ALTGX インスタンス 2 による 2 つの ALTGX インスタンスを持つデザインを
検討してましょう。
例 1 については、以下を仮定しています。
© 2009 年 3 月
■
ALTGXインスタンス1とALTGXインスタンス2は、同じトランシーバ・ブロックに物理的に
パックすることはできません。
■
1 つのダイナミック・リコンフィギュレーション・コントローラが両方の ALTGX インスタ
ンスを制御します。
■
ALTGX インスタンス 1 の第 1 チャネルの送信 VODPMA コントロール（tx_vodctrl）と、
ALTGX インスタンス 2 の第 2 チャネルのレシーバ・イコライゼーション PMA コントロー
ル（rx_eqctrl）をダイナミックにリコンフィギュレーションする場合。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–116
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
図 5–55 に、ALTGX インスタンス 1 と ALTGX インスタンス 2 の両方に接続さ れた
ALTGX_RECONFIG インスタンスを示します。
図 5–55. 例 1 の PMA コントロールのリコンフィギュレーション
Set the What is the starting
channel number? option = 0
Set the What is the number of
channels controlled by the
reconfig controller? option = 12
reconfig_clk
ALTGX Instance 1
(Number of Channels is 5)
read
reconfig_fromgxb1[33:0]
reconfig_fromgxb[3:0]
write_all
tx_vodctrl [2:0]
data_valid
rx_eqctrl [3:0]
ALTGX_RECONFIG Instance
reconfig_fromgxb[50:0] (1)
busy
Set the What is the starting
channel number? option = 8
ALTGX Instance 2
(Number of Channels is 3)
rx_tx_duplex_sel[1:0]
reconfig_fromgxb2[16:0]
logical_channel_address[3:0]
図 5–55 の注 :
(1) reconfig_fromgxb[50:0] = {reconfig_fromgxb2[16:0], reconfig_fromgxb1[33:0]}.
表 5–34 に、例 1 の ALTGX と ALTGX_RECONFIG の設定とインスタンスを示します。
表 5–34. 例 1 の ALTGX と ALTGX_RECONFIG の設定とインスタンス ( １ / ２ )
ALTGX の設定とインスタンス
ALTGX 設定
General 画面の What
is the number of
channels? オプション
Reconfig 画面の What
is the starting channel
number? オプション
詳細は、5–22 ページの
「論理チャネル・アド
レッシング」を参照し
てください。
ALTGX インスタンス 1
ALTGX インスタンス 2
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
設定
ALTGX_RECONFIG
インスタンス 1
5
3
Reconfiguration
（通常のトランシーバ・ （通常のトランシーバ・ settings 画面の What
is the number of
チャネル）
チャネル）
channels controlled
by the reconfig
controller? オプション
詳細は、5–34 ページの
「ALTGX_RECONFIG
インスタンスで制御さ
れるチャネルの総数」
を参照してください。
■
Analog controls 画面
の Use the 'logical_
channel_address' port
for Analog controls
reconfiguration
オプション
■
このオプションを 0
に設定します。
■ 第 1 ∼ 5 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2、3、4
です。
■
Stratix IV Device Handbook Volume 2
このオプションを 8
に設定します。
■ 第 1 ∼ 3 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 8、9、10 です。
■
最上位論理
チャネル・アドレス
（10）を決定します。
■ それを次の 4 の倍数
に丸めます。
■
このオプションを 12
に設定します。
このオプションを
選択します。
■ ALTGX_RECONFIG
MegaWizard Plug-In
Manager は、
logical_channel
_address[3:0]
入力ポートをイネー
ブルします。
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–117
表 5–34. 例 1 の ALTGX と ALTGX_RECONFIG の設定とインスタンス ( ２ / ２ )
ALTGX の設定とインスタンス
ALTGX 設定
Reconfig 画面の
Analog controls (VOD,
Pre-emphasis, and
Manual Equalization)
オプション
ALTGX インスタンス 1
ALTGX インスタンス 2
このオプションを
イネーブルにします。
このオプションを
イネーブルにします。
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
設定
rx_tx_duplex_sel
■ このオプションを
ポートを使用して、
選択します。
Error checks/Data rate ■ ALTGX_RECONFIG
switch 画面で RX only、
MegaWizard Plug-In
TX only、または Duplex
Manager は、
のリコンフィギュレー
rx_tx_duplex_se
ション・オプションを
l[1:0] 入力ポート
イネーブルにします。
をイネーブルに
します。
Analog controls 画面
のさまざまなアナロ
グ・コントロール。
reconfig_fromgxb1
出力および
reconfig_fromgxb2
出力
ALTGX_RECONFIG
インスタンス 1
reconfig_fromgxb1
reconfig_fromgxb2
reconfig_fromgxb
は 34 ビット幅（2 * 17） は 17 ビット幅（1 * 17） 入力
です。
です。
■
tx_vodctrl
コントロールおよび
rx_eqctrl
コントロールを選択
します。
■
tx_vodctrl は
3 ビット幅です。
■
rx_eqctrl は
4 ビット幅です。
reconfig_fromgxb は
51 ビット幅です
（3*17、12 本の
チャネルを 3 つの
トランシーバ・
ブロックに論理的に
適合させることができ
ます）。
ALTGX インスタンスと ALTGX_RECONFIG インスタンスの接続
1. ALTGX イ ン ス タ ン ス 1 か ら の reconfig_fromgxb1[33:0] 出 力 ポ ー ト を、
ALTGX_RECONFIG インスタンスの reconfig_fromgxb [33:0] 入力ポートに接続しま
す。
2. 同様に、ALTGX インスタンス 2 からの reconfig_fromgxb2[16:0] 出力ポートを、
ALTGX_RECONFIG インスタンスの reconfig_fromgxb[50:34] 入力ポートに接続しま
す。
3. ALTGX_RECONFIG インスタンスの reconfig_togxb[3:0] 出力ポートを、ALTGX イ
ンスタンス 1 と ALTGX インスタンス 2 の両方の reconfig_togxb[3:0] 入力ポートに接
続します。
詳細は、5–39 ページの「reconfig_fromgxb ポートおよび reconfig_togxb ポートの接続」を参照
してください。
方法 1 を使用した PMA コントロール tx_vodctrl および rx_eqctrl のダイナミック・
リコンフィギュレーション
方法 1 を使用した PMA コントロールのダイナミック・リコンフィギュレーションについて詳
しくは、5–52ページの「方法1」の5–56ページの「ライト・トランザクション」を参照してください。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–118
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
例 2: 2 つの ALTGX インスタンスに接続された 2 つの ALTGX_RECONFIG インスタンス
このデザイン例には、コンフィギュレーションが異なる 2 つのインスタンスがあります。5 本
のトランシーバ・チャネルを備えた ALTGX インスタンス 1 と、
3 本のチャネルを備えた ALTGX
インスタンス 2 です。
このコンフィギュレーションでは、2 つのインスタンスに対して個別のダイナミック・リコン
フィギュレーション・コントローラが必要です。このシナリオでカバーされるのは、複数のダ
イナミック・リコンフィギュレーション・コントローラが ALTGX の複数のインスタンスを制
御するケースです。
図 5–56 に、ALTGX インスタンス 1 に接続された ALTGX_RECONFIG インスタンス 1 と、
ALTGX インスタンス 2 に接続された ALTGX_RECONFIG インスタンス 2 を示します。
図 5–56. 例 2 の PMA コントロールのリコンフィギュレーション
Set the What is the number of
channels controlled by the
reconfig controller? option = 8
Set the What is the starting
channels number? option = 0
reconfig_clk
read
reconfig_togxb [3:0]
write_all
ALTGX Instance 1
(Number of Channels is 5)
tx_vodctrl [2:0]
data_valid
logical_channel_address [2:0]
ALTGX_RECONFIG Instance 1
reconfig_fromgxb [33:0]
reconfig_fromgxb [33:0]
busy
rx_tx_duplex_sel[1:0]
Set the What is the number of
channels controlled by the
reconfig controller? option = 4
Set the What is the starting
channels number? option = 0
reconfig_clk
read
reconfig_togxb [3:0]
write_all
ALTGX Instance 2
(Number of Channels is 3)
logical_channel_address 1:0]
data_valid
rx_eqctrl [3:0]
ALTGX_RECONFIG Instance 2
reconfig_fromgxb [16:0]
reconfig_fromgxb [16:0]
busy
rx_tx_duplex_sel[1:0]
ALTGX インスタンス 1 の第 2 チャネルの送信 VODPMA コントロールと、ALTGX インスタン
ス 2 の第 3 チャネルの受信イコライゼーション PMA コントロールをリコンフィギュレーショ
ンする場合を想定してください。以下に示すのは、コンフィギュレーションを設定するステッ
プです。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–119
表 5–35 に、例 2 の ALTGX と ALTGX_RECONFIG の設定とインスタンスを示します。
表 5–35. 例 2 の ALTGX と ALTGX_RECONFIG の設定とインスタンス
ALTGX の設定とインスタンス
ALTGX 設定
General 画面の What
is the number of
channels? オプション
Reconfig 画面の What
is the starting channel
number? オプション
詳細は、5–22 ページの
「論理チャネル・アド
レッシング」を参照し
てください。
Reconfig 画面の
Analog controls (VOD,
Pre-emphasis, and
Manual Equalization)
オプション
ALTGX インスタンス 1
ALTGX_RECONFIG の設定とインスタンス
ALTGX インスタンス 2
ALTGX_RECONFIG
設定
5
3
Reconfiguration
（通常のトランシーバ・ （通常のトランシーバ・ settings 画面の What
is the number of
チャネル）
チャネル）
channels controlled
by the reconfig
controller? オプション
詳細は、5–34 ページの
「ALTGX_RECONFIG
インスタンスで制御さ
れるチャネルの総数」
を参照してください。
■
最上位論理チャネ
ル・アドレス（4）
を決定します。
■
それを次の 4 の倍数
に丸めます。
■
このオプションを 8
に設定します。
Analog controls 画面
の Use 'logical_
channel_address' port
for Analog controls
reconfiguration
オプション
■
■
このオプションを 0
に設定します。
■
このオプションを 0
に設定します。
■
第 1 ∼ 5 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2、3、4
です。
■
第 1 ∼ 3 チャネルの
論理チャネル・
アドレスは、それ
ぞれ 0、1、2 です。
このオプションを
イネーブルにします。
このオプションを
イネーブルにします。
© 2009 年 3 月
reconfig_fromgxb は
34 ビット幅（2*17）で
す。
Altera Corporation
reconfig_fromgxb は
17 ビット幅（1*17）で
す。
このオプションを
選択します。
■ ALTGX_RECONFIG
MegaWizard Plug-In
Manager は、
logical_channel
_address[3:0]
入力ポートをイネー
ブルします。
rx_tx_duplex_sel
■ このオプションを
ポートを使用して、
選択します。
Error checks/Data rate ■ ALTGX_RECONFIG
switch 画面で RX only、
MegaWizard Plug-In
TX only、または Duplex
Manager は、
のリコンフィギュレー
rx_tx_duplex_se
ション・オプションを
l[1:0] 入力ポート
イネーブルにします。
をイネーブルにしま
す。
Analog controls 画面
のさまざまなアナロ
グ・コントロール。
reconfig_fromgxb
出力
ALTGX_RECONFIG
インスタンス 1
reconfig_fromgxb
入力
■
tx_vodctrl
コントロールを選択
します。
■
tx_vodctrl は 3
ビット幅です。
reconfig_fromgxb は
34 ビット幅です
（2*17、8 本のチャネル
を 3 つのトランシー
バ・ブロックに論理的
に適合させることがで
きます）。
Stratix IV Device Handbook Volume 2
5–120
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
ALTGX インスタンスと ALTGX_RECONFIG インスタンスの接続
1. 各 ALTG インスタンスからの reconfig_fromgxb 信号を対応する ALTGX_RECONFIG イ
ンスタンスの同じ信号に接続します。詳細は、図 5–56 を参照してください。
2. 各 ALTGX_RECONFIG インスタンスの reconfig_togxb 信号を対応する ALTGX インス
タンスの同じ信号に接続します。
方法 1 を使用した ALTGX インスタンス 1 の tx_vodctrl PMA コントロールの
ALTGX_RECONFIG インスタンス 1 からのダイナミック・リコンフィギュレーション
方法 1 を使用した PMA コントロールのダイナミック・リコンフィギュレーションについて詳
しくは、5–52ページの「方法1」の5–56ページの「ライト・トランザクション」を参照してください。
方法 1 を使用した ALTGX インスタンス 2 の rx_eqctrl PMA コントロールの
ALTGX_RECONFIG インスタンス 2 からのダイナミック・リコンフィギュレーション
方法 1 を使用した PMA コントロールのダイナミック・リコンフィギュレーションについて詳
しくは、5–52ページの「方法1」の5–56ページの「ライト・トランザクション」を参照してください。
例 3: ALTGX インスタンスに接続された 1 つの ALTGX_RECONFIG インスタンスの 5 回
スタンプ
このデザイン例では、5 チャネルのトランシーバを使用しています。このコンフィギュレーショ
ンには、1 つのダイナミック・リコンフィギュレーション・コントローラがあり、5 本のチャネ
ルを制御し、1 チャネルの ALTGX インスタンス・コンフィギュレーションの 5 つのインスタ
ンスをスタンプします。この例では、インスタンス名を「instance1」と想定しています。
1 本のトランシーバ・チャネルを持つ ALTGX インスタンス
1. ALTGX MegaWizard Plug-In Manager の General 画面で What is the number of channels?
オプションを 1 に設定します。
2. ALTGX MegaWizard Plug-In Manager の Reconfig 画面で、Analog controls (VOD,
Pre-emphasis, and Manual Equalization) オプションをイネーブルします。
3. reconfig_fromgxb 出力信号は、トランシーバ・ブロックに基づくため、このインスタ
ンスのビット数は 17 です。これはチャネル数が 1 で、1 つのトランシーバ・ブロックに論
理的に適合するためです。reconfig_togxb 入力信号は固定バス（4 ビット幅）です。
4. ALTGX MegaWizard Plug-In Manager の Reconfig 画面で What is the starting channel
number? オプションを 0 に設定します。詳細は、5–22 ページの「論理チャネル・アドレッ
シング」を参照してください。
5. Finish をクリックします。
同じ ALTGX インスタンスを使用した 5 つのトランシーバ・チャネルのインスタンス化
インスタンス 1 を 5 回スタンプした場合、他の 4 つのスタンプされるインスタンス（instance2、
instance3、instance4、instance5、instance6 と想定）の What is the starting channel number?
オプションは、それぞれ 4、8、12、16 となります。詳細は、5–22 ページの「論理チャネル・
アドレッシング」を参照してください。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–121
ダ イ ナ ミ ッ ク・リ コ ン フ ィ ギ ュ レ ー シ ョ ン・コ ン ト ロ ー ラ の イ ン ス タ ン ス
（ALTGX_RECONFIG インスタンス）
1. ALTGX_RECONFIG_MegaWizard Plug-In Manager を起動します。
2. ALTGX MegaWizard Plug-In Manager の Reconfiguration settings 画面で What is the
number of channels controlled by the reconfig controller? オプションを 20 に設定します。
これにより、
MegaWizard Plug-In Managerの5セットの信号
（reconfig_fromgxb[84:0]）
がイネーブルされます。
3. スタンプされる ALTGX インスタンスのそれぞれを MegaWizard Plug-In Manager の 1 セッ
トの信号に接続します。
4. VOD、プリエンファシス、イコライゼーション、DC ゲイン・オプションを書き込み / 読み
出しするのに必要なライト・コントロールとリード・コントロールを選択します。例えば、
VOD 設定を選択した場合、tx_vodctrl 信号は 60 ビット幅（チャネルあたり 3 ビット）で
す。tx_vodctrl [2:0] は、最初にスタンプされるインスタンスの単一チャネルに対応し
ます。ビット tx_vodctrl [11:3] は、最初にスタンプされるインスタンスの論理チャネ
ル・アドレス1∼3の未使用チャネルに対応するため、使用されません。同様に、tx_vodctrl
[14:12]は2番目にスタンプされるインスタンスの単一チャネルに対応します。以下同様で
す。
ALTGX インスタンスと ALTGX_RECONFIG インスタンスの接続
1. 各 ALTGX インスタンスからの reconfig_fromgxb 信号を、ALTGX_RECONFIG インス
タンスの同じ信号に接続します。最初の ALTGX インスタンス（What is the starting channel
number? オプションが 0 の ALTGX インスタンス）の reconfig_fromgxb 出力ポートが、
ALTGX_RECONFIG インスタンスの reconfig_fromgxb 入力ポートの LSB に接続され
る、というように接続する必要があります。
2. ALTGX_RECONFIG インスタンスの reconfig_togxb 信号を、各 ALTGX インスタンス
の同じ信号に接続します。
方法 2 を使用したインスタンス 1 の tx_vodctrl のダイナミック・リコンフィギュレー
ション
1. tx_vodctrl ポ ー ト を 希 望 ど お り 設 定 し ま す。例 え ば、VOD を 値 2 に す る 場 合 は、
tx_vodctrl [2:0] ポートを 3'b010 に設定します。
2. 詳細は、5–54 ページの「方法 2」を参照してください。
1
方法 2 を使用してライト・トランザクションを実行すると、ダイナミック・リコンフィギュレー
ション・コントローラに接続されたすべてのトランシーバ・チャネルに PMA コントロール・
ポートの値が書き込まれます。したがって、tx_vodctrl [59:3] も正しい値になっているこ
とを確認してください。残りのチャネルの VOD 設定が影響を受けないことを確認する場合は、
オプションでリード・トランザクションを実行し、既存の値を取得して同じ値を書き戻します。
例 4: TX モードでのデータ・レート分周
このデザイン例では、.mif の生成なしで、トランシーバ・チャネルの送信データ・レートを 4、
2、または 1 でダイナミックに分周するステップについて説明します。
このデザインには、以下の 2 つのインスタンスが含まれます。
■
ALTGX インスタンス 1 — 8B/10B をイネーブルにして、Basic 機能モードでコンフィギュ
レーションされ、4.25 Gbps のデータ・レートで動作する 2 本の通常のトランシーバ・チャ
ネル。モードは 4.25 Gbps、2.125 Gbps、1062.5 Mbps 間でダイナミックにリコンフィギュ
レーションできます。
■
ALTGX_RECONFIG インスタンス 1 — ALTGX インスタンス 1 に接続した単一ダイナミッ
ク・リコンフィギュレーション・コントローラ
以下はトランシーバ・チャネルの送信データ・レートをダイナミックにリコンフィギュレーショ
ンする場合に実行するステップです。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–122
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
1. 動作モードを Receiver and Transmitter コンフィギュレーションに設定し、What is the
number of channels? オプションを 2 に設定して、Basic 機能モードを作成します。
2. ALTGX および ALTGX_RECONFIG の両方の MegaWizard Plug-In Manager に対して、
表 5–36 に示すオプションを設定します。
表 5–36. 例 4 の TX ダイナミック・リコンフィギュレーション・モードでのデータ・レート分周 ( １ / ２ )
ALTGX の設定とインスタンス
ALTGX 設定
What is the deserializer
block width? オプション
What is the channel width?
オプション
What is the input clock
frequency? オプション
ALTGX インスタンス 1
（Basic 機能モード、
Receiver and Transmitter 動
作モード）
Double-width モードを選択し
ます。この選択が必要なのは、
この例の最大データ・レート
が 4.25 Gbps（Single-width
モードは最大 3.750 Gbps の
み選択可能）であるためです。
■
チャネル幅は 16 または 32
に設定できます。
■
Quartus II ソフトウェアで
設定可能な FPGA ファブ
リックの最小周波数は
25 MHｚ です。したがっ
て、トランシーバは 32
ビット FPGA ファブリッ
ク - トランシーバ・インタ
フェースでは 1062.5 Mbps
で動作します。この場合の
FPGA ファブリックのク
ロック周波数は、
26.5 MHｚ（1062.5/40 =
26.5625）です。
入力周波数を 106.25 MHz に
設定します。
Stratix IV Device Handbook Volume 2
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
インスタンス 1
ALTGX_RECONFIG 設定
Reconfiguration settings 画
面の What is the number of
channels controlled by the
reconfig controller?
オプション
この設定について詳しくは、
5–34 ページの
「ALTGX_RECONFIG インスタ
ンスで制御されるチャネルの
総数」を参照してください。
■
最上位論理チャネル・アド
レス（1）を決定します。
■
それを次の 4 の倍数に丸め
ます。
■
このオプションを 4 に設定
します。
Reconfiguration Settings
画面の Data Rate Division in
TX オプション
■
このオプションを
イネーブルにします。
■
これによって、
rate_switch_ctrl
[1:0] 入力信号が作成され
ます。
■
5–63 ページの表 5–25 を参
照して、rate_switch_
ctrl [1:0] ポートの値を
設定します。
■
このオプションを選択する
と、オプションで
rate_switch_out
[1:0] 出力信号をイネーブ
ルできます。
■
詳細は、rate_switch_
ctrl [1:0] 設定のそれぞ
れの値を示した 5–34 ペー
ジの「ALTGX_RECONFIG
インスタンスで制御される
チャネルの総数」を参照し
てください。
■
rate_switch_ctrl
[1:0] 信号は、送信側の
データ・レートを分周する
ためにだけ使用します。
送信側と受信側の両方の
データ・レートを分周する
には、.mif ベースの
アプローチが必要です。
rate_switch_out ポートを
使用して、Error checks/Data
rate switch 画面の現在のデー
タ・レート分周オプションを
読み出します。
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–123
表 5–36. 例 4 の TX ダイナミック・リコンフィギュレーション・モードでのデータ・レート分周 ( ２ / ２ )
ALTGX の設定とインスタンス
ALTGX インスタンス 1
（Basic 機能モード、
Receiver and Transmitter 動
作モード）
ALTGX 設定
ALTGX_RECONFIG の設定とインスタンス
ALTGX_RECONFIG
インスタンス 1
ALTGX_RECONFIG 設定
Reconfig 画面の What is the
starting channel number? オ
プション（詳細は、5–34 ペー
ジの「ALTGX_RECONFIG イ
ンスタンスで制御されるチャ
ネルの総数」を参照してくだ
さい）。
■
このオプションを 0 に
設定します。
■
第 1 ∼ 2 チャネルの論理
チャネル・アドレスは、
それぞれ 0 と 1 です。
reconfig_fromgxb1 出力
■
reconfig_fromgxb 入力
reconfig_fromgxb1 は
17 ビット幅（1*17）です。
■
reconfig_fromgxb1
[16:0] を、
ALTGX_RECONFIG イン
スタンスの reconfig_
fromgxb [16:0] 入力に
接続します。
logical_channel_address
[1:0] ポート
■
このポートは制御される
チャネル数が複数なので、
自動的にイネーブルされま
す。
■
この logical_channel_
address [1:0] ポートで
リコンフィギュレーション
するチャネルを指定しま
す。
■
reconfig_fromgxb は 17
ビット幅です（1*17、4 本
の通常のトランシーバ・
チャネルを 1 つのトラン
シーバ・ブロックに論理的
に適合させることができま
す）
。
■
reconfig_fromgxb
[16:0] を、ALTGX インス
タンスの reconfig_
fromgxb1 [16:0] 出力に
接続します。
reconfig_togxb [3:0]
入力
reconfig_togxb[3:0] 信号 reconfig_togxb [3:0]
を、ALTGX インスタンス 1 と 出力
ALTGX_RECONFIG インスタ
ンス 1 の間に接続します。
reconfig_togxb[3:0] 信号
を、ALTGX インスタンス 1 と
ALTGX_RECONFIG インスタ
ンス 1 の間に接続します。
Reconfig 画面の Channel
and Transmitter PLL
Reconfiguration オプション
■
Error checks/Data rate
switch 画面の Use the
‘rx_tx_duplex_sel’port to
■ この設定は、
enable RX only, TX only, or
ALTGX_RECONFIG
インスタンスが、トランス duplex configuration
ミッタ・チャネルのローカ オプション
ル・ディバイダ値をダイナ
ミックに変更できるように
するために必要です。
この設定はオプションで、
Data Rate Division in TX
モードでは必須ではありませ
ん。
このオプションを
イネーブルにします。
1
代替基準クロックは、使用されるクロック・ソースが 1 つなので不要です。また、すべてのデー
タ・レートは 106.25 MHｚ クロックから派生させることができます。
1
ALTGX_RECONFIG インスタンス・コントロール・ロジック、リセット・コントロール・ロ
ジック、およびデータ・パスを処理する FPGA ファブリック・ロジックを作成します。トラン
シーバ・リセットについて詳しくは、5–132 ページの「ALTGX_RECONFIG MegaWizard Plug-In
Manager でのエラー表示」を参照してください。
例 5: Transmitter Only コンフィギュレーションの ALTGX インスタンスの CMU PLL
Reconfiguration モード
以下のシナリオを検討してみましょう。
© 2009 年 3 月
■
このデザインでは、4 つの Transmitter onlyALTGX インスタンスが同じトランシーバ・ブ
ロックに配置されています。
■
4 つのインスタンスはすべて、Basic 機能モード、2.5 Gbps データ・レートでコンフィギュ
レーションされています。
■
4 本のチャネルはすべて CMU0 PLL をリッスンできます。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–124
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
■
CMU0 PLL で使用される入力基準クロックは 100 MHｚ です。
■
4本のチャネルをすべて同時に2 Gbpsにリコンフィギュレーションしたいと考えています。
図 5–57 に、このシナリオのダイナミック・リコンフィギュレーションの実行前と実行後の図を
示します。
図 5–57. CMU PLL リコンフィギュレーションの実行前と実行後の例
CMU Channels
refclk0
100 MHz
refclk1
125 MHz
clock
mux
2 Gbps
CMU0 PLL
TX only CHANNEL 1
Logical
TX PLL
select
clock
mux
Local
Divider
6.25 Gbps
digital+analog logic
2.5 Gbps
CMU1 PLL
TX only CHANNEL 2
Logical
TX PLL
select
Local
Divider
6.25 Gbps
digital+analog logic
TX only CHANNEL 3
Logical
TX PLL
select
Local
Divider
6.25 Gbps
digital+analog logic
TX only CHANNEL 4
Logical
TX PLL
select
Local
Divider
6.25 Gbps
digital+analog logic
Blocks reconfigured using CMU PLL Reconfiguration mode
CMU0 PLL を一度リコンフィギュレーションして 2 Gbps で動作させると、これを達成できま
す。この後、この CMU0 PLL をリッスンする 4 本のチャネルすべての送信データ・レートが
変更されます。
.mif の生成をイネーブルする必要があります。表 5–37 に示す設定を変更し、.mif に保存します。
表 5–37. CMU PLL のリコンフィギュレーション・シナリオ ( １ / ２ )
ALTGX インスタンス
ALTGX 設定
What is the effective data rate?
オプション
Stratix IV Device Handbook Volume 2
ALTGX_RECONFIG インスタンス
4 つの TX Only
インスタンス
ALTGX_RECONFIG
設定
ALTGX_RECONFIG
インスタンス
2000 Gbps
Channel and TX PLL
select/reconfig
オプション
イネーブル
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–125
表 5–37. CMU PLL のリコンフィギュレーション・シナリオ ( ２ / ２ )
ALTGX インスタンス
ALTGX_RECONFIG インスタンス
4 つの TX Only
インスタンス
ALTGX 設定
Enable Channel and
Transmitter PLL
Reconfiguration オプション
イネーブル
Enable Channel and
Transmitter PLL
Reconfiguration オプション
イネーブル
What is the main transmitter
PLL reference index?
オプション
1
How many input clocks?
オプション
2
What is the selected input
clock source for the
Transmitter PLL and Receiver
PLL? オプション
1
What is clock 0 input
frequency? オプション
ALTGX_RECONFIG
設定
ALTGX_RECONFIG
インスタンス
Use
‘reconfig_address_en’
オプション
イネーブル
125 MHz
.mif を生成した後で、5–104 ページの「CMU PLL Reconfiguration の動作」に示すステップに
従ってすべての語句を記述します。
例 6: GIGE コンフィギュレーションと SONET/SDH OC48 コンフィギュレーション間の
トランシーバ・チャネルのダイナミック・リコンフィギュレーション
データ・パス、クロッキング、FPGA ファブリック - トランシーバ・インタフェース幅などの
ALTGX MegaWizard Plug-In Manager の設定は、GIGE コンフィギュレーションと
SONET/SDH OC48 コンフィギュレーションでは異なります。2 つのコンフィギュレーション
の違いを、表 5–37 に示します。
表 5–38. GIGE と SONET/SDH OC48 の違い
番号
1
© 2009 年 3 月
機能ブロック
GIGE
SONET/SDH OC48
FPGA ファブリック - トラン
シーバ・インタフェース幅
8
16
2
8B/10B イネーブル
使用可
使用不可
3
レート・マッチャ・
イネーブル
使用可
使用不可
4
バイト・オーダリング・
ブロック・イネーブル
使用不可
使用可
5
受信出力データの同期に
使用されるクロック
（tx_dataout）
tx_clkout
（レート・マッチャが
使用されるため）
rx_clkout
6
データ・レート
1.25 Gbps
2.488 Gbps
7
許容入力基準クロック周波数
62.5 MHz
125 MHz
77.76 MHz
155.52 MHz
311.04 MHz
622.08 MHz
8
PCS-PMA インタフェース幅
10
（データが 8B/10B で
エンコードされるため）
8
Altera Corporation
Stratix IV Device Handbook Volume 2
5–126
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
これらの差異に基づいて、ALTGX MegaWizard Plug-In Manager のパラメータの選択、および
2 つのコンフィギュレーション間でトランシーバ・チャネルをダイナミックにリコンフィギュ
レーションするために必要な FPGA ユーザー・ロジックが決定されます。図 5–58 に、チャネ
ル・リコンフィギュレーションの実行に必要な機能ブロックを示します。
図 5–58. GIGE および SONET/SDH OC48 コンフィギュレーションのダイナミック・リコンフィギュレーション
User Logic in the FPGA fabric
Transceiver Instances
User logic for GIGE and
SONET/SDH datapath
Reset Control Logic
ALTGX
Instance
Memory 1
containing
the GIGE
.mif
Memory 2
containing
the
SONET/
SDH .mif
User control logic to
control the
ALTGX_RECONFIG
instance
Dynamic
Reconfiguration
Controller
(ALTGX_RECONFIG)
機能ブロックは 4 つのセクションに分けて説明します。各セクションの内容は以下のとおりで
す。
■
セ ク シ ョ ン I — ALTGX イ ン ス タ ン ス を コ ン フ ィ ギ ュ レ ー シ ョ ン し て、GIGE お よ び
SONET/SDH OC48 コンフィギュレーション向けに .mif を生成するステップを示します。
また、ALTGX_RECONFIG インスタンスを作成するステップも示します。
■
セクション II — ALTGX_RECONFIG コントローラのユーザー・コントロール・ロジックを
セットアップします。
■
セクション III — GIGE および SONET/SDH データを処理するロジックについて説明しま
す。このロジックは、
（表 5–37 に示す）2 つのコンフィギュレーション間のインタフェース
幅とクロッキングの違いのために必要です。
■
セクション IV — トランシーバ・チャネルおよびシステムのリセットを制御するユーザー・
コントロール・ロジックのリセット方法について説明します。
セクション I — .mif を生成する ALTGX インスタンスのコンフィギュレーション
以下のステップに従って、GIGE および SONET/SDH OC48 コンフィギュレーション向けに
.mif を生成します。
1. GIGE コンフィギュレーションに必要な設定で、ALTGX MegaWizard Plug-In Manager を
セットアップします。GIGE コンフィギュレーションの ALTGX インスタンスを生成します。
このインスタンスに”GIGE_GXB”という名前を付けます。表 5–39 では、GIGE_GBX イン
スタンスで設定するさまざまなオプションを説明しています。
2. GIGE ＿ GXB インスタンスを制御する ALTGX_RECONFIG インスタンスを生成します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–127
3. トップレベルのデザインを GIGE_GXB インスタンスでのみ作成します。.mif を生成する
Quartus II 設定をイネーブルします。GIGE コンフィギュレーションの .mif を生成します。
トップレベル・デザインをコンパイルします。Quartus II ソフトウェアが GIGE コンフィ
ギュレーションの .mif を生成します。GIGE_GXB.mif には、希望の GIGE コンフィギュ
レーション設定が含まれています。
4. SONET/SDH OC48 コンフィギュレーションに対する希望の設定で、ALTGX インスタンス
を変更します。このインスタンスに、”SONET_GXB”という名前を付けます。
5. トップレベルのデザインを SONET_GXB インスタンスでのみ作成します。.mif を生成する
Quartus II 設 定 を イネーブルします。トップレベル・デザインをコンパイルします。
Quartus II ソフトウェアが SONET/SDH OC48 コンフィギュレーション用の .mif を生成し
ます。SONET_GXB.mif には、希望の SONET/SDH コンフィギュレーション設定が含まれ
ています。
6. 2 つのメモリ・エレメントを .mif の内容で初期化し、ALTGX_RECONFIG インスタンスで
使用する適切な .mif を選択するユーザー・ロジックを作成します。
表 5–39 に、GIGE コンフィギュレーションの 1 つの通常のトランシーバ・チャネルに対する
ALTGX インスタンスの設定を示します。
表 5–39. ステップ 1: GIGE コンフィギュレーションの ALTGX インスタンスの生成 ( １ / ２ )
ALTGX MegaWizard Plug-In
Manager のオプション
設定
General 画面
Which protocol will you be using?
オプション
プロトコルを GIGE コンフィギュレーションに設定します。
PLL/Ports 画面
Optional Ports セクションで、
以下を実行します。
以下のコントロール信号とステータス信号を選択します。
■ rx_digitalreset
■
tx_digitalreset
■
rx_analogreset
■
rx_pll_locked
■
rx_freqlocked
その他の必要なステータス信号を追加します（ALTGX 信号とそ
の機能のリストについては、
「Stratix IV デバイス・ハンドブック
Volume 2」の「Stratix IV トランシーバ・アーキテクチャ」
の章の「トランシーバ・ポート・リスト」を参照してくださ
い）
。
Reconfig 画面
© 2009 年 3 月
Analog controls (VOD,
Pre-emphasis, and Manual
Equalization) オプション
トランシーバ PMA コントロールを制御する必要がある場合、
Analog PMA controls を選択します。PMA コントロールについ
て詳しくは、5–50 ページの「PMA コントロールのリコンフィ
ギュレーション」を参照してください。
Enable Channel and Transmitter
PLL Reconfiguration オプション
トランシーバ・チャネルを GIGE コンフィギュレーションから
SONET/SDH OC48 コンフィギュレーションにリコンフィギュ
レーションする必要があるため、このオプションを選択します。
Channel Interface オプション
このオプションを選択すると、コントロール信号とデータ信号
で構成されるデータ・インタフェース信号 tx_datainfull
[43:0] および rx_dataoutfull[63:0] が作成されます。
この選択が必要なのは、FPGA ファブリック - トランシーバ・
インタフェースが GIGE コンフィギュレーションの場合と
SONET/SDH コンフィギュレーションの場合では異なるためで
す（5–125 ページの表 5–38 の 8 行目を参照）。
tx_datainfull[43:0] と rx_datainfull[63:0] の個々の
ビットについては、5–88 ページの表 5–29 と 5–91 ページの
表 5–30 で説明しています。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–128
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
表 5–39. ステップ 1: GIGE コンフィギュレーションの ALTGX インスタンスの生成 ( ２ / ２ )
ALTGX MegaWizard Plug-In
Manager のオプション
設定
Use alternate Transmitter PLL
オプション
このオプションを選択すると、SONET/SDH OC48 コンフィ
ギュレーションの 2 番目の PLL がイネーブルされます。2 番目
の PLL が必要なのは、GIGE と SONET/SDH OC48 のコンフィ
ギュレーション間で要求される入力クロック周波数とデータ・
レートが異なるためです（5–125 ページの表 5–38 の 6 行目と 7
行目を参照）
What is the protocol to be
reconfigured to? オプション
このオプションを SONET/SDH に設定します。
What is the subprotocol to be
reconfigured to? オプション
sub protocol を OC48 に設定します。
What is the input clock
frequency? オプションおよび
What is the alternate Transmitter
PLL bandwidth mode? オプション
要件に基づいて、input clock frequency オプションと
alternate transmitter PLL bandwidth mode オプションを選択
します。SONET/SDH OC48 に対する許容基準クロック入力周
波数は、5–125 ページの表 5–38 の 7 行目に規定されています。
What is the alternate transmitter
PLL logical reference index?
オプション
論理基準インデックス・オプションの場合は、1 または 0 を
選択します。Quartus II ソフトウェアは、論理基準インデックス
を使用して、SONET/SDH OC48 プロトコルにコンフィギュ
レーションされたときの送信チャネルおよび受信チャネルの
PLL クロック出力を選択します。MUX 値は、GIGE モードと
SONET/SDH OC48 モードで異なる値を選択する必要がありま
す。
例えば、SONET/SDH OC48 コンフィギュレーションに論理
基準インデックス 1 を選択した場合、GIGE コンフィギュレー
ションには 0 を選択する必要があります。2 つのコンフィギュ
レーションに同じ値を選択した場合、リコンフィギュレーショ
ン後のトランシーバ動作は予測不能になります。
Reconfig 2 画面
How should the receivers be
clocked? オプション
Use the respective channel core clocks オプションを選択し
ます。このオプションを選択すると、rx_clkout ポートが作成
されます。このオプションを選択するのは、2 つのモードでク
ロッキングが異なるためです（5–125 ページの表 5–38 の 5 行
目）
。FPGA ファブリックのロジックは、ALTGX インスタンス
のレシーバ出力を、SONET/SDH モードでは rx_clkout で、
GIGE モードでは tx_clkout でクロックできます。
How should the transmitters be
clocked? オプション
任意のオプションを選択します。この例では、トランシーバ・
ブロックでのチャネル・リコンフィギュレーションが 1 つと
想定しているため、上記オプションの違いはありません。
ただし、チャネル・リコンフィギュレーションに使用される
チャネル数が複数の場合、アルテラではトランスミッタ・
オプション間で 1 つのトランスミッタ・コア・クロックを共有
し、クロック配線リソースを節約することを推奨しています。
Check a control box to use the
corresponding control port:
オプション
このオプションの信号は要件に基づいて選択します。このタブ
の信号は、Reconfig 画面で Channel interface オプションが
イネーブルされている場合にのみ選択できます。この例では、
SONET/SDH OC48 コンフィギュレーションに必要なので、
rx_byteorderalignstatus 信号と rx_a1a2sizeout 信号を
選択します。
一部の信号は、意図したモードでのみ有意です。例えば、
rx_byteorderalignstatus 信号は SONET/SDH OC48
コンフィギュレーションでのみ意味があります。FPGA
ファブリックのロジックでは、これらの信号を GIGE
コンフィギュレーションに使用しません。
プロトコル固有の ALTGX インタフェース信号について詳しく
は、
「Stratix IV デバイス・ハンドブック Volume 2」の
「Stratix IV トランシーバ・アーキテクチャ」の章の「トラン
シーバ・ポート・リスト」を参照してください。
以降の画面で、必要な信号を選択し、MegaWizard Plug-In Manager のインスタンス化を実行します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–129
ステップ 2 — GIGE コンフィギュレーションの ALTGX_RECONFIG インスタンスの作成
1. What is number of channels controlled by the reconfig controller? オプションを 1 に設定
します。
2. Analog controls を選択し、必要に応じて PMA の値を変更します。
3. Channel reconfiguration with TX PLL select/reconfig オプションを選択します。この選択
はチャネル・リコンフィギュレーションを実行するのに必要です。
4. screen 1 で Analog controls オプションが選択されている場合、ライト・コントロールおよ
びリード・コントロール・オプションで必要な信号を選択します。
1
ライト・コントロールおよびリード・コントロール信号について詳しくは、
「Stratix IV デバイス・ハンドブック Volume 3」の「ALTGX_RECONFIG メガファ
ンクション・ユーザー・ガイド」の章を参照してください。
5. ALTGX_RECONFIG MegaWizard Plug-In Manager のインスタンス化を実行します。
ステップ 3 — トップレベル・デザインの作成と GIGE コンフィギュレーションのための .mif
の生成
ALTGX インスタンスのクロック入力接続を、以下に示します。クロック・ソースは、以下の
クロック入力に供給する必要があります。
■
GIGE コンフィギュレーション — pll_inclk 入力および rx_cruclk 入力
■
SONET/SDH OC48コンフィギュレーション — pll_inclk_alt入力およびrx_cruclk_
alt 入力
1. GIGE は ALTGX MegaWizard Plug-In Manager の最初のページで選択したプロトコル・モー
ドなので、Quartus II ソフトウェアでは GIGE クロック・ソースを pll_inclk 入力と
rx_cruclk 入力に接続する必要があります。
2. ALTGX インスタンスの cal_blk_clk 入力をクロック・ソースに接続します。
1
cal_blk_clk 信号の要件については、
「Stratix IV デバイス・ハンドブック Volume 2」
の「Stratix IV GX トランシーバ・アーキテクチャ」の章の「トランシーバ・ポート・
リスト」を参照してください。
3. tx_dataout ポートと rx_datain ポートを、トップレベル・モジュールに接続します。
この接続は Quartus II ソフトウェアが正常にコンパイルするのに必要です。.mif を生成す
るのに、ALTGX インスタンスの他の入力ポートと出力ポートの接続は必須ではありませ
ん。
4. クロック・ポート（pll_inclk,rx_cruclk,pll_inclk_alt, と rx_cruclk_alt）に
ピンを割り当てます。ALTGX インスタンスの tx_dataout ポートと rx_datain ポート
にピン・アサインメントが行われていない場合、Quartus II ソフトウェアは自動的にこれら
のポートのピンを選択し、.mif にインスタンス名を付けます。.mif は、どの物理トランシー
バ・チャネルでもリコンフィギュレーションの実行に使用できます。
デザインをコンパイルした後、Quartus II ソフトウェアはプロジェクト・ディレクトリ内の
reconfig_mif フォルダに .mif を作成します。.mif をコピーし、別のフォルダに保存します。別
のフォルダに保存しないと、SONET/SDH コンフィギュレーションで新規に生成される .mif
によって、現在の .mif が上書きされます。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–130
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
ステップ 4 — SONET/SDH OC48 コンフィギュレーション用の ALTGX インスタンスの変更
1. SONET/SDH OC48 コンフィギュレーション用の .mif を作成するには、GIGE コンフィギュ
レーション用に作成した既存の ALTGX インスタンスを変更するか、SONET コンフィギュ
レーション用に新しいインスタンスを作成します。ただし、RTL または回路図の大幅な変
更が必要ないため、前者の方法の方が簡単です。
2. 既存の ALTGX インスタンスを開きます。Which protocol you will be using? オプションを
選択し、SONET/SDH に設定します。sub protocol オプションを OC48 に設定します。
GIGE モードに選択した他のすべての信号は、変更する必要はありません。
3. Reconfig 画面で、Channel Interface オプションと alternate reference clock オプションを
選択します。protocol セクションで、GIGE を選択します。General 画面で、GIGE インス
タンスに選択したのと同じ入力クロック周波数を選択します。
4. logical reference clock index オプションの場合、GIGE インスタンスに選択した値の補数
を選択します。
5. インスタンス化を終了します。
ステップ 5 — SONET/SDH OC48 コンフィギュレーション用の .mif の生成
1. デザインをコンパイルする前に、RTL または回路図で、pll_inclk と rx_cruclk を
SONET/SDH OC48 クロックを供給するクロック・ソースに接続します。同様に、pll_
inclk_alt と rx_cruclk_alt を GIGE クロックを供給するクロック・ソースに接続しま
す。
Quartus II ソフトウェアは、新しい .mif を /reconfig_mif ディレクトリに生成します。
ステップ 6 — .mif の内容による 2 つのメモリ・エレメントの初期化と、.mif を選択し
ALTGX_RECONFIG インスタンスをコントロールするロジックの作成
1. .mif のサイズに一致する 2 つのメモリ・エレメントを作成します。これらのメモリ・エレ
メントは、Stratix IV GX デバイスの内部または外部の RAM/ROM です。これらの各メモ
リ・エレメントに 2 つの .mifs を割り当てます。
セクション II — ダイナミック・リコンフィギュレーション・コントローラの
ロジックの制御
コントロール・ロジック・ブロックは、以下の機能を実行するために必要です。
■
チャネルを GIGE または SONET/SDH コンフィギュレーションにコンフィギュレーション
するためのメモリを選択します。
■
リコンフィギュレーション・モード（PMA コントロール・リコンフィギュレーション・モー
ドまたは Channel and CMU PLL リコンフィギュレーション・モード）を制御します。
■
ビジー信号およびデータ有効信号に基づいて、ALTGX_RECONFIG インスタンスのリード
信号とライト信号を制御します。
セクション III — GIGE および SONET/SDH OC48 データパスのロジックと
クロッキング
ALTGX MegaWizard Plug-In Managerでは、
tx_datainfull[43:0]とrx_dataoutfull[63:0]
を作成したチャネル・インタフェースが選択されています。さらに、rx_byteorderalignstatus
信号と rx_a1a2size 信号が選択されています。FPGA ファブリックは、トランシーバ・チャネルが
GIGE と SONET/SDH OC48 のどちらのコンフィギュレーションでコンフィギュレーションされてい
るかに基づいて、これらの信号の一部を選択的に使用します。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
デザイン例 : ダイナミック・リコンフィギュレーション・コントローラ（ALTGX_RECONFIG）
5–131
表 5–40 は、GIGEとSONET/SDH OC48コンフィギュレーション用のtx_datainfull[43:0]
信号と rx_dataoutfull[63:0] 信号を説明しています。
表 5–40. FPGA ファブリック - トランシーバ・インタフェース信号 — GIGE および SONET/
SDH OC48 コンフィギュレーション
信号名
説明
GIGE コンフィギュレーション
tx_datainfull[7:0]
トランシーバ・チャネルへの 8 ビット非エンコード・データ入力
tx_datainfull[8]
tx_ctrlenable（コントロール信号 K/D）
rx_dataoutfull[7:0]
トランシーバ・チャネルからの 8 ビット非エンコード・データ出力
rx_dataoutfull[8]
rx_ctrldetect（コントロール信号 K/D）
rx_dataoutfull[9]
rx_errdetect
rx_dataoutfull[10]
rx_syncstatus
rx_dataoutfull[11]
rx_disperr
rx_dataoutfull[12]
rx_patterndetect
SONET/SDH OC48 コンフィギュレーション
tx_datainfull[7:0]
トランシーバ・チャネルへの LSB データ入力
tx_datainfull[29:22]
トランシーバ・チャネルへの MSB データ入力
rx_dataoutfull[7:0]
トランシーバ・チャネルからの LSB データ出力
rx_dataoutfull[29:22]
トランシーバ・チャネルからの MSB データ出力
rx_dataoutfull[10],
rx_dataoutfull[42]
rx_syncstatus[1:0]
rx_dataoutfull[12],
rx_dataoutfull[44]
rx_patterndetect[1:0]
クロック
送信側では、SONET/SDH OC48 と GIGE コンフィギュレーションの FPGA ファブリック・
ユーザー・ロジックは、tx_clkout 信号に同期したデータを送信します。したがって、送信
側のクロックはどのモードでも同じです。
受信側では、GEGE コンフィギュレーションの ALTGX インスタンスからのデータ信号とステー
タ ス 信 号 は、レ ー ト・マッチングが使用されるため、tx_clkout
に同期してい ます。
SONET/SDH OC48 コンフィギュレーションの場合、信号は rx_clkout に同期します。した
がって、FPGA ファブリックのユーザー・ロジックには 2 つの機能プロトコル固有のロジック・
ブロックがあり、GIGE および SONET/SDH OC48 コンフィギュレーション用データが処理さ
れます。コンフィギュレーションされたプロトコル・モードに基づいて、受信側のロジックは
適切なデータ・パスを選択します。
セクション IV - リセット・コンロール・ロジック
チャネル・コンフィギュレーション・プロセスの実行中および実行後は、チャネル・リコンフィ
ギュレーションのリセット・コントロール・シーケンスに従う必要があります。また、トラン
シーバ・チャネルをリセットする場合、リセット・コントロール・ロジックで FPGA ファブ
リックのデータ・パスをリセットし、リコンフィギュレーション・プロセス中に受信したエ
ラー・データをクリアする必要があります。
f 詳細については、
「Stratix IV デバイス・ハンドブック Volume 2」の「リセット・コントロール
およびパワーダウン」の章を参照してください。
1
© 2009 年 3 月
PMA コントロール専用コンフィギュレーション（VOD の変更、イコライゼーション、DC ゲイ
ン、プリエンファシスなど）の場合、FPGA ファブリックのトランシーバ・チャネルまたはデー
タパスはリコンフィギュレーション後にリセットは必要ありません。リセットが必要なのは、
チャネル・リコンフィギュレーションまたはレート・スイッチの場合のみです。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–132
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ALTGX_RECONFIG MegaWizard Plug-In Manager でのエラー表示
シミュレーション
チャネル・リコンフィギュレーションをシミュレーションするのに、シミュレーション・ツー
ルによっては、.ram または 16 進（Intel フォーマット）
（.hex）ファイルでしかメモリを初期化
できないものがあります。生成された .mif を .hex ファイルに変換するには、Quartus II ソフ
トウェアで .mif を開き、それを .hex ファイルとして保存します。メモリ・エレメントを .hex
ファイルで初期化し、デザインをシミュレーションします。
ALTGX_RECONFIG MegaWizard Plug-In Manager でのエラー表示
ALTGX_RECONFIG MegaWizard Plug-In Manager は、Error checks/data rate switch 画面で
Enable illegal mode checking オプションまたは Enable self recovery オプションを選択してい
る場合は、error ステータス信号を出力します。error 信号は以下の条件でアサートされます。
■
Enable illegal mode checking オプション — このオプションを選択した場合、ダイナミッ
ク・リコンフィギュレーション・コントローラは、試行した動作が以下のいずれかに分類
されるかどうかをチェックします。ダイナミック・リコンフィギュレーション・コントロー
ラは、これらの条件を 2 reconfig_clk サイクル以内に検出し、busy 信号をデアサート
して、error 信号を 2 reconfig_clk サイクルの間アサートします。
■
PMA コントロール、リード動作 — ALTGX_RECONFIG インスタンスでは出力ポート
（rx_eqctrl_out、rx_eqdcgain_out、tx_vodctrl_out、tx_preemp_0t_out、
tx_preemp_1t_out、および tx_preemp_2t_out）はどれも選択されません。read
信号がアサートされます。
■
PMA コントロール、ライト動作 — ALTGX_RECONFIG インスタンスでは入力ポート
（rx_eqctrl、rx_eqdcgain、tx_vodctrl、tx_preemp_0t、tx_preemp_1t、お
よび tx_preemp_2t）はどれも選択されません。write_all 信号がアサートされます。
■
Enable self recovery オプション — このオプションを選択すると、動作が予定時間内に完了
しなかった場合、コントローラは自動的に回復します。コントローラが自動リカバリを実
行するたびに、error 信号が High にドライブされます。
■
TX Data Rate Switch using Local Divider-read operation オプション - リード・トランザク
ションは以下の 2 つのダイナミック・リコンフィギュレーション・モードの場合にのみ有
効です。
■
■
■
■
PMA controls reconfiguration mode モード
■
TX Data Rate switch using Local Divider モード
TX Data Rate Switch using Local Divider-write operation with unsupported value オプ
ション :
■
rate_switch_ctrl[1:0] 入力ポートは 11 に設定されます。
■
reconfig_mode_sel[2:0]入力ポートは4に設定されます（Reconfiguration settings
画面で他のリコンフィギュレーション・モード・オプションが選択されている場合）。
■
write_all がアサートされます。
TX Data Rate Switch using Local Divider-write operation without input port オプション :
■
rate_switch_ctrl[1:0] 入力ポートは使用されません。
■
reconfig_mode_sel[2:0]ポートは4に設定されます（Reconfiguration settings画面
で他のリコンフィギュレーション・モード・オプションが選択されている場合）。
■
write_all がアサートされます。
TX Data Rate Switch using Local Divider-read operation without output port オプション :
■
rate_switch_out[1:0] 出力ポートは使用されません。
■
reconfig_mode_sel[2:0]ポートは4に設定されます（Reconfiguration settings画面
で他のリコンフィギュレーション・モード・オプションが選択されている場合）。
■
read がアサートされます。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをイネーブルにした トランシーバ・チャネルの結合
■
5–133
Channel and/or TX PLL reconfiguration-read operation オプション :
■
reconfig_mode_sel[2:0] 入力ポートは、1、4、5 または 6 に設定されます。
■
read 信号がアサートされます。
ダイナミック・リコンフィギュレーションをイネーブルにした
トランシーバ・チャネルの結合
トランシーバ・チャネルを同じ物理トランシーバ・ブロックにパックすることを「結合」と呼
びます。チャネルの tx_dataout ピンと rx_datain ピンを同じトランシーバ・ブロックに割
り当てることによって、デザインのトランシーバ・チャネルを同じ物理トランシーバ・ブロッ
クに結合します。
また、Quartus II ソフトウェアでは、以下の項で説明するのと同じ要件に基づいて、複数のチャ
ネルを同じ物理トランシーバ・ブロックに結合することもできます。
必要条件
ダイナミック・リコンフィギュレーションをイネーブルした場合、Quartus II ソフトウェアは
複数のトランシーバ・チャネルを同じ物理トランシーバ・ブロックに結合するための特定の要
件を考慮します。
1
■
同じトランシーバ・ブロックに結合するすべてのチャネルが、ALTGX MegaWizard Plug-In
Manager の Reconfig 画面で同じオプションをイネーブルしている必要があります。例え
ば、あるチャネルに対して、ALTGX MegaWizard Plug-In Manager の Reconfig 画面で
Analog controls (VOD, Pre-emphasis, and Manual Equalization) オプションをイネーブル
している場合、結合する他のすべてのチャネルについても同じオプションをイネーブルす
る必要があります。
■
すべてのチャネルを、同じ ALTGX_RECONFIG（ダイナミック・リコンフィギュレーショ
ン・コントローラ）インスタンスで制御する必要があります。複数の ALTGX_RECONFIG
インスタンスに接続されたトランシーバ・チャネルは、同じ機能モードおよびデータ・レー
トにコンフィギュレーションされている場合でも、同じ物理トランシーバ・ブロックに結
合することはできません。
トランシーバ・チャネルを同じトランシーバ・ブロックに結合するには、上記の 2 つの制約が必
須条件となります。
f ALTGX インスタンスを同じトランシーバ・ブロック内またはデバイスの同じ側のトランシー
バ・ブロックに結合するためのその他の要件については、「Stratix IV デバイス・ハンドブック
Volume 2」の「複数のプロトコルおよびデータ・レートのコンフィギュレーション」の章を参
照してください。
Transmitter Only インスタンスと Receiver Only インスタンスの結合
同じトランシーバ・ブロックのある Receiver only インスタンスと別の Transmitter only イン
スタンスを結合するとしましょう。
© 2009 年 3 月
■
Receiver only インスタンスは、オフセット・キャンセレーション・コントロールを ALTGX_
RECONFIG インスタンスから制御する必要があります。
■
Receiver only インスタンスと別の Transmitter only インスタンスを同じトランシーバ・ブ
ロックに結合する場合、同じ ALTGX_RECONFIG インスタンスを使用して、Transmitter
only インスタンスを制御する必要があります。
■
Transmitter only インスタンスと Receiver only インスタンスの両方について、ALTGX
MegaWizard Plug-In Manager の Reconfig 画面で同じオプションをイネーブルする必要が
あります。
Altera Corporation
Stratix IV Device Handbook Volume 2
5–134
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーションをイネーブルにした トランシーバ・チャネルの結合
1
独立したTransmitter onlyコンフィギュレーションと独立したReceiver onlyコンフィギュレー
ションには制約があります。トランスミッタまたはレシーバのいずれかがリコンフィギュレー
ションされる場合でも、トランスミッタとレシーバの両方でリセット・シーケンスを実行する
必要があります。
Channel and CMU PLL Reconfiguration モードがイネーブルされたトランシーバ・
チャネルの同一トランシーバ・ブロックへの併合
Quartus II ソフトウェアでは、Channel and CMU PLL reconfiguration オプションをイネーブ
ルしている場合、同じトランシーバ・バンクに割り当てられたすべてのチャネルに対して、以
下のアサインメント・エディタ設定を行う必要があります。
■
アサインメント設定 : アサインメント名 – GXB TX PLL リコンフィギュレーション・グルー
プ設定（図 5–59 の図）。
複数のチャネルで Channel and CMU PLL Reconfiguration オプションがイネーブルされてい
るときに、それらのチャネルを tx_dataout ピンのピン・アサインメントを行わずに、別のリ
コンフィギュレーション・グループに割り当てる場合、Quartus II ソフトウェアはこれらのチャ
ネルを自動的に別のトランシーバ・ブロックに割り当てます。Stratix IV GX デバイスを 1 つの
トランシーバ・ブロックで使用する場合、デザインのチャネルに異なる TX PLL reconfig グルー
プ値を割り当てるとデザインをコンパイルできません。
図 5–59. Channel and CMU PLL Reconfiguration に必要なリコンフィギュレーション・グループ設定
このアサインメント設定を理解するために、Channel and CMU PLL Reconfiguration オプショ
ンがイネーブルされた同じトランシーバ・バンクに、2 本の送信チャネルがあると仮定します。
送信出力ピンが tx_dataout_ch0 と tx_dataout_ch1 の場合、表 5–41 と表 5–42 に示すア
サインメントを設定して、デザインをコンパイルします。
表 5–41. tx_dataout_ch0 のリコンフィギュレーション・アサインメント設定
Assignment
Setting
To:
tx_dataout_ch0
Assignment Name:
GXB TX PLL Reconfiguration group setting
Value:
0
表 5–42. tx_dataout_ch1 のリコンフィギュレーション・アサインメント設定
Assignment
Setting
To:
tx_dataout_ch1
Assignment Name:
GXB TX PLL Reconfiguration group setting
Value:
0
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーション期間と FPGA- ファブリック・ リソースの使用率
5–135
2 つのトランスミッタ PLL をリッスンするトランシーバ・チャネルの併合
メインおよび代替トランスミッタ PLL を 1 つずつ持つ Receiver and Transmitter または
Transmitter Only コンフィギュレーション用の ALTGX インスタンスを作成するとしましょう。
同じトランシーバ・バンクに他のチャネルを配置する場合、正しく併合するには、これらのチャ
ネルがメインおよび代替トランスミッタ PLL オプションも持つ必要があります。
例えば、以下のインスタンスを作成する場合を検討しましょう。
■
ALTGXインスタンス1: Receiver and Transmitterコンフィギュレーションを持つ1チャネル
で、メイン・トランスミッタ PLL（論理 tx pll 値を 0 と仮定）を 6.25 Gbps データ・レート
に、代替トランスミッタ PLL を 2.500 Gbps にコンフィギュレーション。
さらに、以下のコンフィギュレーションを持つ別のインスタンスを作成すると仮定します。
■
ALTGXインスタンス2: Receiver and Transmitterコンフィギュレーションを持つ1チャネル
で、1 つのトランスミッタ PLL（論理 tx pll 値を 0 と仮定）のみ 6.25 Gbps にコンフィギュ
レーション。
この場合、ALTGX インスタンス 2 は 1 つのトランスミッタ PLL しかリッスンしないため、
ALTGX インスタンス 1 と ALTGX インスタンス 2 を同じトランシーバ・バンクで併合すること
はできません。2 つのインスタンスを正常に併合するには、代替トランスミッタ PLL を 2.500
Gbps にコンフィギュレーションした ALTGX インスタンス 2 を作成します。
1 つのトランスミッタ PLL をリッスンするトランシーバ・チャネルの併合
1 つのトランスミッタ PLL しか持たない ALTGX インスタンス（Receiver and Transmitter ま
たは Transmitter Only コンフィギュレーション）を作成する場合を検討しましょう。同じトラ
ンシーバ・バンクで異なるデータ・レートをコンフィギュレーションした別の ALTGX インス
タンスを作成する場合、2 つのインスタンス化に対して異なる論理 tx pll 値を指定します。
例えば、同じトランシーバ・バンクで以下のインスタンス化を併合する場合、以下を実行します。
■
ALTGXインスタンス1: Receiver and Transmitterコンフィギュレーションを持つ1チャネル
を 3.125 Gbps データ・レートにコンフィギュレーション。
■
ALTGXインスタンス2: Receiver and Transmitterコンフィギュレーションを持つ1チャネル
を 2.500 Gbps にコンフィギュレーション。ALTGX インスタンス 1 の What is the main
transmitter PLL logical reference index? オプション（Reconfig Clks 画面）を 0 に設定し
た場合、ALTGX インスタンス 2 ではこのオプションを 1 に設定します。Quartus II ソフト
ウェアはこれら 2 本のチャネルに別のトランスミッタ PLL を要求するため、2 つの ALTGX
インスタンスは異なる tx pll 値を持つ必要があります。
ダイナミック・リコンフィギュレーション期間と FPGA- ファブリック・
リソースの使用率
この項では、ダイナミック・リコンフィギュレーションのトランザクションに要する時間と、
異なるリコンフィギュレーション・モードで使用する場合に、ダイナミック・リコンフィギュ
レーション・コントローラで使用される FPGA- ファブリック・リソースについて説明します。
ダイナミック・リコンフィギュレーション期間
ダイナミック・リコンフィギュレーション期間とは、ダイナミック・リコンフィギュレーショ
ン・コントローラがライト・トランザクション、リード・トランザクション、またはレシーバ・
チャネルのオフセット・キャンセレーションを実行するときに busy 信号がアサートされるサ
イクル数のことです。
PMA コントロールのリコンフィギュレーション期間
以下の項では、方法 1 と方法 2 を使用した PMA コントロールのリコンフィギュレーション中
に busy 信号がアサートされる reconfig_clk クロック・サイクル数の推定値を説明します。
詳細は、5–51 ページの「PMA コントロールのダイナミック・リコンフィギュレーション」を
参照してください。
© 2009 年 3 月
Altera Corporation
Stratix IV Device Handbook Volume 2
5–136
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーション期間と FPGA- ファブリック・ リソースの使用率
方法 1 を使用した場合の PMA コントロール・リコンフィギュレーション期間
方法 1 では logical_channel_address ポートを使用します。ライト・トランザクションお
よびリード・トランザクション期間は、以下のとおりです。
ライト・トランザクション期間
以 下 の PMA コ ン ト ロ ー ル に 値 を 書 き 込 む 場 合、以 下 の 各 コ ン ト ロ ー ル に 対 し て、
260reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。
■
tx_preemp_1t (pre-emphasis control first post-tap)
■
tx_vodctrl (voltage output differential)
■
rx_eqctrl (equalizer control)
■
rx_eqdcgain (equalizer DC gain)
以 下 の PMA コ ン ト ロ ー ル に 値 を 書 き 込 む 場 合、以 下 の 各 コ ン ト ロ ー ル に 対 し て、
520reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。
■
tx_preemp_0t (pre-emphasis control pre-tap)
■
tx_preemp_2t (pre-emphasis control second post-tap)
リード・トランザクション期間
以下の PMA コントロールの既存の値を読み出す場合、以下の各コントロールに対して、
130reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。この場合、busy
信号が Low になると、data_valid 信号がアサートされます。
■
tx_preemp_1t_out (pre-emphasis control first post-tap)
■
tx_vodctrl_out (voltage output differential)
■
rx_eqctrl_out (equalizer control)
■
rx_eqdcgain_out (equalizer DC gain)
以下の PMA コントロールの既存の値を読み出す場合、以下の各コントロールに対して、
260reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。この場合、busy
信号が Low になると、data_valid 信号がアサートされます。
■
tx_preemp_0t_out (pre-emphasis control pre-tap)
■
tx_preemp_2t_out (pre-emphasis control second post-tap)
方法 2 を使用した場合の PMA コントロールのリコンフィギュレーション期間
方法 2 では、logical_channel_address ポートは使用されません。ライト・トランザク
ションおよびリード・トランザクション期間は、以下のとおりです。
ライト・トランザクション期間
以 下 の PMA コ ン ト ロ ー ル に 値 を 書 き 込 む 場 合、以 下 の 各 コ ン ト ロ ー ル に 対 し て、
260reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。
■
tx_preemp_1t (pre-emphasis control first post-tap)
■
tx_vodctrl (voltage output differential)
■
rx_eqctrl (equalizer control)
■
rx_eqdcgain (equalizer DC gain)
以 下 の PMA コ ン ト ロ ー ル に 値 を 書 き 込 む 場 合、以 下 の 各 コ ン ト ロ ー ル に 対 し て、
520reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。
■
tx_preemp_0t (pre-emphasis control pre-tap)
■
tx_preemp_2t (pre-emphasis control second post-tap)
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
ダイナミック・リコンフィギュレーション期間と FPGA- ファブリック・ リソースの使用率
5–137
リード・トランザクション期間
以下の PMA コントロールの既存の値を読み出す場合、以下の各コントロールに対して、
130reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。この場合、busy
信号が Low になると、data_valid 信号がアサートされます。
■
tx_preemp_1t_out (pre-emphasis control first post-tap)
■
tx_vodctrl_out (voltage output differential)
■
rx_eqctrl_out (equalizer control)
■
rx_eqdcgain_out (equalizer DC gain)
以下の PMA コントロールの既存の値を読み出す場合、以下の各コントロールに対して、
260reconfig_clk クロック・サイクルの間 busy 信号がアサートされます。この場合、busy
信号が Low になると、data_valid 信号がアサートされます。
■
tx_preemp_0t_out (pre-emphasis control pre-tap)
■
tx_preemp_2t_out (pre-emphasis control second post-tap)
オフセット・キャンセレーション期間
デバイスに電源が投入されると、busy 信号は、最初の reconfig_clk クロック・サイクルの
間 Low に保持されます。デバイスへの電源投入後、ダイナミック・リコンフィギュレーショ
ン・コントローラがレシーバ・チャネルを識別するまでに 70reconfig_clk クロック・サイ
クルが必要です。
ダイナミック・リコンフィギュレーション・コントローラがレシーバ・チャネルを識別し、論
理チャネル・アドレスから物理チャネルへのマッピングを確認すると、オフセット・キャンセ
レーション・プロセスの実行に 1 本のレシーバ・チャネルあたり、さらに 7872 reconfig_clk
クロック・サイクルが必要です。言い換えると、レシーバ・チャネルあたり、7924 reconfig_clk
クロック・サイクル（50 + 2 + 7872）が経過した後、busy 信号が Low になります。
1
デザインで PMA コントロールのリコンフィギュレーションが必要ない場合、デザインの各
ALTGX インスタンスは独自のダイナミック・リコンフィギュレーション・コントローラを持
つことができます（ALTGX_RECONFIG インスタンス）。これにより、オフセット・キャンセ
レーション期間が短くなります。
Channel and TX PLL Select/Reconfig モードのダイナミック・リコンフィギュレー
ション期間
表 5–43 に、ダイナミック・リコンフィギュレーション・コントローラがトランシーバ・チャネ
ル お よ び CMU
PLL のさまざまな部分をリコンフィギュレーションするのに要 する
reconfig_clk クロック・サイクル数を示します。
表 5–43. トランシーバ・チャネルと CMU PLL リコンフィギュレーションのダイナミック・
リコンフィギュレーション期間
© 2009 年 3 月
リコンフィギュレーション対象のトランシーバ部分
reconfig_clk クロック・サイクル数
トランスミッタ・チャネルのリコンフィギュレーション
1690 クロック・サイクル
レシーバ・チャネルのリコンフィギュレーション
5181 クロック・サイクル
トランスミッタおよびレシーバ・チャネルの
リコンフィギュレーション
6861 クロック・サイクル
CMU PLL のみのリコンフィギュレーション
970 クロック・サイクル
トランスミッタ・チャネルと CMU PLL の
リコンフィギュレーション
2650 クロック・サイクル
レシーバ・チャネルと CMU PLL の
リコンフィギュレーション
7850 クロック・サイクル
Altera Corporation
Stratix IV Device Handbook Volume 2
5–138
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
オフセット・キャンセレーション・プロセスの機能シミュレーション
ダイナミック・リコンフィギュレーション（ALTGX_RECONFIG インスタンス）の
リソース使用率
ダ イ ナ ミ ッ ク・リ コ ン フ ィ ギ ュ レ ー シ ョ ン の 実 行 中 に 使 用 さ れ る リ ソ ー ス は、
ALTGX_RECONFIG MegaWizxard Plug-In Manager で観測できます。以下の項では、ダイナ
ミック・リコンフィギュレーションの実行中に使用されるロジック・エレメント（LE）リソー
スの推定値について説明します。
その他のすべての PMA コントロールのリソース使用率は、ALTGX_RECONFIG MegaWizard
Plug-In Manager から取得できます。
例えば、1 つのダイナミック・リコンフィギュレーション・コントローラで使用される LE 数
は、tx_vodctrl のみ選択した場合は 43 です。同様に、レジスタの数は 130 です。
図 5–60 に、ALTGX_RECONFIG MegaWizard Plug-In Manager のリソース使用率を示します。
図 5–60. ALTGX_RECONFIG MegaWizard Plug-In Manager のリソース使用率
オフセット・キャンセレーション・プロセスの機能シミュレーション
この項では、ダイナミック・リコンフィギュレーション・プロセスの機能シミュレーション実
行中に考慮すべき点について説明します。
機 能 シ ミ ュ レ ー シ ョ ン で は、デ ザ イ ン で ALTGX_RECONFIG イ ン ス タ ン ス を
ALTGX_instance/ALTGX インスタンスに接続する必要があります。機能シミュレーションは、
ダイナミック・リコンフィギュレーション・コントローラの縮小タイミング・モデルを使用し
ます。したがって、ダイナミック・リコンフィギュレーション・プロセスの期間は、機能シミュ
レーションのみの場合で 16reconfig_clk クロック・サイクルになります。
（機能シミュレー
ションおよびシリコンに対する）オフセット・キャンセレーション・シーケンスの間は、
gxb_powerdown 信号をアサートしてはなりません。
Stratix IV Device Handbook Volume 2
© 2009 年 3 月
Altera Corporation
第 5 章：Stratix IV ダイナミック・リコンフィギュレーション
改訂履歴
5–139
改訂履歴
表 5–44 に、本資料の改訂履歴を示します。
表 5–44. 改訂履歴
日付およびドキュメント・
バージョン
2009 年 3 月、v2.0
変更内容
© 2009 年 3 月
Altera Corporation
—
章のリライトと再編集を完了。
追加または改訂：
■
レシーバ・チャネルに対するオフセット・キャンセレー
ション制御
■
PMA コントロールのリコンフィギュレーション
■
Channel and CMU PLL reconfiguration モード
■
Data Rate Division in TX 動作
■
Channel Reconfiguration with TX PLL Select モード
CMU PLL Reconfiguration モード
■
2008 年 11 月、v1.0
概要
初版
Stratix IV Device Handbook Volume 2

PLL FMステレオ オーディオ送信機ユニット

1.5GHz帯域PDC方式向け 送受信回路内蔵デュアルPLL周波数

ベイトキャスティング

Trip-Chip128

色盲のひとにもわかる バリアフリープレゼンテーション

AK4375A Japanese Datasheet - AKM

良質な木造共同住宅のためのローコスト高性能遮音工法の開発

X-STAR CHANNEL 3S-Uw

こちら - 実践リハビリ研究会