ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
特徴
■
■
■
■
■
■
■
■
■
■
®
本書は一般の方々の便宜のため有志に
より作成されたもので、ATMEL社とは無
関係であることを御承知ください。しおり
の[
はじめに]
での内容にご注意ください。
高性能、低消費AVR 8ﾋﾞ
ｯﾄﾏｲｸﾛｺﾝﾄ
ﾛｰﾗ
進化したRI
SC構造
• 強力な123命令(
多くは1周期で実行)
• 32個の1ﾊﾞ
ｲﾄ
長汎用ﾚｼﾞ
ｽﾀ
• 完全なｽﾀﾃｨ
ｯｸ動作
• 20MHz
時、20MI
PSに達する高速動作
高耐久不揮発性ﾒﾓﾘ部
• 実装自己書き換え可能な2/4/8Kﾊﾞ
ｲﾄ
(
1/2/4K語)
ﾌﾗｯｼｭﾒﾓﾘ
内蔵
・10,
000回の書き換え耐久性
• 実装書き換え可能な128/256/512ﾊﾞ
ｲﾄ
のEEPROM
・100,
000回の書き換え耐久性
• 128/256/512ﾊﾞ
ｲﾄ
の内蔵SRAM
• ﾃﾞ
ｰﾀ保持力:20年/
8
5℃,100年/2
5℃
• SPI
ﾎﾟ
ｰﾄ
経由で実装書き込み可能
• ｿﾌﾄ
ｳｪｱ保護用の設定可能な施錠機能
内蔵周辺機能
• 前置分周器、1つの捕獲入力と2つの比較部を持つ1つの8/16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ
• 前置分周器を持つ1つの高速8/10
ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ
・独立した比較ﾚｼﾞ
ｽﾀでの3つの高周波数PWM出力
・設定可能な沈黙時間生成器
• 10ﾋﾞ
ｯﾄA/D変換器
・11のｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞﾁｬﾈﾙ
・16の差動入力ﾁｬﾈﾙ対
・設定可能な利得(
×1,
×8,
×20,
×32)
付き15の差動ADCﾁｬﾈﾙ対
• ｱﾅﾛｸﾞ
比較器
• 設定可能な専用発振器付きｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ
• 開始条件検出器付き多用途直列ｲﾝﾀｰﾌｪｰｽ(
USI
)
• ﾋﾟ
ﾝ変化での割り込みと起動復帰
特殊ﾏｲｸﾛｺﾝﾄ
ﾛｰﾗ機能
• ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE内蔵ﾃﾞ
ﾊﾞ
ｯｸﾞ
機能
• 電源ONﾘ
ｾｯﾄ
と設定可能な低電圧検出器(
BOD)
• 校正付き内蔵RC発振器
• 外部及び内部の割り込み
• ｱｲﾄ
ﾞ
ﾙ、A/D雑音低減、ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ、ｽﾀﾝﾊﾞ
ｲの4つの低消費動作
• ﾁｯﾌﾟ
上の温度感知器
I
/Oと外囲器
• 16ﾋﾞ
ｯﾄ
の設定可能なI
/O
• 20ﾋﾟ
ﾝPDI
P、20ﾘ
ｰﾄ
ﾞ
SOI
C、20ﾘ
ｰﾄ
ﾞ
TSSOP、32ﾊﾟ
ｯﾄ
ﾞ
QFN/MLF
動作電圧
• 1.
8∼5.
5V
動作速度
• 0∼4MHz
/1.
8∼5.
5V
• 0∼10MHz
/2.
7∼5.
5V
• 0∼20MHz
/4.
5∼5.
5V
工業用温度範囲
消費電力 (
1MHz
ｼｽﾃﾑｸﾛｯｸ,
1.
8V,
25℃)
• 活動動作
:200
μA
• ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作 :0.
1
μA
®
8ﾋﾞ
ｯﾄ
®
ﾏｲｸﾛｺﾝﾄ
ﾛｰﾗ
実装書き換え可能な
2/4/8Kﾊﾞ
ｲﾄ
ﾌﾗｯｼｭﾒﾓﾘ内蔵
ATt
i
n
y
2
6
1
A
ATt
i
n
y
4
6
1
A
ATt
i
n
y
8
6
1
A
Rev
.
8197C-05/11,
8197CJ2-04/12
1
1
.ﾋﾟ
ﾝ配置
PDI
P・
SOI
C・TSSOP
(
PCI
NT8/MOSI
/DI
/SDA/OC1A)PB0
(
PCI
NT9/MI
SO/DO/OC1A)PB1
(
PCI
NT10/SCK/USCK/SCL/OC1B)PB2
(
PCI
NT11/OC1B)PB3
VCC
GND
(
PCI
NT12/CLKI
/XTAL1/ADC7/OC1D)PB4
(
PCI
NT13/CLKO/XTAL2/ADC8/OC1D)PB5
(
PCI
NT14/I
NT0/T0/ADC9)PB6
(
PCI
NT15/RESET/ADC10)PB7
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
PA0(
ADC0/SDA/DI
/PCI
NT0)
PA1(
ADC1/DO/PCI
NT1)
PA2(
ADC2/I
NT1/USCK/SCL/PCI
NT2)
PA3(
AREF/PCI
NT3)
AGND
AVCC
PA4(
ADC3/I
CP0/PCI
NT4)
PA5(
ADC4/AI
N2/PCI
NT5)
PA6(
ADC5/AI
N0/PCI
NT6)
PA7(
ADC6/AI
N1/PCI
NT7)
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
N.
C. 9
(
PCI
NT14/I
NT0/T0/ADC9)PB6 10
(
PCI
NT15/RESET/ADC10)PB7 11
N.
C. 12
(
PCI
NT7/AI
N1/ADC6)PA7 13
(
PCI
NT6/AI
N0/ADC5)PA6 14
(
PCI
NT5/AI
N2/ADC4)PA5 15
N.
C. 16
N.
C.
(
PCI
NT11/OC1B)PB3
N.
C.
VCC
GND
N.
C.
(
PCI
NT12/CLKI
/XTAL1/ADC7/OC1D)PB4
(
PCI
NT13/CLKO/XTAL2/ADC8/OC1D)PB5
3
2
3
1
3
0
2
9
2
8
2
7
2
6
2
5
PB2(
OC1B/SCK/USCK/SCL/PCI
NT10)
PB1(
OC1A/MI
SO/DO/PCI
NT9)
PB0(
OC1A/MOSI
/DI
/SDA/PCI
NT8)
N.
C.
N.
C.
N.
C.
PA0(
ADC0/DI
/SDA/PCI
NT0)
PA1(
ADC1/DO/PCI
NT1)
QFN/MLF
N.
C.
PA2(
ADC2/I
NT1/USCK/SCL/PCI
NT2)
PA3(
AREF/PCI
NT3)
AGND
N.
C.
N.
C.
AVCC
PA4(
ADC3/I
CP0/PCI
NT4)
注:QFN/MLF外囲器底面中央の大ﾊﾟ
ｯﾄ
ﾞ
は、
良好な機構的安定を保証するため、GND
に半田付けされるべきです。
1
.
1.ﾋﾟ
ﾝ概要
1.
1.
1.VCC
電源ﾋﾟ
ﾝ。
1.
1.
2.GND
ｸﾞ
ﾗﾝﾄ
ﾞﾋﾟ
ﾝ。
1
.
1.
3.AVCC
ｱﾅﾛｸﾞ
電源ﾋﾟ
ﾝ。
1
.
1.
4.AGND
ｱﾅﾛｸﾞｸﾞ
ﾗﾝﾄ
ﾞﾋﾟ
ﾝ。
ｰﾄ
Aは(
ﾋﾞ
ｯﾄ
単位で選択される)
内蔵ﾌﾟ
ﾙｱｯﾌﾟ
抵抗付きの8ﾋﾞ
ｯﾄ
双方向入出力ﾎﾟ
ｰﾄ
です。ﾎﾟ
ｰﾄ
A出力緩衝部は共
1
.
1.
5.PA7∼PA0 ﾎﾟ
ﾙｱｯﾌﾟ
抵抗が有効の場合、外部的にLowへ
(
ﾎﾟ
ｰﾄ
A) に高い吐き出し/吸い込み能力の対称駆動特性です。入力の時にﾌﾟ
引き込まれたﾎﾟ
ｰﾄAﾋﾟ
ﾝにはｿｰｽ電流が流れます。ﾘｾｯﾄ条件が有効になると、ｸﾛｯｸが走行していなくても、
ﾎﾟ
ｰﾄ
Aﾋﾟ
ﾝはHi
-Zにされます。
ﾎﾟ
ｰﾄ
Aは38頁で示されるようにﾃﾞ
ﾊﾞ
ｲｽの様々な特殊機能も扱います。
ｰﾄ
Bは(
ﾋﾞ
ｯﾄ
単位で選択される)
内蔵ﾌﾟ
ﾙｱｯﾌﾟ
抵抗付きの8ﾋﾞ
ｯﾄ
双方向入出力ﾎﾟ
ｰﾄ
です。ﾎﾟ
ｰﾄ
B出力緩衝部は共
1
.
1.
6.PB7∼PB0 ﾎﾟ
に高い吐き出し/吸い込み能力の対称駆動特性です。入力の時にﾌﾟ
ﾙｱｯﾌﾟ
抵抗が有効の場合、外部的にLowへ
(
ﾎﾟ
ｰﾄ
B)
引き込まれたﾎﾟ
ｰﾄBﾋﾟ
ﾝにはｿｰｽ電流が流れます。ﾘｾｯﾄ条件が有効になると、ｸﾛｯｸが走行していなくても、
ﾎﾟ
ｰﾄ
Bﾋﾟ
ﾝはHi
-Zにされます。
ﾎﾟ
ｰﾄ
Bは40頁で示されるようにﾃﾞ
ﾊﾞ
ｲｽの様々な特殊機能も扱います。
1
.
1.
7.RESET
2
ﾘ
ｾｯﾄ
入力。例えｸﾛｯｸが走行していなくても、最小ﾊﾟ
ﾙｽ幅より長いこのﾋﾟ
ﾝのLowﾚﾍﾞ
ﾙはﾘ
ｾｯﾄ
を生成します。最小
ﾊﾟ
ﾙｽ幅は121頁の表19-4.
で与えられます。より短いﾊﾟ
ﾙｽはﾘ
ｾｯﾄ
の生成が保証されません。
ﾘ
ｾｯﾄﾋﾟ
ﾝは(
弱い)
入出力線としても使用できます。
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
.概要
ATt
i
ny
261A/461A/861AはAVR強化RI
SC構造を基にした低消費CMOS8ﾋﾞ
ｯﾄﾏｲｸﾛｺﾝﾄ
ﾛｰﾗです。1周期での強力な命令の実行に
よってﾃﾞ
ﾊﾞ
ｲｽ基本構造はMHz
あたり1MI
PSに達する単位処理量を成し遂げ、処理速度対消費電力の最適化を設計者に許します。
2
.
1.構成図
図2-1.構成図
VCC GND
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
ﾀｲﾏ
電源監視
POR・BOD
RESET
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
回路
ﾌﾟ
ﾛｸﾞ
ﾗﾑ用
ﾌﾗｯｼｭﾒﾓﾘ
発振回路
ｸﾛｯｸ生成
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE
EEPROM
SRAM
CPU
Da
t
aBus
AVCC
AGND
8/16ﾋﾞ
ｯﾄ
ﾀｲﾏ/ｶｳﾝﾀ0
8/10ﾋﾞ
ｯﾄ
ﾀｲﾏ/ｶｳﾝﾀ1
A/D変換器
USI
ｱﾅﾛｸﾞ
比較器
基準電圧
ﾎﾟ
ｰﾄ
B(
8)
ﾎﾟ
ｰﾄ
A(
8)
RESET
XTAL1,
XTAL2
PB0∼PB7
AI
N0∼2
AREF
ADC0∼10
PA0∼PA7
AVRｺｱは32個の汎用作業ﾚｼﾞ
ｽﾀと豊富な命令群の組み合わせです。32個の全ﾚｼﾞ
ｽﾀはALU(
Ar
i
t
hme
t
i
cLog
i
cUni
t
)
に直結され、
ﾚｼﾞ
ｽﾀ間命令は1ｸﾛｯｸ周期で実行されます。AVR構造は現状のCI
SC型ﾏｲｸﾛｺﾝﾄ
ﾛｰﾗに対して最大10倍の単位処理量向上効果が
あります。
ATt
i
ny
261A/461A/861Aは2/4/8Kﾊﾞ
ｲﾄ
の実装書き込み可能なﾌﾗｯｼｭﾒﾓﾘ
、128/256/512ﾊﾞ
ｲﾄ
のEEPROM、128/256/512ﾊﾞ
ｲﾄ
の
SRAM、16本の汎用入出力線、32個の汎用作業ﾚｼﾞ
ｽﾀ、比較動作付きの8/16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ、8/10ﾋﾞ
ｯﾄ
高速ﾀｲﾏ/ｶｳﾝﾀ、多用途直
列ｲﾝﾀｰﾌｪｰｽ(
USI
)
、内部及び外部割り込み、11ﾁｬﾈﾙの10ﾋﾞ
ｯﾄ
A/D変換器、内蔵発振器付きの設定変更可能なｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ、
ｿﾌﾄ
ｳｪｱで選択できる4つの低消費動作を提供します。ｱｲﾄ
ﾞ
ﾙ動作はCPUを停止し、一方SRAM、ﾀｲﾏ/ｶｳﾝﾀ、A/D変換器、ｱﾅﾛｸﾞ
比
較器、割り込み機構に機能の継続を許します。ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作はﾚｼﾞ
ｽﾀの内容を保護し、以降のﾊｰﾄ
ﾞ
ｳｪｱﾘ
ｾｯﾄ
か外部割り込みまで、
ﾁｯﾌﾟ
の全機能を禁止します。A/D変換雑音低減動作はA/D変換中の切り替え雑音を最小とするためにA/D変換器を除く全I
/O部と
CPUを停止します。ｽﾀﾝﾊﾞ
ｲ動作ではｸﾘ
ｽﾀﾙ発振子/ｾﾗﾐ
ｯｸ振動子用発振器が動作し、一方ﾃﾞ
ﾊﾞ
ｲｽのその他は休止し、低消費電力
と非常に速い起動の組み合わせを許します。
本ﾃﾞ
ﾊﾞ
ｲｽはATMELの高密度不揮発性ﾒﾓﾘ
技術を使用して製造されます。ﾁｯﾌﾟ
上のI
SPﾌﾗｯｼｭﾒﾓﾘ
は通常の不揮発性ﾒﾓﾘ
書き込み
器によるSPI
直列ｲﾝﾀｰﾌｪｰｽを通して、またはAVRｺｱ上で走行するﾁｯﾌﾟ
上のﾌﾞ
ｰﾄｺｰﾄ
ﾞ
による実装書き換えをﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾒﾓﾘ
に許しま
す。
ATt
i
ny
261A/461A/861AAVRはCｺﾝﾊﾟ
ｲﾗ、ﾏｸﾛｱｾﾝﾌﾞ
ﾗ、ﾌﾟ
ﾛｸﾞ
ﾗﾑﾃﾞ
ﾊﾞ
ｯｶﾞ
/ｼﾐ
ｭﾚｰﾀ、評価ｷｯﾄ
を含む完全なﾌﾟ
ﾛｸﾞﾗﾑ及びｼｽﾃﾑ開
発ﾂｰﾙで支援されます。
3
3.一般情報
3
.
1.資料
包括的なﾃﾞ
ｰﾀｼｰﾄ
、応用記述、ﾄ
ﾞ
ﾗｲﾊﾞ
群と開発ﾂｰﾙの記述はht
t
p:
//www.
a
t
me
l
.
c
om/a
v
r
でのﾀﾞ
ｳﾝﾛｰﾄ
ﾞ
で利用可能です。
3
.
2.ｺｰﾄ
ﾞ
例
この資料はﾃﾞ
ﾊﾞ
ｲｽの様々な部分の使用法を手短に示す簡単なｺｰﾄ
ﾞ
例を含みます。これらのｺｰﾄ
ﾞ
例はｱｾﾝﾌﾞ
ﾙまたはｺﾝﾊﾟ
ｲﾙに先立
ってﾃﾞ
ﾊﾞ
ｲｽ定義ﾍｯﾀﾞﾌｧｲﾙがｲﾝｸﾙｰﾄ
ﾞ
されると仮定します。全てのCｺﾝﾊﾟ
ｲﾗ製造業者がﾍｯﾀﾞ
ﾌｧｲﾙ内にﾋﾞ
ｯﾄ
定義を含めるとは限ら
ず、またCでの割り込みの扱いがｺﾝﾊﾟ
ｲﾗに依存することに注意してください。より多くの詳細についてはCｺﾝﾊﾟ
ｲﾗの資料で確認してく
ださい。
拡張I
/O領域に配置したI
/Oﾚｼﾞ
ｽﾀに対し、I
N,OUT,SBI
S,SBI
C,CBI
,SBI
命令は拡張I
/O領域へのｱｸｾｽを許す命令に置き換えら
れなければなりません。これは代表的にSBRS,SBRC,SBR,CBR命令と組み合わせたLDS,STS命令を意味します。全てのAVRﾃﾞ
ﾊﾞ
ｲ
ｽが拡張I
/O領域を含むとは限らないことに注意してください。(
訳補:本ﾃﾞ
ﾊﾞ
ｲｽに拡張I
/O領域はありません。)
3
.
3.容量性接触感知
ATMELのQTouc
hﾗｲﾌﾞ
ﾗﾘ
はATMELのAVRﾏｲｸﾛｺﾝﾄ
ﾛｰﾗ上の接触感知ｲﾝﾀｰﾌｪｰｽ用の解決策を使用するための単一物を提供し
®採取法用の支援を含みます。
ます。QTouc
hﾗｲﾌﾞ
ﾗﾘ
はQTouc
h®とQMa
t
r
i
x
接触感知は接触ﾁｬﾈﾙと感知器を定義することで応用ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞｲﾝﾀｰﾌｪｰｽ(
API
)
を用いてQTouc
hﾗｲﾌﾞ
ﾗﾘ
をﾘ
ﾝｸすることによってど
の応用にも容易に追加されます。そして応用はﾁｬﾈﾙ情報を取得して接触感知器の状態を決めるためにAPI
を呼び出します。
QTouc
hﾗｲﾌﾞ
ﾗﾘ
は無料でATMELのｳｪﾌﾞ
ｻｲﾄ
からﾀﾞ
ｳﾝﾛｰﾄ
ﾞ
することができます。より多くの情報と実装の詳細についてはATMELの
ｳｪﾌﾞ
ｻｲﾄ
からも入手可能なQTo
uc
hﾗｲﾌﾞ
ﾗﾘ
使用者の手引きを参照してください。
3
.
4.ﾃﾞ
ｰﾀ保持力
信頼性証明結果はﾃﾞ
ｰﾀ保持誤り率の反映を示し、20年以上/85℃または100年以上/25℃で1PPMよりずっと小さな値です。
4
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4
.CPUｺｱ
ここでは一般的なAVRｺｱ構造について説明します。このCPUｺｱの主な機能は正しいﾌﾟ
ﾛｸﾞ
ﾗﾑ実行を保証することです。従ってCPU
はﾒﾓﾘｱｸｾｽ、計算実行、周辺制御、割り込み操作ができなければなりません。
4
.
1.構造概要
間接
アドレス指定
(
I
n
d
i
r
e
c
t
)
直接 (
ア
ドレス指定
Di
r
ec
t
)
最大効率と平行処理のため、AVRはﾌﾟ
ﾛｸﾞ
ﾗﾑとﾃﾞ
ｰﾀに対してﾒﾓﾘ 図4-1.AVR構造
とﾊﾞ
ｽを分離するﾊｰﾊﾞ
ｰﾄ
ﾞ
構造を使用します。ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
内の命
令は単一段のﾊﾟ
ｲﾌﾟ
ﾗｲﾝで実行されます。1命令の実行中に次の
命令がﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘから事前取得されます。この概念は全部の
ﾌﾟ
ﾛｸﾞ
ﾗﾑ
ｸﾛｯｸ周期で命令実行を可能にします。ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
は実装書き
ｶｳﾝﾀ
換え可能なﾌﾗｯｼｭﾒﾓﾘ
です。
高速ﾚｼﾞ
ｽﾀﾌｧｲﾙは1ｸﾛｯｸ周期ｱｸｾｽの32個の8ﾋﾞ
ｯﾄ
長汎用ﾚｼﾞ
ｽﾀ
を含みます。これは1ｸﾛｯｸ周期ALU(
Ar
i
t
hme
t
i
cLog
i
cUni
t
)
操作を
ﾌﾟ
ﾛｸﾞ
ﾗﾑ用
許します。代表的なALU操作では2つのｵﾍﾟ
ﾗﾝﾄ
ﾞ
がﾚｼﾞ
ｽﾀﾌｧｲﾙか
ﾌﾗｯｼｭﾒﾓﾘ
らの出力で、1ｸﾛｯｸ周期内でその操作が実行され、その結果が
ﾚｼﾞ
ｽﾀﾌｧｲﾙに書き戻されます。
命令ﾚｼﾞ
ｽﾀ
32個中の6つのﾚｼﾞ
ｽﾀは効率的なｱﾄ
ﾞ
ﾚｽ計算ができるﾃﾞ
ｰﾀ空間
ｱﾄ
ﾞ
ﾚｽ指定用に3つの16ﾋﾞ
ｯﾄ
長間接ｱﾄ
ﾞ
ﾚｽﾎﾟ
ｲﾝﾀ用ﾚｼﾞ
ｽﾀとして使
用されます。これらｱﾄ
ﾞ
ﾚｽﾎﾟ
ｲﾝﾀの1つはﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾌﾗｯｼｭﾒﾓﾘ
内
命令復号器
の定数表参照用ｱﾄ
ﾞ
ﾚｽﾎﾟ
ｲﾝﾀとしても使用できます。これら16ﾋﾞ
ｯﾄ
長付加機能ﾚｼﾞ
ｽﾀはX,
Y,
Zﾚｼﾞ
ｽﾀで、本項内で後述されます。
8-bi
tDa
t
aBus
状態/制御
32×8
汎用ﾚｼﾞ
ｽﾀ
ALU
ﾃﾞ
ｰﾀ用
SRAM
割り込み部
SPI
部
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
ﾀｲﾏ
ｱﾅﾛｸﾞ
比較器
周辺機能部 1
周辺機能部 2
∼
ALUはﾚｼﾞ
ｽﾀ間またはﾚｼﾞ
ｽﾀと定数間の算術及び論理操作を支
制御信号線
援します。単一ﾚｼﾞ
ｽﾀ操作もALUで実行できます。算術演算操作
EEPROM
後、操作結果についての情報を反映するためにｽﾃｰﾀｽﾚｼﾞ
ｽﾀ
汎用入出力部
周辺機能部 n
(
SREG)
が更新されます。
ﾌﾟ
ﾛｸﾞ
ﾗﾑの流れは条件/無条件分岐や呼び出し命令によって提供
され、全ｱﾄ
ﾞ
ﾚｽ空間を直接ｱﾄ
ﾞ
ﾚｽ指定できます。殆どのAVR命令は
16ﾋﾞ
ｯﾄ
語(
ﾜｰﾄ
ﾞ
)
形式ですが、32ﾋﾞ
ｯﾄ
命令もあります。いくつかのﾃﾞ
ﾊﾞ
ｲｽが部分的な命令一式だけを実装するため、実際の命令一式
は変化します。(
訳注:
前2
行、旧記述を新記述に変更)
割り込みやｻﾌﾞ
ﾙｰﾁﾝ呼び出し中、戻りｱﾄ
ﾞ
ﾚｽを示すﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ(
PC)
はｽﾀｯｸに保存されます。ｽﾀｯｸは一般的なﾃﾞ
ｰﾀ用SRAM上に
実際には割り当てられ、従ってｽﾀｯｸ容量は全SRAM容量とSRAM使用量でのみ制限されます。全ての使用者ﾌﾟ
ﾛｸﾞ
ﾗﾑはﾘ
ｾｯﾄ
処理ﾙｰ
ﾁﾝで(
ｻﾌﾞ
ﾙｰﾁﾝ呼び出しや割り込みが実行される前に)
、ｽﾀｯｸﾎﾟ
ｲﾝﾀ(
SP)
を初期化しなければなりません。SPはI
/O空間で読み書き
ｱｸｾｽが可能です。ﾃﾞ
ｰﾀ用SRAMはAVR構造で支援される5つの異なるｱﾄ
ﾞ
ﾚｽ指定種別を通して容易にｱｸｾｽできます。
AVR構造に於けるﾒﾓﾘ
空間は全て直線的な普通のﾒﾓﾘ
配置です。
柔軟な割り込み部にはI
/O空間の各制御ﾚｼﾞ
ｽﾀとｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の特別な全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
があります。全ての割り込み
は割り込みﾍﾞ
ｸﾀ表に個別の割り込みﾍﾞ
ｸﾀを持ちます。割り込みには割り込みﾍﾞ
ｸﾀ表の位置に従う優先順があります。下位側割り込
みﾍﾞ
ｸﾀｱﾄ
ﾞ
ﾚｽが高い優先順位です。
I
/Oﾒﾓﾘ
空間は制御ﾚｼﾞ
ｽﾀや他のI
/O機能としてCPU周辺機能用の64ｱﾄ
ﾞ
ﾚｽを含みます。I
/Oﾒﾓﾘ
は直接またはﾚｼﾞ
ｽﾀﾌｧｲﾙの次の
ﾃﾞ
ｰﾀ空間位置$20∼$5Fとしてｱｸｾｽできます。
4
.
2.ALU(
Ar
i
t
hme
t
i
cLog
i
cUni
t
)
高性能なAVRのALUは32個の全汎用ﾚｼﾞ
ｽﾀとの直結で動作します。汎用ﾚｼﾞ
ｽﾀ間または汎用ﾚｼﾞ
ｽﾀと即値間の演算操作は単一ｸﾛｯ
ｸ周期内で実行されます。ALU操作は算術演算、論理演算、ﾋﾞ
ｯﾄ
操作の3つの主な種類に大別されます。符号付きと符号なし両方の
乗算と固定小数点形式を支援する乗算器(
乗算命令)
も提供する構造の実装(
製品)
もあります。詳細記述については「命令一覧」項
をご覧ください。
5
4.
3.ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀは最も直前に実行した演算命令の結果についての情報を含みます。この情報は条件処理を行うためのﾌﾟ
ﾛｸﾞ
ﾗﾑの流
れ変更に使用できます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀは「命令ｾｯﾄ
参考書」で詳述したように、全てのALU操作後、更新されることに注目してくださ
い。これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより少ないｺｰﾄ
ﾞ
に帰着します。
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀは割り込み処理ﾙｰﾁﾝ移行時の保存と割り込みからの復帰時の回復(
復帰)
がどちらも自動的に行われません。これは
ｿﾌﾄ
ｳｪｱによって扱われなければなりません。
4.
3.
1.ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
St
a
t
usRe
g
i
s
t
e
r
)SREG
ﾋﾞ
ｯﾄ
$3F(
$5
F)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
I
T
H
S
V
N
Z
C
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
SREG
ﾋﾞ
ｯﾄ
7-I:全割り込み許可 (
Gl
oba
lI
nt
e
r
r
uptEna
bl
e
)
全割り込み許可ﾋﾞ
ｯﾄ
は割り込みが許可されるために設定(
1)
されなければなりません。その時の個別割り込み許可制御は独立した制
御ﾚｼﾞ
ｽﾀで行われます。全割り込み許可ﾋﾞ
ｯﾄ
が解除(
0)
されると、個別割り込み許可設定に拘らず、どの割り込みも許可されません。
I
ﾋﾞ
ｯﾄ
は割り込みが起こった後にﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
され、後続の割り込みを許可するために、RETI
命令によって設定(
1)
されま
す。I
ﾋﾞ
ｯﾄ
は「命令ｾｯﾄ
参考書」で記述されるようにSEI
やCLI
命令で応用(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
によって設定(
1)
や解除(
0)
もできます。
■
ﾋﾞ
ｯﾄ
6-T:ﾋﾞ
ｯﾄ
変数 (
Bi
tCopySt
or
a
g
e
)
ﾋﾞ
ｯﾄ
複写命令、BLD(
Bi
tLoa
D)
とBST(
Bi
tSTor
e
)
は操作したﾋﾞ
ｯﾄ
の転送元または転送先として、このTﾋﾞ
ｯﾄ
を使用します。ﾚｼﾞ
ｽﾀﾌｧｲﾙ
のﾚｼﾞ
ｽﾀからのﾋﾞ
ｯﾄ
はBST命令によってTに複写でき、Tのﾋﾞ
ｯﾄ
はBLD命令によってﾚｼﾞ
ｽﾀﾌｧｲﾙのﾚｼﾞ
ｽﾀ内のﾋﾞ
ｯﾄ
に複写できます。
■
ﾋﾞ
ｯﾄ
5-H:ﾊｰﾌｷｬﾘｰﾌﾗｸﾞ(
Ha
l
fCa
r
r
yFl
a
g
)
ﾊｰﾌｷｬﾘ
ｰ(
H)
ﾌﾗｸﾞ
はいくつかの算術操作でのﾊｰﾌｷｬﾘ
ｰを示します。ﾊｰﾌｷｬﾘ
ｰはBCD演算に有用です。詳細情報については「命令
一覧」記述をご覧ください。
■
ﾋﾞ
ｯﾄ
4-S:符号 (
Si
g
nBi
t
,S=NEx
-ORV)
Sﾌﾗｸﾞ
は常に負(
N)
ﾌﾗｸﾞ
と2の補数溢れ(
V)
ﾌﾗｸﾞ
の排他的論理和です。詳細情報については「命令一覧」記述をご覧ください。
■
ﾋﾞ
ｯﾄ
3-V:2の補数溢れﾌﾗｸﾞ(
2'
sCompl
e
me
ntOv
e
r
f
l
owFl
a
g
)
2
の補数溢れ(
V)
ﾌﾗｸﾞ
は2の補数算術演算を支援します。詳細情報については「
命令一覧」記述をご覧ください。
■
ﾋﾞ
ｯﾄ
2-N:負ﾌﾗｸﾞ(
Ne
g
a
t
i
v
eFl
a
g
)
負(
N)
ﾌﾗｸﾞ
は算術及び論理操作での負の結果(
MSB=1)
を示します。詳細情報については「命令一覧」記述をご覧ください。
■
ﾋﾞ
ｯﾄ
1-Z:ｾﾞ
ﾛﾌﾗｸﾞ(
Ze
r
oFl
a
g
)
ｾﾞ
ﾛ(
Z)
ﾌﾗｸﾞ
は算術及び論理操作でのｾﾞ
ﾛ(
0)
の結果を示します。詳細情報については「命令一覧」記述をご覧ください。
■
ﾋﾞ
ｯﾄ
0-C:
ｷｬﾘｰﾌﾗｸﾞ(
Ca
r
r
yFl
a
g
)
ｷｬﾘ
ｰ(
C)
ﾌﾗｸﾞ
は算術及び論理操作でのｷｬﾘ
ｰ(
またはﾎﾞ
ﾛｰ)
を示します。詳細情報については「命令一覧」記述をご覧ください。
6
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4
.
4.汎用ﾚｼﾞ
ｽﾀﾌｧｲﾙ
∼
このﾚｼﾞ
ｽﾀﾌｧｲﾙはAVRの増強したRI
SC命令群用に最適化さ 図4-2.AVRCPU汎用ﾚｼﾞ
ｽﾀ構成図
れています。必要な効率と柔軟性を達成するために、次の入出
7
0 ｱﾄ
ﾞ
ﾚｽ
力機構がﾚｼﾞ
ｽﾀﾌｧｲﾙによって支援されます。
R0
$00
■ 1
つの8ﾋﾞ
ｯﾄ
出力ｵﾍﾟ
ﾗﾝﾄ
ﾞ
と1つの8ﾋﾞ
ｯﾄ
の結果入力
R1
$01
■ 2
つの8ﾋﾞ
ｯﾄ
出力ｵﾍﾟ
ﾗﾝﾄ
ﾞ
と1つの8ﾋﾞ
ｯﾄ
の結果入力
R2
$02
■ 2
つの8ﾋﾞ
ｯﾄ
出力ｵﾍﾟ
ﾗﾝﾄ
ﾞ
と1つの16ﾋﾞ
ｯﾄ
の結果入力
■ 1
つの16ﾋﾞ
ｯﾄ
出力ｵﾍﾟ
ﾗﾝﾄ
ﾞ
と1つの16ﾋﾞ
ｯﾄ
の結果入力
R13
$0D
R14
R15
R16
R17
$0E
$0F
$10
$11
∼
図4-2.
はCPU内の32個の汎用作業ﾚｼﾞ
ｽﾀの構造を示します。
ﾚｼﾞ
ｽﾀﾌｧｲﾙを操作する殆どの命令は全てのﾚｼﾞ
ｽﾀに直接ｱｸｾ
汎用
ｽし、それらの殆どは単一周期命令です。
ﾚｼﾞ
ｽﾀ
ﾌｧｲﾙ
図4-2.
で示されるように各ﾚｼﾞ
ｽﾀは使用者ﾃﾞ
ｰﾀ空間の最初の
32位置へ直接的に配置することで、それらはﾃﾞ
ｰﾀﾒﾓﾘｱﾄ
ﾞ
ﾚｽ
も割り当てられます。例え物理的にSRAM位置として実装されて
いなくても、X,
Y,
Zﾚｼﾞ
ｽﾀ(
ﾎﾟ
ｲﾝﾀ)
がﾚｼﾞ
ｽﾀﾌｧｲﾙ内のどのﾚｼﾞ
ｽﾀ
の指示にも設定できるように、このﾒﾓﾘ
構成は非常に柔軟なﾚｼﾞ
ｽﾀのｱｸｾｽを提供します。
R26
R27
R28
R29
R30
R31
$1A
$1B
$1C
$1D
$1E
$1F
Xﾚｼﾞ
ｽﾀ
Yﾚｼﾞ
ｽﾀ
Zﾚｼﾞ
ｽﾀ
下位ﾊﾞ
ｲﾄ
上位ﾊﾞ
ｲﾄ
下位ﾊﾞ
ｲﾄ
上位ﾊﾞ
ｲﾄ
下位ﾊﾞ
ｲﾄ
上位ﾊﾞ
ｲﾄ
4.
4.
1.Xﾚｼﾞ
ｽﾀ,Yﾚｼﾞ
ｽﾀ,Zﾚｼﾞ
ｽﾀ
R26∼R31ﾚｼﾞ
ｽﾀには通常用途の使用にいくつかの追加機能 図4-3.X,
Y,
Zﾚｼﾞ
ｽﾀ構成図
があります。これらのﾚｼﾞ
ｽﾀはﾃﾞ
ｰﾀ空間の間接ｱﾄ
ﾞ
ﾚｽ指定用の
15
XH(
上位)
16ﾋﾞ
ｯﾄｱﾄ
ﾞ
ﾚｽﾎﾟ
ｲﾝﾀです。3つのX,
Y,
Z間接ｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀは図
Xﾚｼﾞ
ｽﾀ 7
R27(
$1B)
4
-3.
で記載したように定義されます。
15
YH(
上位)
種々のｱﾄ
ﾞ
ﾚｽ指定種別で、これらのｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀは自動増加、
Yﾚｼﾞ
ｽﾀ 7
R29(
$1D)
自動減少としての機能を持ちます(
詳細については「命令ｾｯﾄ
15
ZH(
上位)
参考書」をご覧ください)
。
Zﾚｼﾞ
ｽﾀ 7
R31(
$1F)
07
07
07
XL(
下位)
R26(
$1A)
YL(
下位)
R28(
$1C)
ZL(
下位)
R30(
$1E)
0
0
0
0
0
0
4
.
5.ｽﾀｯｸﾎﾟ
ｲﾝﾀ
ｽﾀｯｸは主に一時ﾃﾞ
ｰﾀの保存、局所変数の保存、割り込みとｻﾌﾞ
ﾙｰﾁﾝ呼び出し後の戻りｱﾄ
ﾞ
ﾚｽの保存に使用されます。ｽﾀｯｸﾎﾟ
ｲﾝﾀ
ﾚｼﾞ
ｽﾀはｻﾌﾞ
ﾙｰﾁﾝや割り込みのｽﾀｯｸが配置されるﾃﾞ
ｰﾀSRAMのｽﾀｯｸ領域に於いて、常にｽﾀｯｸの先頭(
訳注:
次に使用されるべき位
置)
を指し示します。
ﾃﾞ
ｰﾀSRAM内のｽﾀｯｸはｻﾌﾞ
ﾙｰﾁﾝ呼び出しの実行や割り込みの許可の何れにも先立ってﾌﾟ
ﾛｸﾞ
ﾗﾑによって定義されなければなりませ
ん。ｽﾀｯｸﾎﾟ
ｲﾝﾀはSRAMの先頭以上の位置に設定されなければなりません(
10頁の図5-2.
をご覧ください)
。初期ｽﾀｯｸﾎﾟ
ｲﾝﾀ値は内
部SRAMの最終ｱﾄ
ﾞ
ﾚｽと等価です。
ｽﾀｯｸが高位ﾒﾓﾘ
から低位ﾒﾓﾘ
へ伸長するように実行されることに注意してください。これはｽﾀｯｸPUSH命令がｽﾀｯｸﾎﾟ
ｲﾝﾀを減らすこ
とを意味します。表4-1.
をご覧ください。
表4-1.ｽﾀｯｸﾎﾟ
ｲﾝﾀ命令
命令
PUSH
I
CALL,
RCALL
POP
RET,
RETI
ｽﾀｯｸﾎﾟ
ｲﾝﾀ
-1
-2
+1
+2
内容
ﾃﾞ
ｰﾀがｽﾀｯｸ上に押し込まれます。
ｻﾌﾞ
ﾙｰﾁﾝ呼び出しまたは割り込みでの戻りｱﾄ
ﾞ
ﾚｽがｽﾀｯｸ上に押し込まれます。
ﾃﾞ
ｰﾀがｽﾀｯｸから引き出されます。
ｻﾌﾞ
ﾙｰﾁﾝまたは割り込みからの復帰での戻りｱﾄ
ﾞ
ﾚｽがｽﾀｯｸから引き出されます。
AVRのｽﾀｯｸﾎﾟ
ｲﾝﾀはI
/O空間内の2つの8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀとして実装されます。実際に使用されるﾋﾞ
ｯﾄ
数は(
そのﾃﾞ
ﾊﾞ
ｲｽ)
実装に依存しま
す。
SPLだけが必要とされる程に小さいAVR構造の実装(
ﾃﾞ
ﾊﾞ
ｲｽ)
のﾃﾞ
ｰﾀ空間もあることに注意してください。その場合、SPHﾚｼﾞ
ｽﾀは存在
しません。
7
4
.
5.
1.ｽﾀｯｸﾎﾟ
ｲﾝﾀ(
St
a
c
kPoi
nt
e
r
)SPH,
SPL(
SP)
ﾋﾞ
ｯﾄ
$3E(
$5
E)
Re
a
d/Wr
i
t
e
初期値
ﾋﾞ
ｯﾄ
$3D(
$5D)
Re
a
d/
Wr
i
t
e
初期値
15
14
13
12
11
10
9
8
-
-
-
-
-
-
(
SP9)
(
SP8)
SPH
R
R
R
R
R
R
R/W
R/W
RAMEND RAMEND RAMEND RAMEND RAMEND RAMEND RAMEND RAMEND
7
6
5
4
3
2
1
0
SP7
SP6
SP5
SP4
SP3
SP2
SP1
SP0
SPL
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
RAMEND RAMEND RAMEND RAMEND RAMEND RAMEND RAMEND RAMEND
(
訳補)内蔵SRAMはATt
i
ny
261Aが128ﾊﾞ
ｲﾄ
(
$0060∼$00DF)
、ATt
i
ny
461Aが256ﾊﾞ
ｲﾄ
(
$0060∼$015F)
、ATt
i
ny
861Aが512ﾊﾞ
ｲﾄ
(
$0060
∼$025F)
です。従って、ATt
i
ny
461AではSPHのSP9が、ATt
i
ny
261AではSP9,
8が利用できません。RAMENDはATt
i
ny
261Aが
$00DF(
0000000011011111)
、ATt
i
ny
461Aが$
015F(
0000000101011111)
、ATt
i
ny
861Aが$025F(
0000001001011111)
に
なります。
4
.
6.命令実行ﾀｲﾐ
ﾝｸﾞ
本項は命令実行の一般的なｱｸｾｽﾀｲﾐ
ﾝｸﾞ 図4-4.命令の取得と実行の並列動作
の概念を記述します。AVRCPUはﾁｯﾌﾟ
(
ﾃﾞ
T1
ﾊﾞ
ｲｽ)
用に選択したｸﾛｯｸ元から直接的に生
CPUｸﾛｯｸc
l
k
CPU
成したCPUｸﾛｯｸ(
c
l
kCPU)
によって駆動され
初回命令取得
ます。内部ｸﾛｯｸ分周は使用されません。
図4-4.
はﾊｰﾊﾞ
ｰﾄ
ﾞ
構造と高速ｱｸｾｽﾚｼﾞ
ｽﾀ 初回命令実行/第2命令取得
ﾌｧｲﾙの概念によって可能とされる並列の
第2命令実行/第3命令取得
命令取得と命令実行を示します。これは機
第3命令実行/第4命令取得
能対費用、機能対ｸﾛｯｸ、機能対電源部に
関する好結果と対応するMHz
あたり1MI
PS
を達成するための基本的なﾊﾟ
ｲﾌﾟ
ﾗｲﾝの概
図4-5.1周期ALU命令
念です。
図4-5.
はﾚｼﾞ
ｽﾀﾌｧｲﾙに対する内部ﾀｲﾐ
ﾝｸﾞ
CPUｸﾛｯｸc
l
k
CPU
の概念を示します。単一ｸﾛｯｸ周期で2つの
ﾚｼﾞ
ｽﾀｵﾍﾟ
ﾗﾝﾄ
ﾞ
を使用するALU操作が実
総合実行時間
行され、その結果が転送先ﾚｼﾞ
ｽﾀへ書き戻
ﾚｼﾞ
ｽﾀｵﾍﾟ
ﾗﾝﾄ
ﾞ
取得
されます。
ALU演算実行
T1
T2
T3
T4
T2
T3
T4
結果書き戻し
4
.
7.ﾘｾｯﾄ
と割り込みの扱い
AVRは多くの異なる割り込み元を提供します。これらの割り込みと独立したﾘ
ｾｯﾄﾍﾞ
ｸﾀ各々はﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
空間内に独立したﾌﾟ
ﾛｸﾞ
ﾗﾑ
ﾍﾞ
ｸﾀを持ちます。全ての割り込みは割り込みを許可するために、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
と共に論理1が書か
れなければならない個別の許可ﾋﾞ
ｯﾄ
を割り当てられます。
ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
空間の最下位ｱﾄ
ﾞ
ﾚｽは既定によってﾘ
ｾｯﾄ
と割り込みﾍﾞ
ｸﾀとして定義されます。ﾍﾞ
ｸﾀの完全な一覧は30頁の「割り込み」
で示されます。この一覧は各種割り込みの優先順位も決めます。下位側ｱﾄ
ﾞ
ﾚｽがより高い優先順位です。ﾘ
ｾｯﾄ
が最高優先順位で、
次が外部割り込み要求0(
I
NT0)
です。
割り込みが起こると全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が解除(
0)
され、全ての割り込みは禁止されます。使用者ｿﾌﾄ
ｳｪｱは多重割り込みを許可す
るため、全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
へ論理1を書けます。その後全ての許可した割り込みが現在の割り込みﾙｰﾁﾝで割り込めます。全割り
込み許可(
I
)
ﾋﾞ
ｯﾄ
は割り込みからの復帰(
RETI
)
命令が実行されると、自動的に設定(
1)
されます。
根本的に2つの割り込み形式があります。1つ目の形式は割り込み要求ﾌﾗｸﾞ
を設定(
I
)
する事象によって起動されます。これらの割り込
みでは割り込み処理ﾙｰﾁﾝを実行するために、ﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀは対応する現実の割り込みﾍﾞ
ｸﾀを指示し、ﾊｰﾄ
ﾞ
ｳｪｱが対応する割り込
み要求ﾌﾗｸﾞ
を解除(
0)
します。割り込み要求ﾌﾗｸﾞ
は解除(
0)
されるべきﾌﾗｸﾞ
のﾋﾞ
ｯﾄ
位置へ論理1を書くことによっても解除(
0)
できます。
対応する割り込み許可ﾋﾞ
ｯﾄ
が解除(
0)
されている間に割り込み条件が起こると、割り込み要求ﾌﾗｸﾞ
が設定(
1)
され、割り込みが許可さ
れるか、またはこのﾌﾗｸﾞ
がｿﾌﾄ
ｳｪｱによって解除(
0)
されるまで記憶(
保持)
されます。同様に、全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が解除(
0)
されてい
る間に1つまたはより多くの割り込み条件が起こると、対応する割り込み要求ﾌﾗｸﾞ
が設定(
1)
されて全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
さ
れるまで記憶され、その(
I
=1)
後で優先順に従って実行されます。
2つ目の割り込み形式は割り込み条件が存在する限り起動し(
続け)
ます。これらの割り込みは必ずしも割り込み要求ﾌﾗｸﾞ
を持っている
とは限りません。割り込みが許可される前に割り込み条件が消滅すると、この割り込みは起動されません。
AVRが割り込みから抜け出すと常に主ﾌﾟ
ﾛｸﾞ
ﾗﾑへ戻り、何れかの保留割り込みが扱われる前に1つ以上の命令を実行します。
8
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
は割り込みﾙｰﾁﾝへ移行時の保存も、復帰時の再設定も自動的に行われないことに注意してください。これは
ｿﾌﾄ
ｳｪｱによって扱われなければなりません。
割り込みを禁止するためにCLI
命令を使用すると、割り込みは直ちに禁止されます。CLI
命令と同時に割り込みが起こっても、CLI
命
令後に割り込みは実行されません。次例は時間制限EEPROM書き込み手順中に割り込みを無効とするために、これがどう使用でき
るかを示します。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
I
N
R
1
6
,
S
R
E
G
C
L
I
S
B
I
E
E
C
R
,
E
E
M
P
E
S
B
I
E
E
C
R
,
E
E
P
E
O
U
T
S
R
E
G
,
R
1
6
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
c
h
a
rc
S
R
E
G
;
c
S
R
E
G=S
R
E
G
;
_
C
L
I
(
);
E
E
C
R￨
=(
1
<
<
E
E
M
P
E
)
;
E
E
C
R￨
=(
1
<
<
E
E
P
E
)
;
S
R
E
G=c
S
R
E
G
:
;
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀを保存
;
EEPROM書き込み手順中割り込み禁止
;
EEPROM主書き込み許可
;
EEPROM書き込み開始
;
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀを復帰
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ保存変数定義 */
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀを保存 */
/*EEPROM書き込み手順中割り込み禁止 */
/*EEPROM主書き込み許可 */
/*EEPROM書き込み開始 */
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀを復帰 */
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
割り込みを許可するためにSEI
命令を使用すると、次例で示されるようにどの保留割り込みにも先立ってSEI
命令の次の命令が実行さ
れます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
S
E
I
S
L
E
E
P
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
_
S
E
I
(
);
_
S
L
E
E
P
(
)
;
;
全割り込み許可
;
休止形態移行 (
割り込み待ち)
/*全割り込み許可 */
/*休止形態移行 (
割り込み待ち)*/
注:SLEEP命令までは割り込み禁止、保留割り込み実行前に休止形態へ移行します。
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
4
.
7.
1.割り込み応答時間
許可した全てのAVR割り込みに対する割り込み実行応答は最小4ｸﾛｯｸ周期です。4ｸﾛｯｸ周期後、実際の割り込み処理ﾙｰﾁﾝに対す
るﾌﾟ
ﾛｸﾞ
ﾗﾑﾍﾞ
ｸﾀｱﾄ
ﾞ
ﾚｽが実行されます。この4ｸﾛｯｸ周期時間中にﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ(
PC)
がｽﾀｯｸ上に保存(
ﾌﾟ
ｯｼｭ)
されます。このﾍﾞ
ｸﾀは
標準的に割り込み処理ﾙｰﾁﾝへの無条件分岐で、この分岐は2ｸﾛｯｸ周期(
訳注:
原文は3(
J
MP命令=3を想定、実際はRJ
MP命令=2)
)
要します。複数周期命令実行中に割り込みが起こると、その割り込みが扱われる前に、この命令が完了されます。MCUが休止形態
の時に割り込みが起こると、割り込み実行応答時間は4ｸﾛｯｸ周期増やされます。この増加は選択した休止形態からの起動時間に加
えてです。
割り込み処理ﾙｰﾁﾝからの復帰は4ｸﾛｯｸ周期要します。これらの4ｸﾛｯｸ周期中、ﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ(
PC:
2ﾊﾞ
ｲﾄ
)
がｽﾀｯｸから取り戻され(
ﾎﾟ
ｯ
ﾌﾟ
)
、ｽﾀｯｸﾎﾟ
ｲﾝﾀは増加され(
+2)
、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されます。
9
5
.ﾒﾓﾘ
この項はATt
i
ny
261A/461A/861Aの各種ﾒﾓﾘ
を記述します。AVR構造にはﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
空間とﾃﾞ
ｰﾀﾒﾓﾘ
空間の2つの主なﾒﾓﾘ
空間
があります。加えてATt
i
ny
261A/461A/861Aはﾃﾞ
ｰﾀ保存用EEPROMﾒﾓﾘ
が特徴です。3つのﾒﾓﾘ
空間全ては一般的な直線的ｱﾄ
ﾞ
ﾚｽ
です。
5
.
1.実装書き換え可能なﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾌﾗｯｼｭﾒﾓﾘ
ATt
i
ny
261A/461A/861Aはﾌﾟ
ﾛｸﾞ
ﾗﾑ保存用に実装書き換え可能な2/4/8Kﾊﾞ
ｲﾄ
のﾌﾗｯｼｭ 図5-1.ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ配置図
ﾒﾓﾘ
をﾁｯﾌﾟ
上に含みます。全てのAVR命令が16または32ﾋﾞ
ｯﾄ
幅のため、このﾌﾗｯｼｭﾒﾓﾘ
$0000
は1/2
/4K×16ﾋﾞ
ｯﾄ
として構成されます。
ﾌﾗｯｼｭﾒﾓﾘ
は最低10,
000回の消去/書き込み回数の耐久性があります。ATt
i
ny261A/
ﾌﾟ
ﾛｸﾞ
ﾗﾑ用
461A/861Aのﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ(
PC)
は10/11/12ﾋﾞ
ｯﾄ
幅で、従って1/2/4Kﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
位置
ﾌﾗｯｼｭﾒﾓﾘ
のｱﾄ
ﾞ
ﾚｽ指定能力です。107頁の「ﾒﾓﾘﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
」はSPI
ﾋﾟ
ﾝを使用するﾌﾗｯｼｭﾒﾓﾘ
の直
1/2/4K×16
列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
の詳細な記述を含みます。
$03FF/$07FF/$0FFF
定数表はﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
の全ｱﾄ
ﾞ
ﾚｽ空間に配置できます。(
LPM命令記述参照)
命令の取得と実行のﾀｲﾐ
ﾝｸﾞ
図は8頁の「命令実行ﾀｲﾐ
ﾝｸﾞ
」で示されます。
5.
2.ﾃﾞ
ｰﾀ用SRAM ﾒﾓﾘ
図5-2.
はATt
i
ny
261A/461A/861AのSRAMﾒﾓﾘ
構成方法を示します。
図5-2.ﾃﾞ
ｰﾀﾒﾓﾘ配置図
下位のﾃﾞ
ｰﾀﾒﾓﾘ
位置はﾚｼﾞ
ｽﾀﾌｧｲﾙ、I
/Oﾒﾓﾘ
、ﾃﾞ
ｰﾀ用内蔵SRAMに
ｱﾄ
ﾞ
ﾚｽ
充てます。先頭の32位置はﾚｼﾞ
ｽﾀﾌｧｲﾙ、次の64位置は標準I
/Oﾒﾓﾘ
、
R
0
$
0
0
00
ﾚｼﾞ
ｽﾀﾌｧｲﾙ
∼
∼
そして最後の128/256/512位置はﾃﾞ
ｰﾀ用内蔵SRAMに充てます。
(
32×8)
R31
$001F
直接、間接、変位付き間接、事前減少付き間接、事後増加付き間接の
$
0
0
$0020
I
/Oﾚｼﾞ
ｽﾀ
∼
∼
5つの異なるｱﾄ
ﾞ
ﾚｽ指定種別でﾃﾞ
ｰﾀﾒﾓﾘ
(
空間)
を網羅します。ﾚｼﾞ
ｽﾀ
(
64×8)
$3F
$005F
ﾌｧｲﾙ内のﾚｼﾞ
ｽﾀR26∼R31は間接ｱﾄ
ﾞ
ﾚｽ指定ﾎﾟ
ｲﾝﾀ用ﾚｼﾞ
ｽﾀが特徴で
$0060
$0060
内蔵SRAM
す。
∼
∼
(
128/25
6/512×8) $0x
x
F
$00DF/$
015F/$025F
直接ｱﾄ
ﾞ
ﾚｽ指定はﾃﾞ
ｰﾀ空間全体に届きます。
変位付き間接動作はYまたはZﾚｼﾞ
ｽﾀで与えられる基準ｱﾄ
ﾞ
ﾚｽからの 注:
赤字はI
/Oｱﾄ
ﾞ
ﾚｽ
6
3ｱﾄ
ﾞ
ﾚｽ位置に届きます。
自動の事前減少付きと事後増加付きのﾚｼﾞ
ｽﾀ間接ｱﾄ
ﾞ
ﾚｽ指定動作を使用するとき、(
使用される)
X,
Y,
Zｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀは減少(
-1)
また
は増加(
+1)
されます。
ATt
i
ny
261A/461A/861Aの32個の汎用ﾚｼﾞ
ｽﾀ、64個のI
/Oﾚｼﾞ
ｽﾀ、128/256/512ﾊﾞ
ｲﾄ
のﾃﾞ
ｰﾀ用内蔵SRAMはこれら全てのｱﾄ
ﾞ
ﾚｽ指定
種別を通して全部ｱｸｾｽできます。ﾚｼﾞ
ｽﾀﾌｧｲﾙは7頁の「汎用ﾚｼﾞ
ｽﾀﾌｧｲﾙ」で記述されます。
5
.
2
.
1.ﾃﾞ
ｰﾀﾒﾓﾘｱｸｾｽﾀｲﾐ
ﾝｸﾞ
本節は内部ﾒﾓﾘｱｸｾｽに対する一般的なｱｸｾｽﾀｲﾐ
ﾝｸﾞ
の 図5-3.ﾃﾞ
ｰﾀ用内蔵SRAMｱｸｾｽ周期
概念を記述します。ﾃﾞ
ｰﾀ用内蔵SRAMｱｸｾｽは図5-3.
で図
T1
解されるように2
c
l
k
CPU周期で実行されます。
CPUｸﾛｯｸc
l
k
CPU
(
訳注)内蔵SRAMのｱｸｾｽを含む代表的な命令はT1,
T2の
直前のｱﾄ
ﾞ
ﾚｽ
ｱﾄ
ﾞ
ﾚｽ
2周期で実行され、T1で対象ｱﾄ
ﾞ
ﾚｽを取得/(
算出)
/
確定し、T2で実際のｱｸｾｽが行われます。後続する
ﾃﾞ
ｰﾀ
書き込み
(
T1)
は次の命令のT1です。
WR
読み込み
10
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ﾃﾞ
ｰﾀ
RD
T2
有効ｱﾄ
ﾞ
ﾚｽ
(
T1)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
5
.
3.ﾃﾞ
ｰﾀ用EEPROMﾒﾓﾘ
ATt
i
ny
261A/461A/861Aは128/256/512ﾊﾞ
ｲﾄ
のﾃﾞ
ｰﾀ用EEPROMを含みます。それは単一ﾊﾞ
ｲﾄ
が読み書きできる分離したﾃﾞ
ｰﾀ空間
として構成されます。EEPROMは最低100,
000回の消去/書き込み回数の耐久性があります。CPUとEEPROM間のｱｸｾｽは以降の
EEPROMｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀ、EEPROMﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ、EEPROM制御ﾚｼﾞ
ｽﾀで詳細に記述されます。EEPROMの直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
の詳細な
記述については110頁の「直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
」をご覧ください。
5
.
3.
1.EEPROMｱｸｾｽ
EEPROMｱｸｾｽﾚｼﾞ
ｽﾀはI
/O空間でｱｸｾｽ可能です。
EEPROMの消去/書き込み(
訳注:
原文はｱｸｾｽ)
時間は表5-1.
で与えられます。(
書き込みは)
自己ﾀｲﾐ
ﾝｸﾞ
機能ですが、使用者ｿﾌﾄ
ｳｪｱ
は次ﾊﾞ
ｲﾄ
が書ける時を検知してください。使用者ｺｰﾄ
ﾞ
がEEPROMに書く命令を含む場合、いくつかの予防処置が取られなければな
りません。厳重に濾波した電源では電源の投入/切断でVCCが緩やかに上昇または下降しそうです。これはﾃﾞ
ﾊﾞ
ｲｽが何周期かの時
間、使用されるｸﾛｯｸ周波数に於いて最小として示されるより低い電圧で走行する原因になります。これらの状態で問題を避ける方法
の詳細については12頁の「EEPROMﾃﾞ
ｰﾀ化けの防止」をご覧ください。
予期せぬEEPROM書き込みを防止するため特別な書き込み手順に従わなければなりません。この詳細についてはEEPROM制御
ﾚｼﾞ
ｽﾀの説明と以下の「
非分離ﾊﾞ
ｲﾄ
書き込み」と「分離ﾊﾞ
ｲﾄ
書き込み」を参照してください。
EEPROMが読まれると、CPUは次の命令が実行される前に4ｸﾛｯｸ周期停止されます。EEPROMが書かれると、CPUは次の命令が実
行される前に2ｸﾛｯｸ周期停止されます。
5
.
3.
2.非分離ﾊﾞ
ｲﾄﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
非分離ﾊﾞ
ｲﾄﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
の使用は最も簡単な動作です。EEPROMにﾊﾞ
ｲﾄ
を書くとき、使用者はEEARにｱﾄ
ﾞ
ﾚｽ、EEDRにﾃﾞ
ｰﾀを書かな
ければなりません。EEPMnﾋﾞ
ｯﾄ
が'
00'
ならば、(
EEMPEが1を書かれる後の4周期内の)
EEPEの1書き込みは消去/書き込み動作を起
動します。消去と書き込みの両周期は1操作で行われ、総ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
時間は表5-1.
で与えられます。EEPEﾋﾞ
ｯﾄ
は消去と書き込み動
作が完了されるまで設定(
1)
に留まります。ﾃﾞ
ﾊﾞ
ｲｽがﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作中、他のどのEEPROM操作の実行も不可能です。
5
.
3.
3.分離ﾊﾞ
ｲﾄﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
2つの異なる操作として消去と書き込み周期を分離することが可能です。これは或る時間制限(
代表的には電源電圧不足)
に対して
ｼｽﾃﾑが短いｱｸｾｽ時間を必要とする場合に有用かもしれません。この方法の優位性を得るため、書かれるべき位置が書き込み操作
前に消去されてしまっていることが必要とされます。しかし、消去と書き込みが分離されるため、時間が重大な操作の実行をｼｽﾃﾑが
許す時(
代表的には電源投入後)
に消去操作を行うことが可能です。
5
.
3.
4.消去
ﾊﾞ
ｲﾄ
を消去するにはｱﾄ
ﾞ
ﾚｽがEEARに書かれなければなりません。EEPMnﾋﾞ
ｯﾄ
が'
01'
なら、EEMPEが1を書かれた後の4周期内の
EEPEの1書き込みは消去動作だけを起動します(
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
時間は表5-1.
で与えられます)
。EEPEﾋﾞ
ｯﾄ
は消去動作が完了されるまで
設定(
1)
に留まります。ﾃﾞ
ﾊﾞ
ｲｽがﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作中、他のどのEEPROM操作の実行も不可能です。
5
.
3.
5.書き込み
(
特定)
位置を書くため、使用者はEEARにｱﾄ
ﾞ
ﾚｽ、EEDRにﾃﾞ
ｰﾀを書かなければなりません。EEPMnﾋﾞ
ｯﾄ
が'
10'
なら、(
EEMPEが1を書
かれる後の4周期内の)
EEPEの1書き込みは書き込み動作だけを起動します(
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
時間は表5-1.
で与えられます)
。EEPEﾋﾞ
ｯﾄ
は
書き込み動作が完了されるまで設定(
1)
に留まります。書かれるべき位置が書き込み前に消去されてしまっていなければ、元の格納
ﾃﾞ
ｰﾀは失ったとみなされなければなりません。ﾃﾞ
ﾊﾞ
ｲｽがﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作中、他のどのEEPROM操作の実行も不可能です。
EEPROMｱｸｾｽの時間に校正済み内蔵RC発振器が使用されます。発振器周波数が19頁の「発振校正ﾚｼﾞ
ｽﾀ(
OSCCAL)
」で記述した
必要条件内であることを確かめてください。
11
5.
3.
6.ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
次のｺｰﾄ
ﾞ
例はｱｾﾝﾌﾞ
ﾘ
言語とC言語でのEEPROM消去、書き込み、または非分離書き込み関数を示します。本例は(
例えば全割り込
み禁止によって)
割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
E
E
P
R
O
M
_
W
R
: S
B
I
C E
E
C
R
,
E
E
P
E
;
EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
完了ならばｽｷｯﾌﾟ
R
J
M
P E
E
P
R
O
M
_
W
R
;
以前のEEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
完了まで待機
;
L
D
I
R
1
9
,
(
0
<
<
E
E
P
M
1
)
￨
(
0
<
<
E
E
P
M
0
)
;
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
種別値取得(
本例は非分離)
O
U
T
E
E
C
R
,
R
1
9
;
対応ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
種別設定
O
U
T
E
E
A
R
H
,
R
1
8
;
EEPROMｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
設定
O
U
T
E
E
A
R
L
,
R
1
7
;
EEPROMｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
設定
O
U
T
E
E
D
R
,
R
1
6
;
EEPROM書き込み値を設定
S
B
I
E
E
C
R
,
E
E
M
P
E
;
EEPROM主ﾌﾟ
ﾛｸﾞ
ﾗﾑ許可ﾋﾞ
ｯﾄ
設定
S
B
I
E
E
C
R
,
E
E
P
E
;
EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
開始(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ許可ﾋﾞ
ｯﾄ
設定)
R
E
T
;
呼び出し元へ復帰
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
v
o
i
dE
E
P
R
O
M
_
w
r
i
t
e
(
u
n
s
i
g
n
e
di
n
tu
i
A
d
d
r
e
s
s
,u
n
s
i
g
n
e
dc
h
a
ru
c
D
a
t
a
)
{
w
h
i
l
e
(
E
E
C
R&(
1
<
<
E
E
P
E
)
)
;
/*以前のEEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
完了まで待機 */
E
E
C
R=(
0
<
<
E
E
P
M
1
)
￨
(
0
<
<
E
E
P
M
0
)
;
/*対応ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
種別設定 */
E
E
A
R=u
i
A
d
d
r
e
s
s
;
/*EEPROMｱﾄ
ﾞ
ﾚｽ設定 */
E
E
D
R=u
c
D
a
t
a
;
/*EEPROM書き込み値を設定 */
E
E
C
R￨
=(
1
<
<
E
E
M
P
E
)
;
/*EEPROM主ﾌﾟ
ﾛｸﾞ
ﾗﾑ許可 */
E
E
C
R￨
=(
1
<
<
E
E
P
E
)
;
/*EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
開始 */
}
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
次のｺｰﾄ
ﾞ
例はｱｾﾝﾌﾞ
ﾘ
言語とC言語でのEEPROM読み込み関数を示します。本例は割り込みが制御され、これらの関数実行中に割り
込みが起きない前提です。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
E
E
P
R
O
M
_
R
D
: S
B
I
C E
E
C
R
,
E
E
P
E
R
J
M
P E
E
P
R
O
M
_
R
D
;
O
U
T
E
E
A
R
H
,
R
1
8
O
U
T
E
E
A
R
L
,
R
1
7
S
B
I
E
E
C
R
,
E
E
R
E
I
N
R
1
6
,
E
E
D
R
R
E
T
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
u
n
s
i
g
n
e
dc
h
a
rE
E
P
R
O
M
_
r
e
a
d
(
u
n
s
i
g
n
e
di
n
tu
i
A
d
d
r
e
s
s
)
{
w
h
i
l
e
(
E
E
C
R&(
1
<
<
E
E
P
E
)
)
;
E
E
A
R=u
i
A
d
d
r
e
s
s
;
E
E
C
R￨
=(
1
<
<
E
E
R
E
)
;
r
e
t
u
r
nE
E
D
R
;
}
;
EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
完了ならばｽｷｯﾌﾟ
;
以前のEEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
完了まで待機
;
EEPROMｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
設定
;
EEPROMｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
設定
;
EEPROM読み出し開始(
読み込み許可ﾋﾞ
ｯﾄ
設定)
;
EEPROM読み出し値を取得
;
呼び出し元へ復帰
/*以前のEEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
完了まで待機 */
/*EEPROMｱﾄ
ﾞ
ﾚｽ設定 */
/*EEPROM読み出し開始 */
/*EEPROM読み出し値を取得,
復帰 */
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
5
.
3.
7.EEPROMﾃﾞ
ｰﾀ化けの防止
低VCCの期間中、正しく動作するための供給電圧がCPUとEEPROMに対して低すぎるためにEEPROMﾃﾞ
ｰﾀが化け得ます。これらの
問題はEEPROMを使用する基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。
EEPROMﾃﾞ
ｰﾀ化けは電圧が低すぎる時の2つの状態によって起こされ得ます。1つ目として、EEPROMへの通常の書き込み手順は
正しく動作するための最低電圧が必要です。2つ目として、供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。
EEPROMﾃﾞ
ｰﾀ化けは次の推奨設計によって容易に避けられます。
不充分な供給電源電圧の期間中、AVRのRESETを活性(
Low)
に保ってください。これは内蔵低電圧検出器(
BOD)
を許可することによ
って行えます。内蔵BODの検出電圧が必要とした検出電圧と一致しない場合、外部低VCCﾘ
ｾｯﾄ
保護回路が使用できます。書き込
み動作実行中にﾘ
ｾｯﾄ
が起こると、この書き込み操作は供給電源電圧が充分ならば(
継続)
完了されます。
12
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
5
.
4.I
/Oﾒﾓﾘ(
ﾚｼﾞ
ｽﾀ)
ATt
i
ny
261A/461A/861AのI
/O空間定義は178頁の「I
.
/Oﾚｼﾞ
ｽﾀ一覧」で示されます。
全てのI
/Oと周辺機能部はI
/O空間に配置されます。全てのI
/O位置はI
/O空間と32個の汎用作業ﾚｼﾞ
ｽﾀ間のﾃﾞ
ｰﾀ転送を可能にす
るLD/LDS/LDD命令とST/STS/STD命令を用いてｱｸｾｽされます。ｱﾄ
ﾞ
ﾚｽ範囲$00∼$1F内のI
/Oﾚｼﾞ
ｽﾀはSBI
命令とCBI
命令の使用
で直接的にﾋﾞ
ｯﾄｱｸｾｽ可能です。これらのﾚｼﾞ
ｽﾀではSBI
SとSBI
C命令の使用によって単一ﾋﾞ
ｯﾄ
値が検査できます。より多くの詳細に
ついては「命令一覧」項を参照してください。I
/O指定命令I
NとOUTを使用するとき、I
/Oｱﾄ
ﾞ
ﾚｽ$00∼$3Fが使用されなければなりませ
ん。LD命令とST命令を使用し、ﾃﾞ
ｰﾀ空間としてI
/Oﾚｼﾞ
ｽﾀをｱｸｾｽするとき、これらのｱﾄ
ﾞ
ﾚｽに$20が加算されなければなりません。
将来のﾃﾞ
ﾊﾞ
ｲｽとの共通性を保つため、ｱｸｾｽされる場合、予約ﾋﾞ
ｯﾄ
は0が書かれるべきです。予約済みI
/Oﾒﾓﾘｱﾄ
ﾞ
ﾚｽは決して書かれ
るべきではありません。
状態ﾌﾗｸﾞ
のいくつかはそれらへ論理1を書くことによって解除(
0)
されます。CBI
とSBI
命令は指定ﾋﾞ
ｯﾄ
だけを操作し、従って状態ﾌﾗｸﾞ
のようなものを含むﾚｼﾞ
ｽﾀに使用できることに注意してください。CBI
とSBI
命令は(
I
/Oｱﾄ
ﾞ
ﾚｽ)
$00∼$1Fの範囲のﾚｼﾞ
ｽﾀでだけ動作しま
す。
I
/Oと周辺制御ﾚｼﾞ
ｽﾀは以降の項で説明されます。
5
.
4.
1.汎用I
/Oﾚｼﾞ
ｽﾀ
ATt
i
ny
261A/461A/861Aは3つの汎用I
/Oﾚｼﾞ
ｽﾀを含みます。これらのﾚｼﾞ
ｽﾀはどの情報の格納にも使用でき、特に全体変数や状態
ﾌﾗｸﾞ
の格納に有用です。(
I
/O)
ｱﾄ
ﾞ
ﾚｽ範囲$00∼$1Fの汎用I
/Oﾚｼﾞ
ｽﾀはSBI
,
CBI
,
SBI
S,
SBI
C命令の使用で直接ﾋﾞ
ｯﾄｱｸｾｽが可能で
す。
5
.
5.ﾒﾓﾘ関係ﾚｼﾞ
ｽﾀ
5
.
5.
1.EEPROMｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀ(
EEPROM Addr
e
s
sRe
g
i
s
t
e
r
)EEARH,
EEARL(
EEAR)(
訳注:
H/Lﾚｼﾞ
ｽﾀを纏めました。)
ﾋﾞ
ｯﾄ
$1F(
$3F)
Re
a
d/
Wr
i
t
e
初期値
ﾋﾞ
ｯﾄ
$1E(
$3E)
Re
a
d/
Wr
i
t
e
初期値
■
1
5
14
13
12
11
10
9
-
-
-
-
-
-
-
R
0
R
0
R
0
R
0
R
0
R
0
R
0
7
6
(
EEAR7) EEAR6
R/W
不定
5
4
3
2
1
EEAR5
EEAR4
EEAR3
EEAR2
EEAR1
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
8
(
EEAR8) EEARH
R/W
不定
0
EEAR0 EEARL
R/W
不定
ﾋﾞ
ｯﾄ
15∼9-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
ﾋﾞ
ｯﾄ
8∼0-EEAR8∼0:EEPROMｱﾄ
ﾞ
ﾚｽ(
EEPROM Addr
e
s
s
)
EEPROMｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀ(
EEARHとEEARL)
は128/256/512ﾊﾞ
ｲﾄ
EEPROM空間のEEPROMｱﾄ
ﾞ
ﾚｽを指定します。EEPROMﾃﾞ
ｰﾀﾊﾞ
ｲﾄ
は
0∼127/255/511間で直線的に配されます。EEARの初期値は不定です。EEPROMがｱｸｾｽされるであろう前に適切な値が書かれね
ばなりません。ATt
i
n
y
261A/461Aの未使用ﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
5
.
5.
2.EEPROMﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
EEPROM Da
t
aRe
g
i
s
t
e
r
)EEDR
ﾋﾞ
ｯﾄ
$1D(
$3D)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) EEDR
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼0-EEDR7∼0:EEPROMﾃﾞ
ｰﾀ(
EEPROM Da
t
a
)
EEPROM書き込み操作に対してEEDRはEEPROMｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀ(
EEAR)
で与えたｱﾄ
ﾞ
ﾚｽのEEPROMへ書かれるべきﾃﾞ
ｰﾀを含みます。
EEPROM読み込み操作に対してEEDRはEEARで与えたｱﾄ
ﾞ
ﾚｽのEEPROMから読み出したﾃﾞ
ｰﾀを含みます。
5.
5.
3.EEPROM制御ﾚｼﾞ
ｽﾀ(
EEPROM Cont
r
olRe
g
i
s
t
e
r
)EECR
ﾋﾞ
ｯﾄ
$1C(
$3C)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
-
-
EEPM1
EEPM0
EERI
E
EEMPE
EEPE
EERE
R
0
R
0
R/W
不定
R/W
不定
R/W
0
R/W
0
R/W
不定
R/W
0
EECR
ﾋﾞ
ｯﾄ
7-Res:予約 (
Re
s
e
r
v
e
d)
このﾋﾞ
ｯﾄ
は将来の使用に予約されており、常に0として読まれます。将来のAVRﾃﾞ
ﾊﾞ
ｲｽとの共通性のため、常に本ﾋﾞ
ｯﾄ
へ0を書いてく
ださい。読み込み後、本ﾋﾞ
ｯﾄ
を遮蔽排除してください。
13
■
ﾋﾞ
ｯﾄ
6-Res:予約 (
Re
s
e
r
v
e
d)
このﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
5,
4-EEPM1,
0:
EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
種別 (
EEPROM Pr
og
r
a
mi
ngModeBi
t
s
)
EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
種別ﾋﾞ
ｯﾄ
設定はEEPROMﾌﾟ
ﾛ 表5-1.EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
種別
ｸﾞ
ﾗﾐ
ﾝｸﾞ
許可(
EEPE)
書き込み時にどのﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
EEPM1EEPM0 ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
時間
動作
動作が起動されるかを定義します。1つの非分離
0
0
3.
4ms
1操作での消去と書き込み(
非分離操作)
操作(
旧値消去と新値書き込み)
、または2つの異な
0
1
1
.
8
m
s
消去のみ
る操作として消去と書き込み操作を分離してﾃﾞ
ｰﾀ
をﾌﾟ
ﾛｸﾞ
ﾗﾑする(
書く)
ことが可能です。各動作に対
1
0
1.
8ms
書き込みのみ
するﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
時間は表5-1.
で示されます。EEPE
1
1
将来使用に予約
が設定(
1)
されている間はEEPMnへのどの書き込
みも無視されます。ﾘ
ｾｯﾄ
中、EEPMnﾋﾞ
ｯﾄ
はEEPROMがﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
作業中を除いて'
00'
にﾘ
ｾｯﾄ
されます。
■
ﾋﾞ
ｯﾄ
3-EERI
E:EEPROM操作可割り込み許可 (
EEPROM Re
a
dyI
nt
e
r
r
uptEna
bl
e
)
EERI
Eの1書き込みはｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されているなら、EEPROM操作可割り込みを許可しま
す。EERI
Eの0書き込みは、この割り込みを禁止します。EEPROM操作可割り込みは不揮発性ﾒﾓﾘ
(
ﾌﾗｯｼｭﾒﾓﾘ
とEEPROM)
がﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
の準備可ならば継続する割り込みを発生します。
■
ﾋﾞ
ｯﾄ
2-EEMPE:EEPROM主ﾌﾟ
ﾛｸﾞ
ﾗﾑ許可 (
EEPROM Ma
s
t
e
rPr
og
r
a
mEna
bl
e
)
EEMPEﾋﾞ
ｯﾄ
はEEPROMﾌﾟ
ﾛｸﾞ
ﾗﾑ許可(
EEPE)
ﾋﾞ
ｯﾄ
の1書き込みが有効か無効かどちらかを決めます。
EEMPEが設定(
1)
されると、4ｸﾛｯｸ周期内のEEPE設定(
1)
は選択したｱﾄ
ﾞ
ﾚｽのEEPROMをﾌﾟ
ﾛｸﾞ
ﾗﾑします。EEMPEが0なら、EEPE設定
(
1)
は無効です。EEMPEがｿﾌﾄ
ｳｪｱによって設定(
1)
されてしまうと、4ｸﾛｯｸ周期後にﾊｰﾄ
ﾞ
ｳｪｱがこのﾋﾞ
ｯﾄ
を0に解除します。
■
ﾋﾞ
ｯﾄ
1-EEPE:EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾑ許可 (
EEPROM Pr
og
r
a
mEna
bl
e
)
EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾑ許可信号(
EEPE)
はEEPROMへのﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可信号です。EEPEが(
1を)
書かれると、EEPROMはEEPMnﾋﾞ
ｯﾄ
設定
に従ってﾌﾟ
ﾛｸﾞ
ﾗﾑされます。論理1がEEPEへ書かれる前にEEPROM主ﾌﾟ
ﾛｸﾞ
ﾗﾑ許可(
EEMPE)
ﾋﾞ
ｯﾄ
は1を書かれねばならず、さもなけ
ればEEPROM書き込み(
消去)
は行われません。書き込み(
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
)
ｱｸｾｽ時間が経過されると、EEPROMﾌﾟ
ﾛｸﾞ
ﾗﾑ許可(
EEPE)
ﾋﾞ
ｯﾄ
はﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。EEPEが設定(
1)
されてしまうと、次の命令が実行される前にCPUは2周期停止されます。
■
ﾋﾞ
ｯﾄ
0-EERE:EEPROM読み込み許可 (
EEPROM Re
a
dEna
bl
e
)
EEPROM読み込み許可信号(
EERE)
はEEPROMへの読み込みｽﾄ
ﾛｰﾌﾞ
です。EEARに正しいｱﾄ
ﾞ
ﾚｽが設定されると、EEPROM読み出
しを起動するためにEEREﾋﾞ
ｯﾄ
は1を書かれなければなりません。EEPROM読み出しｱｸｾｽは(
その)
1命令で行われ、要求したﾃﾞ
ｰﾀは
直ちに利用できます。EEPROMが読まれるとき、次の命令が実行される前にCPUは4周期停止されます。使用者は読み込み操作を
始める前にEEPEﾋﾞ
ｯﾄ
をﾎﾟ
ｰﾘ
ﾝｸﾞ
すべきです。書き込み(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
操作実行中の場合、EEPROMｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀ(
EEAR)
の変更もEEPRO
M読み込みもできません。
5
.
5.
4.汎用I
/Oﾚｼﾞ
ｽﾀ2(
Ge
ne
r
a
lPur
pos
eI
/O Re
g
i
s
t
e
r2)GPI
OR2
ﾋﾞ
ｯﾄ
$0C(
$2C)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
2
1
(
MSB)
R/W
0
0
(
LSB) GPI
OR2
R/W
0
5
.
5.
5.汎用I
/Oﾚｼﾞ
ｽﾀ1(
Ge
ne
r
a
lPur
pos
eI
/O Re
g
i
s
t
e
r1)GPI
OR1
ﾋﾞ
ｯﾄ
$0B(
$2B)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
(
MSB)
R/W
0
0
(
LSB) GPI
OR1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
2
1
R/W
0
5
.
5.
6.汎用I
/Oﾚｼﾞ
ｽﾀ0(
Ge
ne
r
a
lPur
pos
eI
/O Re
g
i
s
t
e
r0)GPI
OR0
ﾋﾞ
ｯﾄ
$0A(
$2A)
Re
a
d/Wr
i
t
e
初期値
14
7
6
5
4
3
(
MSB)
R/W
0
0
(
LSB) GPI
OR0
R/W
0
R/W
0
R/W
0
R/W
0
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
R/W
0
R/W
0
R/W
0
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
6
.ｸﾛｯ
ｸ体系
図6-1.
は主要なｸﾛｯｸ系統とそれらの配給を示します。全てのｸﾛｯｸが与えられた時間に於いて有効である必要はありません。消費電
力低減のため、21頁の「電力管理と休止形態」で記述される各種休止形態の使用によって、使用されていない部分のｸﾛｯｸが停止で
きます。ｸﾛｯｸ系統は以下で詳述されます。
図6-1.ｸﾛｯｸの配給
A/D変換器
c
l
k
ADC
CPUｺｱ
SRAM
c
l
k
CPU
AVRｸﾛｯｸ制御回路
ｸﾛｯｸ源
ﾘ
ｾｯﾄ
回路
ｼｽﾃﾑｸﾛｯｸ前置分周器
ｸﾛｯｸ多重器
一般入出力
c
l
k
I
/O
ﾌﾗｯｼｭﾒﾓﾘ
・EEPROM
c
l
k
FLASH
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
ﾞ
ｯｸﾞ
用
ｸﾛｯｸ ｳｫｯﾁﾄ
内蔵RC発振器
c
l
k
PCK
PLL発振器
c
l
k
PLL
外部ｸﾛｯｸ信号
ｸﾘ
ｽﾀﾙ用発振器
低周波数ｸﾘ
ｽﾀﾙ用発振器
校正付き内蔵RC発振器
6
.
1.ｸﾛｯｸ副系統
ｸﾛｯｸ副系統が以下の項目で詳述されます。
6.
1.
1.CPUｸﾛｯｸ
CPUｸﾛｯｸはAVRｺｱの動作と関係する系統部分に配給されます。このような部分の例は汎用ﾚｼﾞ
ｽﾀﾌｧｲﾙ、
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ、ｽﾀｯｸﾎﾟ
ｲﾝﾀを保持するﾃﾞ
ｰﾀﾒﾓﾘ
です。CPUｸﾛｯｸの停止はｺｱが一般的な操作や計算を実
行することを禁止します。
6.
1.
2.I
/Oｸﾛｯｸ
I
/Oｸﾛｯｸはﾀｲﾏ/ｶｳﾝﾀのようなI
/O部の大部分で使用されます。I
/Oｸﾛｯｸは外部割り込み部でも使用されま
すが、いくつかの外部割り込みは例えI
/Oｸﾛｯｸが停止されても検出されることをこのような割り込みに許す非
同期論理回路によって検出されることに注意してください。
6.
1.
3.ﾌﾗｯｼｭｸﾛｯｸ
ﾌﾗｯｼｭｸﾛｯｸはﾌﾗｯｼｭﾒﾓﾘｲﾝﾀｰﾌｪｰｽの動作を制御します。このﾌﾗｯｼｭｸﾛｯｸは常にCPUｸﾛｯｸと同時に活
動します。
c
l
k
CPU
c
l
k
I
/O
c
l
k
FLASH
ｼﾞ
ﾀﾙ回路によって生成される雑音を低減するた
6.
1.
4.A/D変換ｸﾛｯｸ A/D変換器には専用のｸﾛｯｸ範囲が提供されます。これはﾃﾞ
c
l
k
ADC
めにCPUとI
/Oｸﾛｯｸの停止を許します。これはより正確なA/D変換結果を与えます。
上の
6.
1.
5.高速周辺ｸﾛｯｸ 選択された周辺機能はCPUｺｱよりも高い周波数でｸﾛｯｸ駆動することができます。高速周辺ｸﾛｯｸはﾁｯﾌﾟ
c
l
k
PCK
PLL回路によって生成されます。
6
.
1.
6.PLLｼｽﾃﾑｸﾛｯｸPLLはｼｽﾃﾑｸﾛｯｸを生成するのにも使用することができます。このｸﾛｯｸ信号はCPUの過ｸﾛｯｸを避けるため
c
l
k
PLL
に前置分周することができます。
6
.
2.ｸﾛｯｸ元
このﾃﾞ
ﾊﾞ
ｲｽには右で示されるようにﾌﾗｯｼｭﾋｭｰｽﾞﾋﾞ
ｯﾄ
によ 表6-1.ｸﾛｯｸ種別対PB4
,
PB5
の機能
って選択可能な後続のｸﾛｯｸ元選択があります。選択した
ｸﾛｯ
ｸ種別
CKSEL3∼0 PB4
PB5
ｸﾛｯｸ元からのｸﾛｯｸはAVRｸﾛｯｸ発生器への入力で、適切な
外部ｸﾛｯｸ信号
0
0
0
0
XTAL1 I
/
O
部署へ配給されます。
PLLｸﾛｯｸ(
PCK/
4
=
1
6
/
8
MHz
)
0
0
0
1
各ｸﾛｯｸ選択に対する様々な選択は次項で得られます。CP
校正付き内蔵RC発振器(
8
MHz
)
0
0
1
0
I
/
O
I
/
O
Uがﾊﾟ
ﾜｰﾀﾞ
ｳﾝから起動するとき、選択したｸﾛｯｸ元は命令実
ｳ
ｫ
ｯ
ﾁ
ﾄ
ﾞ
ｯ
ｸ
ﾞ
発振器(
1
2
8
k
H
z
)
0
0
1
1
行開始前に安定な発振器動作を保証する起動時間に使用
外部低周波数ｸﾘ
ｽﾀﾙ発振子
0
1
x
x
されます。CPUがﾘ
ｾｯﾄ
から始まるとき、これらは通常動作開
始前に安定電圧へ達するのを電源に許す付加遅延です。
0
.
4
∼0
.
9
MHz
1
0
0
x
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器は、この起動時間の実時間部のﾀｲﾐ
ﾝｸﾞ
に
0
.
9
∼3
MHz
1
0
1
x
XTAL1 XTAL2
外部ｸﾘ
ｽﾀﾙ/
使用されます。各計時終了に使用されるｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
(
WDT)
ｾﾗﾐ
ｯｸ発振子
3
∼8
MHz
1
1
0
x
発振器の各周期数は表6-2.
で示されます。
8
∼2
0
MHz
1
1
1
x
表6-2.WDT発振器の代表計時終了値、周期数
注:1
=
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ、0
=
ﾌﾟ
ﾛｸﾞ
ﾗﾑ
代表的計時終了値
周期数
4.
0ms
512
64ms
8K(
8192)
15
6
.
2.
1.外部ｸﾛｯｸ信号
外部ｸﾛｯｸ元からﾃﾞ
ﾊﾞ
ｲｽを駆動するには、CLKI
が図6-2.
で示されるように駆動される 図6-2.外部ｸﾛｯｸ信号駆動接続図
べきです。外部ｸﾛｯｸでﾃﾞ
ﾊﾞ
ｲｽを走行するためには、CKSELﾋｭｰｽﾞ
が'
0000'
にﾌﾟ
ﾛｸﾞ
ﾗﾑ
(
設定)
されなければなりません。
外部ｸﾛｯｸ信号
CLKI
/XTAL1
このｸﾛｯｸ元が選択されると、起動時間は表6-3.
で示されるようにSUTﾋｭｰｽﾞ
によって決
定されます。
GND
表6-3
.外部ｸﾛｯｸ信号駆動用起動遅延時間選択表
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝからの
ﾘｾｯﾄ
からの付加遅延
SUT1,
0
推奨使用法
起動遅延時間
時間 (
VCC=5.
0
V)
00
6×CK
14×CK
低電圧検出(
BOD)
ﾘ
ｾｯﾄ
許可
01
6×CK
14
×CK+4ms
高速上昇電源
10
6×CK
14
×CK+64ms
低速上昇電源
11
(
予約)
外部ｸﾛｯｸを供給するとき、MCUの安定な動作を保証するために供給したｸﾛｯｸ周波数の急な変化を避けることが必要とされます。或
るｸﾛｯｸ周期から次への2%
より大きな周波数変化は予測されない事態を引き起こします。このようなｸﾛｯｸ周波数での変化中、MCUは
ﾘ
ｾｯﾄ
に保たれるのを保証することが必要とされます。
ｼｽﾃﾑｸﾛｯｸ前置分周器が安定な動作を保証しながら、内部ｸﾛｯｸ周波数の実行時変更の実現に使用できることに注意してください。
詳細については19頁の「ｼｽﾃﾑｸﾛｯｸ前置分周器」を参照してください。
6
.
2.
2.高周波数PLLｸﾛｯｸ-PLLCLK
内部PLLは供給元入力よりも8倍高い周波数でｸﾛｯｸ信号を生成します。PLLは供給元として内部8MHz
発振器の出力を使用し、既定
設定は64MHz
の高速周辺ｸﾛｯｸ信号を生成します。
高速周辺ｸﾛｯｸ(
c
l
k
はﾀｲﾏ/ｶｳﾝﾀ用のｸﾛｯｸ元として選択することができ、PLL出力の前置分周版はｼｽﾃﾑｸﾛｯｸとして選択するこ
PCK)
とができます。PLLｸﾛｯｸ体系の詳細な図解については図6-3.
をご覧ください。
図6-3.高速周辺ｸﾛｯｸ(
PCK)
構成図
CLKPS3∼0
CKSELﾋｭｰｽﾞ
LSM
PLLE
OSCCAL
XTAL1
XTAL2
固定化
検出器
内蔵RC発振器
8.
0MHz
1/2
4MHz
PLL
×8
PCK
(
c
l
k
PCK)
64/32MHz
1/4
外部用発振器
PLOCK
16MHz
8MHz
ｼｽﾃﾑｸﾛｯｸ
前置分周器
CK
内部PLLはCKSELﾋｭｰｽﾞ
が'
0001'
に設定される時と、PLL制御/状態ﾚｼﾞ
ｽﾀ(
PLLCSR)
のPLL許可(
PLLE)
ﾋﾞ
ｯﾄ
が設定(
1)
される時に許
可されます。内部発振器とPLLはﾊﾟ
ﾜｰﾀﾞ
ｳﾝとｽﾀﾝﾊﾞ
ｲの休止形態でOFFに切り替えられます。
PLLCSRの低速動作(
LSM)
ﾋﾞ
ｯﾄ
設定(
1)
時、PLLは内部8MHz
発振器出力の使用からその2分周出力の使用に切り替えます。高速周
辺ｸﾛｯｸの周波数は結果的に2分周され、32MHz
のｸﾛｯｸ周波数に帰着します。PLLCLKがｼｽﾃﾑｸﾛｯｸとして使用される場合、LSM
ﾋﾞ
ｯﾄ
は設定することができません。
PLLが内部8MHz
発振器の出力に固定化されるため、発振校正ﾚｼﾞ
ｽﾀ(
OSCCAL)
経由の発振器調整は高速周辺ｸﾛｯｸの周波数も変
えます。内部発振器の周波数を8MHz
以上に調整可能でも、高速周辺ｸﾛｯｸは飽和し、約85MHz
での発振に留まるでしょう。この場合
のPLLはもはや内部発振器ｸﾛｯｸに固定化されていません。従ってPLLを正しい動作範囲に保つため、発振器周波数が8MHz
を越え
ないようにOSCCALﾚｼﾞ
ｽﾀを設定することが推奨されます。
PLLCSRのPLL固定化検出(
PLOCK)
ﾋﾞ
ｯﾄ
はPLLが固定化されている時に設定(
1)
されます。
CKSELﾋｭｰｽﾞﾋﾞ
ｯﾄ
の'
0001'
設定は表6-4.
で示されるように、ｼｽﾃﾑｸﾛｯｸとして4分周された 表6-4.高周波数PLLｸﾛｯｸ動作種別
PLL出力が使用されます。
CKSEL3∼0
公称周波数
PLL出力がｸﾛｯｸ元として選択されると、起動時間は表6-5.
で示されるようにSUTﾋｭｰｽﾞ
によ
16MHz
0
0
0
1
って決められます。
16
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
表6-5.高周波数PLLｸﾛｯｸ用起動遅延時間選択表
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝからの
電源ONﾘｾｯ
ﾄ
からの付加
SUT1,
0
推奨使用法
起動遅延時間
遅延時間 (
VCC=5.
0V)
00
(
1K+14)
×CK+4ms
4ms
低電圧検出(
BOD)
ﾘ
ｾｯﾄ
許可
01
(
16K+14)
×CK+4ms
4ms
高速上昇電源
10
(
1K+14)
×CK+64ms
4ms
低速上昇電源
(
16K+14)
×CK+64ms
4ms
低速上昇電源
11
6
.
2.
3.校正付き8MHz
内蔵RC発振器
既定で校正された内蔵RC発振器は概ね8MHz
ｸﾛｯｸ信号を供給します。電圧と温度に依存しますが、このｸﾛｯｸは使用者によって高
精度な校正ができます。より多くの詳細については120頁の表19-2.
と141頁、158頁、175頁の「内部発振器」をご覧ください。本ﾃﾞ
ﾊﾞ
ｲ
ｽはCKDI
V8ﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
で出荷されます。より多くの詳細については19頁の「ｼｽﾃﾑｸﾛｯｸ前置分周器」をご覧ください。
このｸﾛｯｸは表6-6.
で示されるようにCKSELﾋｭｰｽﾞ
のﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
によってｼｽﾃﾑｸﾛｯｸとして選択できます。選択したなら、外部部品なし
で動作します。ﾘ
ｾｯﾄ
中、ﾊｰﾄ
ﾞ
ｳｪｱが発振校正(
OSCCAL)
ﾚｼﾞ
ｽﾀに予めﾌﾟ
ﾛｸﾞ
ﾗﾑされた校正値ﾊﾞ
ｲﾄ
を設定し、これによって内部発振器
を自動的に校正します。この校正の精度は表19-2.
で工場校正として示されます。
この発振器が選択されると、起動時間は表6-7.
で示されるようにSUTﾋｭｰｽﾞ
によって決定されます。
表6-6.校正付き内蔵RC発振器動作種別
注:ﾃﾞ
ﾊﾞ
ｲｽはこの選択で出荷されます。
CKSEL3∼0
公称周波数
注:この8MHz
周波数がﾃﾞ
ﾊﾞ
ｲｽ仕様(
VCCに依存)
を越える場合、内部周波数を8分
0010
8.
0MHz
周するためにCKDI
V8ﾋｭｰｽﾞ
をﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
にできます。
表6-7
.校正付き内蔵RC発振器用起動遅延時間選択表
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝからの
ﾘｾｯﾄ
からの付加遅延
SUT1,
0
推奨使用法
起動遅延時間
時間 (
VCC=5.
0
V)
注1) 低電圧検出(
00
6×CK
14×CK (
BOD)
ﾘ
ｾｯﾄ
許可
01
6×CK
14×CK+4ms
高速上昇電源
10 (
6×CK
14×CK+64ms
低速上昇電源
注2)
11
(
予約)
注1:RSTDI
SBLﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されると、ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作への移行可を保証するため、付加遅延時間は14×CK+4ms
に増や
されます。
注2:ﾃﾞ
ﾊﾞ
ｲｽはこの選択で出荷されます。
ｿﾌﾄ
ｳｪｱからOSCCALﾚｼﾞ
ｽﾀを変更することによって(
発振校正ﾚｼﾞ
ｽﾀ(
OSCCAL)
参照)
、工場校正を使用するよりも高い精度を得るこ
とができます。この校正の精度は表19-2
.
で使用者校正として示されます。
この発振器がﾁｯﾌﾟ
(
ｼｽﾃﾑ)
ｸﾛｯｸとして使用されるとき、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器は未だｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏとﾘ
ｾｯﾄ
付加遅延ﾀｲﾏに使用されます。
予め設定された校正値のより多くの情報については109
頁の「発振校正値ﾊﾞ
ｲﾄ
」項をご覧ください。
6
.
2.
4.128k
Hz
内部発振器
128k
Hz
内部発振器は128k
Hz
のｸﾛｯｸを供給する低電力発振器です。この周波数は供給電圧、温度、1群の変化に依存します。この
ｸﾛｯｸはCKSELﾋｭｰｽﾞ
を'
0011'
にﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
(
設定)
することによってｼｽﾃﾑｸﾛｯｸとして選択できます。
このｸﾛｯｸ元が選択されると、起動時間は表6-8.
で示されるようにSUTﾋｭｰｽﾞ
によって決定されます。
表6-8
.12
8k
Hz
内部発振器用起動遅延時間選択表
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝからの
ﾘｾｯﾄ
からの
SUT1,
0
推奨使用法
起動遅延時間
付加遅延時間
注1) 低電圧検出(
00
6×CK
14×CK (
BOD)
ﾘ
ｾｯﾄ
許可
01
6×CK
14
×CK+4ms
高速上昇電源
10
6×CK
14
×CK+64ms
低速上昇電源
11
(
予約)
注1:RSTDI
SBLﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されると、ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作への移行可を保証するため、付加遅延時間は14×CK+4ms
に増や
されます。
17
6
.
2.
5.低周波数ｸﾘｽﾀﾙ用発振器
ﾃﾞ
ﾊﾞ
ｲｽに対するｸﾛｯｸ元として時計用32.
768k
Hz
ｸﾘ
ｽﾀﾙを使用するには、CKSEL3∼0ﾋｭｰｽﾞ
の'
0100'
設定によって低周波数ｸﾘ
ｽﾀﾙ発
振器が選択されなければなりません。ｸﾘ
ｽﾀﾙは図6-4.
で示されるように接続されるべきです。32.
768kHz
ｸﾘ
ｽﾀﾙ用の適当な負荷容量
を探すには製造業者のﾃﾞ
ｰﾀｼｰﾄ
を調べてください。
この発振器が選択されると、起動遅延時間は表6-9.
で示されるSUTﾋｭｰｽﾞ
によって決定されます。
表6-9
.低周波数ｸﾘｽﾀﾙ発振器起動遅延時間選択表
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝからの
ﾘｾｯﾄ
からの付加遅延
SUT1,
0
推奨使用法
起動遅延時間
時間 (
VCC=5.
0
V)
00
1K×CK (
4ms
高速上昇電源または低電圧検出(
BOD)
ﾘ
ｾｯﾄ
許可
注1)
01
1K×CK (
64ms
低速上昇電源
注1)
10
32K×CK
64ms
起動時の周波数安定
11
(
予約)
注1:これらの選択は起動での周波数安定性が重要でない場合に使用されるべきです。
低周波数ｸﾘ
ｽﾀﾙ用発振器は内部負荷容量を提供します。 表6-10.低周波数ｸﾘｽﾀﾙ用発振器内部容量
各XTALﾋﾟ
ﾝについては表6-10.
をご覧ください。
容量 (
pF)
32k
Hz
発振器形式
XTAL1
XTAL2
ｼｽﾃﾑｸﾛｯｸ用発振器
16
6
6
.
2.
6.ｸﾘｽﾀﾙ/ｾﾗﾐ
ｯｸ用発振器
XTAL1とXTAL2は図6-4.
で示されるように、ﾁｯﾌﾟ
上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。ｸﾘ
ｽﾀ
ﾙ発振子またはｾﾗﾐ
ｯｸ振動子のどちらでも使用できます。
C1とC2はｸﾘ
ｽﾀﾙ発振子とｾﾗﾐ
ｯｸ振動子の両方について常に等しくすべきです。このｺﾝﾃﾞ
ﾝｻの最適値は使用するｸﾘ
ｽﾀﾙ発振子や
ｾﾗﾐ
ｯｸ振動子、浮遊容量の量、その環境の電磁雑音に依存します。ｸﾘ
ｽﾀﾙ発振子使用に対するｺﾝﾃﾞ
ﾝｻ選択について初期の指針
のいくつかは表6-11.
で与えられます。ｾﾗﾐ
ｯｸ振動子については製造業者によって与えられたｺﾝﾃﾞ
ﾝｻ値が使用されるべきです。
発振器は示された周波数範囲で最適化された4つの異なる動作ができます。この動作は、表6-11.
で示されたCKSEL3∼1ﾋｭｰｽﾞ
によ
って選択されます。
図6-4.ｸﾘｽﾀﾙ発振子接続図
C2
XTAL2
C1
XTAL1
GND
表6-11.ｸﾘｽﾀﾙ用発振器動作
ｽﾀﾙ発振子ではなく、ｾﾗﾐ
ｯｸ振
CKSEL3∼1 周波数範囲 推奨C1,
2容量 注1:本選択はｸﾘ
動子でのみ使用さ
れる
べき
です。
4∼0.
9MHz
100(
注1) 0.
101
0.
9∼3.
0MHz 12∼22pF
110
3.
0∼8.
0MHz 12∼22pF
111
8.
0∼ MHz 12∼22pF
CKSEL0ﾋｭｰｽﾞ
はSUT1,
0ﾋｭｰｽﾞ
と共に、表6-12.
で示される起動遅延時間を選択します。
表6-1
2.ｸﾘｽﾀﾙ発振子/ｾﾗﾐ
ｯｸ振動子用起動遅延時間選択表
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝからの
ﾘｾｯﾄ
からの付加遅延
CKSEL0 SUT1,
0
起動遅延時間
時間 (
VCC=5.
0
V)
00
258×CK (
14×CK+4ms
注1)
01
14×CK+64ms
25
8×CK (
注1)
0
10
1K×CK (
14×CK
注2)
11
1K×CK (
14×CK+4ms
注2)
00
1K×CK (
14×CK+64ms
注2)
01
16K×CK
14×CK
1
10
16K×CK
14×CK+4ms
11
16K×CK
14×CK+64ms
推奨使用法
外部ｾﾗﾐ
ｯｸ振動子、高速上昇電源
外部ｾﾗﾐ
ｯｸ振動子、低速上昇電源
外部ｾﾗﾐ
ｯｸ振動子、低電圧検出(
BOD)
ﾘ
ｾｯﾄ
許可
外部ｾﾗﾐ
ｯｸ振動子、高速上昇電源
外部ｾﾗﾐ
ｯｸ振動子、低速上昇電源
外部ｸﾘ
ｽﾀﾙ発振子、低電圧検出(
BOD)
ﾘ
ｾｯﾄ
許可
外部ｸﾘ
ｽﾀﾙ発振子、高速上昇電源
外部ｸﾘ
ｽﾀﾙ発振子、低速上昇電源
注1:これらの選択はﾃﾞ
ﾊﾞ
ｲｽの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だ
け使用されるべきです。これらの選択はｸﾘ
ｽﾀﾙ発振子用ではありません。
注2:これらの選択はｾﾗﾐ
ｯｸ振動子での使用を意図され、起動での周波数安定性を保証します。ﾃﾞ
ﾊﾞ
ｲｽの最高周波数付近での
動作でないとき、応用にとって起動での周波数安定性が重要でない場合はｸﾘ
ｽﾀﾙ発振子も使用できます。
18
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
6
.
2.
7.既定のｸﾛｯｸ元
このﾃﾞ
ﾊﾞ
ｲｽはCKSEL=0010,SUT=10,CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
で出荷されます。従って既定ｸﾛｯｸ元設定は最長起動時間の8MHz
で走
行する内蔵RC発振器、8で前置分周する初期ｼｽﾃﾑｸﾛｯｸで、1.
0MHz
のｼｽﾃﾑｸﾛｯｸになります。この既定設定は全ての使用者が実
装または高電圧書き込み器を使用して、それらを希望したｸﾛｯｸ元設定にできることを保証します。
CKDI
V8ﾋｭｰｽﾞ
の非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
がｵｰﾊﾞ
ｰｸﾛｯｸに帰着するかもしれないことに注意すべきです。内部発振器の周波数以下の周波数に
評価されます。最大動作周波数対供給電圧については120頁の「速度勾配」項をご覧ください。
6
.
3.ｼｽﾃﾑｸﾛｯｸ前置分周器
ｼｽﾃﾑｸﾛｯｸはｸﾛｯｸ前置分周ﾚｼﾞ
ｽﾀ(
CLKPR)
の設定によって分周できます。この特徴(
機能)
は必要とされる処理能力が低い時の消
費電力削減に使用できます。これは全ｸﾛｯｸ種別で使用でき、CPUと全同期周辺機能のｸﾛｯｸ周波数に影響を及ぼします。c
l
kCPU、
c
l
k
l
k
l
k
-13.
で示された値によって分周されます。
FLASH、c
I
/O、c
ADCは表6
6
.
3.
1.切り替え時間
前置分周器設定間を切り替えるとき、ｼｽﾃﾑｸﾛｯｸ前置分周器は中間(
経過途中)
の周波数が直前の設定に対応するｸﾛｯｸ周波数ま
たは新規設定に対応するｸﾛｯｸ周波数のどちらよりも高くなく、ｸﾛｯｸ系でｸﾞ
ﾘ
ｯﾁが起きないことを保証します。
前置分周器として実行するﾘ
ﾌﾟ
ﾙｶｳﾝﾀは分周されないｸﾛｯｸ周波数で走行し、CPUのｸﾛｯｸ周波数より速いかもしれません。従って例
え(
ｶｳﾝﾀ値が)
読めるとしても、前置分周器の状態を決めることはできず、1から他へのｸﾛｯｸ分周値切り替えを行う正確な時間は必ず
しも予測できません。
CLKPS値が書かれる時から新規ｸﾛｯｸ周波数が活性(
有効)
になる前にT1+T2∼T1+2×T2間かかります。この間で2つの有効なｸﾛｯｸ
端が生成されます。ここでのT1は直前のｸﾛｯｸ周期、T2
は新規前置分周器設定に対応する周期です。
6
.
4.ｸﾛｯｸ出力ﾊﾞ
ｯﾌｧ(
外部ｸﾛｯｸ出力)
本ﾃﾞ
ﾊﾞ
ｲｽは(
XTAL2ﾋﾟ
ﾝとして使用しない時に)
ｼｽﾃﾑｸﾛｯｸをCLKOﾋﾟ
ﾝに出力できます。この出力を許可するにはCKOUTﾋｭｰｽﾞ
が
ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されなければなりません。この動作はﾁｯﾌﾟ
のｸﾛｯｸがｼｽﾃﾑ上の他の回路を駆動する時用です。このﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
さ
れた時にI
/Oﾋﾟ
ﾝの標準動作が無視され、このｸﾛｯｸがﾘ
ｾｯﾄ
中に出力されないことに注意してください。ｸﾛｯｸがCLKOで出力される時
に内蔵RC発振器、WDT発振器、PLL、外部ｸﾛｯｸ(
CLKI
)
を選択することができます。ｸﾘ
ｽﾀﾙ用発振器(
XTAL1,
XTAL2)
はCLKOでの
ｸﾛｯｸ出力に使用できません。ｼｽﾃﾑｸﾛｯｸ前置分周器が使用されると、CKOUTﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
された時の出力は分周したｼｽﾃﾑ
ｸﾛｯｸです。
6
.
5.ｸﾛｯｸ関係ﾚｼﾞ
ｽﾀ
6
.
5.
1.発振校正ﾚｼﾞ
ｽﾀ(
Os
c
i
l
l
a
t
orCa
l
i
br
a
t
i
onRe
g
i
s
t
e
r
)OSCCAL
ﾋﾞ
ｯﾄ
$31(
$51)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
CAL7
CAL6
CAL5
CAL4
CAL3
CAL2
CAL1
CAL0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
ﾃﾞ
ﾊﾞ
ｲｽ固有の校正値
OSCCAL
ﾋﾞ
ｯﾄ
7∼0-CAL7∼0:発振校正値 (
Os
c
i
l
l
a
t
orCa
l
i
br
a
t
i
onVa
l
ue
)
発振校正ﾚｼﾞ
ｽﾀは発振器周波数の偏差処理を省くための内蔵発振器の調整に使用されます。ﾁｯﾌﾟ
のﾘ
ｾｯﾄ
中、120頁の表19-2.
で指
定されるように工場で校正された周波数を与える、予めﾌﾟ
ﾛｸﾞ
ﾗﾑされた値が本ﾚｼﾞ
ｽﾀへ自動的に書かれます。応用ｿﾌﾄ
ｳｪｱは発振器
周波数を変更するために、このﾚｼﾞ
ｽﾀに書くことができます。この発振器は表19-2.
で指定される周波数に校正できます。この範囲外
への校正は推奨されません。
この発振器はﾌﾗｯｼｭﾒﾓﾘ
とEEPROMの書き込みｱｸｾｽ時間に使用され、これらの書き込み時間はそれに応じて影響されることに注意
してください。ﾌﾗｯｼｭﾒﾓﾘ
またはEEPROMが書かれる場合、8.
8MHz
より高く校正してはいけません。そうでなければ、ﾌﾗｯｼｭﾒﾓﾘ
また
はEEPROM書き込みは失敗するかもしれません。
CAL7∼0ﾋﾞ
ｯﾄ
は発振器の周波数調整に使用されます。$00設定はその範囲の最低周波数になり、$FF設定はその範囲の最高周波
数になります。
19
6
.
5.
2.ｸﾛｯｸ前置分周ﾚｼﾞ
ｽﾀ(
Cl
oc
kPr
e
s
c
a
l
eRe
g
i
s
t
e
r
)CLKPR
ﾋﾞ
ｯﾄ
$28(
$48)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
CLKPCE
-
-
-
CLKPS3 CLKPS2 CLKPS1 CLKPS0 CLKPR
3
2
R/W
0
R
0
R
0
R
0
R/W
内容参照
R/W
内容参照
1
R/W
内容参照
0
R/W
内容参照
ﾋﾞ
ｯﾄ
7-CLKPCE:ｸﾛｯｸ分周値変更許可 (
Cl
oc
kPr
e
s
c
a
l
e
rCha
ng
eEna
bl
e
)
CLKPSﾋﾞ
ｯﾄ
の変更を許可するためにCLKPCEﾋﾞ
ｯﾄ
は論理1を書かれなければなりません。CLKPCEﾋﾞ
ｯﾄ
は同時にCLKPRの他の全
ﾋﾞ
ｯﾄ
が0を書かれる時だけ更新されます。CLKPCEは書き込み後4ｸﾛｯｸ周期またはCLKPSﾋﾞ
ｯﾄ
書き込み時、ﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。この制限時間(
4ｸﾛｯｸ周期)
内のCLKPCEﾋﾞ
ｯﾄ
再書き込みは制限時間の延長もCLKPCEﾋﾞ
ｯﾄ
の解除(
0)
も行いません。
■
ﾋﾞ
ｯﾄ
6∼4-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
3∼0-CLKPS3∼0:ｸﾛｯｸ分周値選択 (
Cl
oc
kPr
e
s
c
a
l
e
rSe
l
e
c
tBi
t
s3∼0)
これらのﾋﾞ
ｯﾄ
は選択したｸﾛｯｸ元と内部ｼｽﾃﾑｸﾛｯｸ間の分周値を定義します。これらのﾋﾞ
ｯﾄ
は応用の必要条件に合わせた各種ｸﾛｯｸ
周波数を実行時に書けます。分周値が使用されると、分周器はMCUへの主ｸﾛｯｸを分周し、全ての同期周辺機能の速度が減じられ
ます。分周値は表6-13.
で与えられます。
予期せぬｸﾛｯｸ周波数の変更を防ぐため、CLKPSﾋﾞ
ｯﾄ
の変更は次の特別な書き込み手順に従わなければなりません。
① ｸﾛｯｸ分周値変更許可(
CLKPCE)
ﾋﾞ
ｯﾄ
に1、CLKPR内の他の全ﾋﾞ
ｯﾄ
に0を書きます。
②(
次からの)
4周期以内にCLKPCEﾋﾞ
ｯﾄ
を0とする欲したCLKPS値を書きます。
前置分周器設定変更時、書き込み手続きが割り込まれないことを保証するため、割り込みは禁止されなければなりません。
CKDI
V8ﾋｭｰｽﾞ
がCLKPSﾋﾞ
ｯﾄ
の初期値を決めます。CKDI
V8が非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にされると、CLKPSﾋﾞ
ｯﾄ
は'
0000'
にﾘｾｯﾄ
されます。
CKDI
V8がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されると、CLKPSﾋﾞ
ｯﾄ
は起動時に8分周を与える'
0011'
にﾘ
ｾｯﾄ
されます。現在の動作条件でﾃﾞ
ﾊﾞ
ｲｽの最高周波
数より高い周波数のｸﾛｯｸ元を選択した場合、この機能が使用されるべきです。CKDI
V8ﾋｭｰｽﾞ
設定に拘らず、どの値もCLKPSﾋﾞ
ｯﾄ
へ
書けることに注意してください。応用ｿﾌﾄ
ｳｪｱは現在の動作条件でﾃﾞ
ﾊﾞ
ｲｽの最高周波数より高い周波数のｸﾛｯｸ元を選択した場合、
充分な分周値が選択されることを保証しなければなりません。このﾃﾞ
ﾊﾞ
ｲｽはCKDI
V8ﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
で出荷されます。
表6-13.ｸﾛｯｸ前置分周器選択
0
1
CLKPS3
CLKPS2
0
1
0
1
CLKPS1
0
1
0
1
0
1
0
1
CLKPS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
分周値(
数)
1
2
4
8
16 32 64 128 256
(
予約)
20
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
7
.電力管理と休止形態
高機能と産業的に先行するｺｰﾄ
ﾞ
効率は低電力の応用に対してAVRﾏｲｸﾛｺﾝﾄ
ﾛｰﾗを理想的に選択させます。
休止形態は応用でMCU内の未使用部を一時停止することを可能にし、それによって節電します。AVRは応用で必要な消費電力に
仕立てることを使用者に許す様々な休止形態を提供します。
7
.
1.休止形態種別
15頁の図6-1.
は各種ｸﾛｯｸ系統とその配給を示します。この図は適切な休止形態選択を手助けします。表7-1.
は各種休止形態、起
動元を示します。
表7-1
.各休止形態に於ける動作ｸﾛｯｸ範囲と復帰起動要因
動作ｸﾛｯｸ範囲
発振器
復帰起動要因 (
割り込み)
S
P
M
/
主ｸ
ﾛ
ｯ
ｸ
休止種別
I
NT0
USI A/D変換 ｳｫｯﾁ その他
l
kc
c
l
k c
l
k c
l
kc
l
kc
l
k 供給元
EEPROM
ﾋﾟ
ﾝ変化
開始条件
完了
ﾄ
ﾞ
ｯｸﾞ I
/O
CPU FLASH I
O ADC PCK PLL
操作可
許可
〇
ｱｲﾄ
ﾞ
ﾙ
〇 〇 〇 ②
〇
〇
〇
〇
〇
〇
〇
A/D変換雑音低減
〇
〇
①
〇
〇
〇
②
〇
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ
①
〇
〇
ｽﾀﾝﾊﾞ
ｲ
①
〇
①I
NT0とI
NT1についてはﾚﾍﾞ
ﾙ割り込みだけです。
② PLLがｼｽﾃﾑｸﾛｯｸとして選択されている時です。
4つの休止形態の何れかへ移行するにはMCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
の休止許可(
SE)
ﾋﾞ
ｯﾄ
が論理1を書かれ、SLEEP命令が実行され
なければなりません。MCUCRの休止種別選択(
SM1,
0)
ﾋﾞ
ｯﾄ
はSLEEP命令によって活性(
有効)
にされる休止形態(
ｱｲﾄ
ﾞ
ﾙ、A/D変換雑
音低減、ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ)
のどれかを選びます。一覧については表7-2.
をご覧ください。
MCUが休止形態中に許可した割り込みが起こると、MCUは起動します。その時にMCUは起動時間に加えて4周期停止され、割り込
みﾙｰﾁﾝを実行し、そしてSLEEP命令の次の命令から実行を再開します。ﾃﾞ
ﾊﾞ
ｲｽが休止から起動するとき、ﾚｼﾞ
ｽﾀﾌｧｲﾙとSRAMの内
容は変えられません。休止形態中にﾘ
ｾｯﾄ
が起こると、MCUは起動し、ﾘ
ｾｯﾄﾍﾞ
ｸﾀから実行します。
ﾚﾍﾞ
ﾙで起動した割り込みが起動復帰に使用される場合、MCUを起動(
とMCUがその割り込み処理ﾙｰﾁﾝへ移行)
するには、変更した
ﾚﾍﾞ
ﾙが一定時間保持されなければならないことに注意してください。詳細については31頁の「外部割り込み」を参照してください。
7.
1.
1.ｱｲﾄ
ﾞ
ﾙ動作
休止種別選択(
SM1,
0)
ﾋﾞ
ｯﾄ
が'
00'
を書かれるとき、SLEEP命令はMCUをｱｲﾄ
ﾞ
ﾙ動作へ移行させ、CPUを停止しますが、A/D変換器、
ｱﾅﾛｸﾞ
比較器、USI
、ﾀｲﾏ/ｶｳﾝﾀ、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
、割り込み機構の継続動作を許します。この休止形態は基本的にc
l
kCPUとc
l
kFLASHを
停止する一方、他のｸﾛｯｸに走行を許します。
ｱｲﾄ
ﾞ
ﾙ動作はMCUにﾀｲﾏ溢れなどの内部割り込みだけでなく、外部で起動された割り込みからの起動も可能にします。ｱﾅﾛｸﾞ
比較器
割り込みからの起動が必要とされないなら、ｱﾅﾛｸﾞ
比較器 制御/状態ﾚｼﾞ
ｽﾀA(
ACSRA)
のｱﾅﾛｸﾞ
比較器禁止(
ACD)
ﾋﾞ
ｯﾄ
を設定(
1)
する
ことによってｱﾅﾛｸﾞ
比較器を電源断にできます。これはｱｲﾄ
ﾞ
ﾙ動作での消費電力を削減します。A/D変換が許可されるなら、この動作
に移行すると変換が自動的に始まります。
7.
1.
2.A/D変換雑音低減動作
SM1,
0ﾋ
ﾞ
ｯﾄ
が'
01'
を書かれるとき、SLEEP命令はMCUをA/D変換雑音低減動作へ移行させ、CPUを停止しますが、A/D変換器、USI
、
外部割り込み、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
の(
許可されていれば)
継続動作を許します。この休止形態は基本的にc
l
kI
l
kCPU,c
l
kFLASHを停止
/O,c
する一方、他のｸﾛｯｸに走行を許します。
この動作はA/D変換に対する雑音環境を改善し、より高い分解能の測定を可能にします。A/D変換器が許可されている場合、この
動作に移行すると、変換が自動的に始まります。A/D変換完了割り込みからの他、外部ﾘｾｯﾄ、ｳｫｯﾁﾄﾞ
ｯｸﾞﾘｾｯﾄ、低電圧検出
(
BOD)
ﾘ
ｾｯﾄ
、SPM/EEPROM操作可割り込み、I
NT0,
1の外部ﾚﾍﾞ
ﾙ割り込み、ﾋﾟ
ﾝ変化割り込みだけが、A/D変換雑音低減動作から
MCUを起動できます。
7.
1.
3.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作
SM1,
0ﾋ
ﾞ
ｯﾄ
が'
10'
を書かれると、SLEEP命令はMCUをﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作へ移行させます。この動作では発振器が停止される一方、外部
割り込み、USI
開始条件検出、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
機能は(
許可されていれば)
継続して動作します。外部ﾘ
ｾｯﾄ
、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
、低電圧検出
(
BOD)
ﾘ
ｾｯﾄ
、USI
開始条件検出、I
NT0,
1の外部ﾚﾍﾞ
ﾙ割り込み、ﾋﾟ
ﾝ変化割り込みだけがMCUを起動できます。この休止形態は生成
した全てのｸﾛｯｸを停止し、非同期部の動作だけを許します。
7.
1.
4.ｽﾀﾝﾊﾞ
ｲ動作
外部ｸﾘ
ｽﾀﾙ発振子/ｾﾗﾐ
ｯｸ振動子ｸﾛｯｸ種別が選択され、且つSM1,
0ﾋ
ﾞ
ｯﾄ
が'
11'
のとき、SLEEP命令はMCUをｽﾀﾝﾊﾞ
ｲ動作へ移行させ
ます。この動作は(
外部ｸﾘ
ｽﾀﾙ用)
発振器が走行(
動作)
を保たれる例外を除いてﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作と同じです。ﾃﾞ
ﾊﾞ
ｲｽはｽﾀﾝﾊﾞ
ｲ動作か
ら6ｸﾛｯｸ周期で起動します。
21
7
.
2.ｿﾌﾄ
ｳｪ
ｱ低電圧検出(
BOD)
禁止
低電圧検出器(
BOD)
がBODLEVELﾋｭｰｽﾞ
(
108頁の表18-4.
参照)
によって許可されていると、BODは休止期間中に電源電圧を活発
に監視します。いくつかのﾃﾞ
ﾊﾞ
ｲｽはﾊﾟ
ﾜｰﾀﾞ
ｳﾝとｽﾀﾝﾊﾞ
ｲの休止形態でｿﾌﾄ
ｳｪｱでBODを禁止することによる節電が可能です。この休
止形態電力消費はBODがﾋｭｰｽﾞ
によって全面的に禁止される時と同じ水準になるでしょう。
BODがｿﾌﾄ
ｳｪｱで禁止される場合、BOD機能は休止形態移行後、直ちにOFFされます。休止からの起動復帰で、BODは再び自動
的に許可されます。これは休止期間中にVCCﾚﾍﾞ
ﾙが落ちた場合の安全な動作を保証します。
BODが禁止されてしまうと、MCUが命令ｺｰﾄ
ﾞ
の実行を継続する前にBODが正しく動作するのを保証するために、休止形態からの起
動時間は概ね60
μs
になります。
BOD禁止はMCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
のﾋﾞ
ｯﾄ
7、BOD休止(
BODS)
ﾋﾞ
ｯﾄ
によって制御されます。24頁の「MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
」を
ご覧ください。このﾋﾞ
ｯﾄ
への1書き込みはﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作とｽﾀﾝﾊﾞ
ｲ動作でのBODをOFFにし、一方このﾋﾞ
ｯﾄ
の0はBOD活動(
有効)
を保
ちます。既定設定は0、換言するとBOD活動(
有効)
です。
BODSﾋﾞ
ｯﾄ
への書き込みは許可ﾋﾞ
ｯﾄ
と時間制限手順によって制御されます。24頁の「MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
」をご覧ください。
7
.
3.電力削減ﾚｼﾞ
ｽﾀ
電力削減ﾚｼﾞ
ｽﾀ(
PRR)
は消費電力を削減するために個別周辺機能へのｸﾛｯｸを停止する方法を提供します。周辺機能は現状で固定
化され、I
/Oﾚｼﾞ
ｽﾀは読み込みも書き込みもできません。ｸﾛｯｸを停止している時に周辺機能によって使用されていた資源は占有され
たままなので、その周辺機能は殆どの場合、ｸﾛｯｸを停止する前に禁止されるべきです。周辺機能部の起動は電力削減ﾚｼﾞ
ｽﾀ(
PRR)
のﾋﾞ
ｯﾄ
を解除(
0)
することによって行い、その周辺機能部を停止前と同じ状態にします。
周辺機能部の停止は全体に亘る重要な消費電力削減のために通常動作とｱｲﾄ
ﾞ
ﾙ動作で使用できます。その他の休止形態では予
めｸﾛｯｸが停止されます。例については125頁の「周辺機能部供給電流」をご覧ください。
22
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
7
.
4.消費電力の最小化
これらはAVRが制御するｼｽﾃﾑで消費電力の最小化を試みる時に考慮するためのそれぞれの検討点です。一般的に休止形態は可
能な限り多く使用されるべきで、休止種別は動作するﾃﾞ
ﾊﾞ
ｲｽの機能が可能な限り少なくなるために選択されるべきです。必要とされ
ない全ての機能は禁止されるべきです。特に次の機能部は最低可能消費電力の達成を試みるとき、特別な考慮を必要とするでしょ
う。
7
.
4.
1.A/D変換器 (
ADC)
許可したなら、A/D変換器は全休止形態で許可されます。節電するため、休止形態の何れかへ移行する前にA/D変換器は禁止さ
れるべきです。A/D変換器がOFF、そして再びONに切り替えられると、次の(
最初の)
変換は延長された(
初回)
変換になります。A/D
変換器操作の詳細については92頁の「A/D変換器」を参照してください。
7
.
4.
2.ｱﾅﾛｸﾞ
比較器
ｱｲﾄ
ﾞ
ﾙ動作へ移行するとき、ｱﾅﾛｸﾞ
比較器は使用されないなら、禁止されるべきです。A/D変換雑音削減動作へ移行するとき、ｱﾅﾛｸﾞ
比較器は禁止されるべきです。その他の休止形態でのｱﾅﾛｸﾞ
比較器は自動的に禁止されます。しかしｱﾅﾛｸﾞ
比較器が入力として内
部基準電圧を使用する設定の場合、全休止形態でｱﾅﾛｸﾞ
比較器は禁止されるべきです。さもなければ内部基準電圧は休止形態と
無関係に許可されます。ｱﾅﾛｸﾞ
比較器設定法の詳細については89頁の「ｱﾅﾛｸﾞ
比較器」を参照してください。
7
.
4.
3.低電圧検出器(
BOD)
低電圧検出器(
BOD)
が応用で必要とされないなら、この部署はOFFにされるべきです。低電圧検出器がBODLEVELﾋｭｰｽﾞ
によって
許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一
因になります。低電圧検出器(
BOD)
設定法の詳細については26頁の「低電圧検出(
BOD)
」を参照してください。
7
.
4.
4.内部基準電圧
内部基準電圧は低電圧検出器(
BOD)
、ｱﾅﾛｸﾞ
比較器、A/D変換器によって必要とされる時に許可されます。これら部署が上の項目
で記述されたように禁止されると、内部基準電圧は禁止され、電力を消費しません。再び許可する場合、この出力が使用される前に
使用者は基準電圧へ起動(
安定時間)
を与えなければなりません。基準電圧が休止形態でON保持される場合、この出力は直ちに使
用できます。起動時間の詳細については27頁の「内部基準電圧」を参照してください。
7
.
4.
5.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが応用で必要とされないなら、この部署はOFFにされるべきです。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが許可されていると全休止形態で
許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ設
定法の詳細については27頁の「ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ」を参照してください。
7
.
4.
6.ﾎﾟ
ｰﾄﾋﾟ
ﾝ
休止形態へ移行するとき、全てのﾎﾟ
ｰﾄﾋﾟ
ﾝは最小電力使用に設定されるべきです。最も重要なことはその時にﾋﾟ
ﾝが抵抗性負荷を駆
動しないのを保証することです。I
/Oｸﾛｯｸ(
c
l
k
とA/D変換ｸﾛｯｸ(
c
l
k
の両方が停止される休止形態ではﾃﾞ
ﾊﾞ
ｲｽの入力緩衝部
I
/O)
ADC)
が禁止されます。これは必要とされない時に入力論理回路によって電力が消費されないことを保証します。いくつかの場合で入力論
理回路は起動条件を検出するために必要とされ、その時は許可されます。どのﾋﾟ
ﾝが許可されるかの詳細については36頁の「ﾃﾞ
ｼﾞ
ﾀﾙ
入力許可と休止形態」を参照してください。入力緩衝部が許可され、入力信号が浮いている状態のままか、またはｱﾅﾛｸﾞ
信号電圧が
VCC/2付近の場合、入力緩衝部は過大な電力を消費するでしょう。
ｱﾅﾛｸﾞ
入力ﾋﾟ
ﾝに対するﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部は常に禁止されるべきです。入力ﾋﾟ
ﾝでのVCC/2付近のｱﾅﾛｸﾞ
信号入力は通常動作でも
重要な電流を引き起こし得ます。ﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部はﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ0(
DI
DR0)
の書き込みによって禁止できます。詳細に
ついては91頁と101頁の「ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ0(
DI
DR0)
」と「ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ1(
DI
DR1)
」を参照してください。
23
7
.
5.電力管理用ﾚｼﾞ
ｽﾀ
7
.
5.
1.MCU制御ﾚｼﾞ
ｽﾀ(
MCUCont
r
olRe
g
i
s
t
e
r
)MCUCR
このMCU制御ﾚｼﾞ
ｽﾀは電力管理用の制御ﾋﾞ
ｯﾄ
を含みます。
ﾋﾞ
ｯﾄ
$35(
$55)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
BODS
PUD
SE
SM1
SM0
BODSE
I
SC0
1
I
SC0
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
MCUCR
ﾋﾞ
ｯﾄ
7-BODS:BOD休止 (
BODSl
e
e
p)
休止間でBODを禁止するにはBODSﾋﾞ
ｯﾄ
が論理1を書かれなければなりません。これはMCUCRのBOD休止許可(
BODSE)
ﾋﾞ
ｯﾄ
と時間
制限手順によって制御されます。最初にBODSとBODSEの両方が1に設定されなければなりません。次に4ｸﾛｯｸ周期内にBODSが1
に設定され、BODSEが0に設定されなければなりません。BODSﾋﾞ
ｯﾄ
はそれが設定された後の3ｸﾛｯｸ周期間活性(
有効)
です。SLEEP
命令は実際の休止形態に対してBODをOFFにするために、BODSが活性(
有効)
の間に実行されなければなりません。BODSﾋﾞ
ｯﾄ
は
3ｸﾛｯｸ周期後、自動的に解除(
0)
されます。
■
ﾋﾞ
ｯﾄ
5-SE:休止許可 (
Sl
e
e
pEna
bl
e
)
SLEEP命令が実行される時にMCUを休止形態へ移行させるには、休止許可(
SE)
ﾋﾞ
ｯﾄ
が論理1を書かれなければなりません。MCUの
目的外休止形態移行を避けるため、SLEEP命令実行直前に休止許可(
SE)
ﾋﾞ
ｯﾄ
を設定(
1)
し、起動後直ちに解除(
0)
することが推奨さ
れます。
■
ﾋﾞ
ｯﾄ
4
,
3-SM1,
0:
休止種別選択 (
Sl
e
e
pModeSe
l
e
c
tBi
t
s1a
nd0)
これらのﾋﾞ
ｯﾄ
は表72.
で示される利用可能な4つの休止形態の1つを選択します。
■
表7-2.休止形態種別選択
SM1 SM0
休止形態種別
0
0
ｱｲﾄ
ﾞ
ﾙ動作
0
1
A/D変換雑音低減動作
1
0
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作
1
1
ｽﾀﾝﾊﾞ
ｲ動作
ﾋﾞ
ｯﾄ
2-BODSE:BOD休止許可 (
BODSl
e
e
pEna
bl
e
)
BODSEﾋﾞ
ｯﾄ
はBOD休止(
BODS)
ﾋﾞ
ｯﾄ
記述で説明されるように、BODS制御ﾋﾞ
ｯﾄ
の設定を許可します。このBOD禁止は時間制限手順
によって制御されます。
7.
5.
2.電力削減ﾚｼﾞ
ｽﾀ(
Powe
rRe
duc
t
i
onRe
g
i
s
t
e
r
)PRR
電力削減ﾚｼﾞ
ｽﾀは周辺機能のｸﾛｯｸ信号の禁止を許すことによって消費電力削減の方法を提供します。
ﾋﾞ
ｯﾄ
$36(
$56)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
-
-
-
-
R
0
R
0
R
0
R
0
3
2
PRTI
M1 PRTI
M0
R/W
0
R/W
0
1
0
PRUSI PRADC PRR
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼4-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
3-PRTI
M1:ﾀｲﾏ/ｶｳﾝﾀ1電力削減 (
Powe
rRe
duc
t
i
onTi
me
r
/Count
e
r
1)
このﾋﾞ
ｯﾄ
への1書き込みはﾀｲﾏ/ｶｳﾝﾀ1部を停止します。ﾀｲﾏ/ｶｳﾝﾀ1が許可されると、停止前と同様に動作は継続します。
■
ﾋﾞ
ｯﾄ
2-PRTI
M0:ﾀｲﾏ/ｶｳﾝﾀ0電力削減 (
Powe
rRe
duc
t
i
onTi
me
r
/Count
e
r
0)
このﾋﾞ
ｯﾄ
への1書き込みはﾀｲﾏ/ｶｳﾝﾀ0部を停止します。ﾀｲﾏ/ｶｳﾝﾀ0が許可されると、停止前と同様に動作は継続します。
■
ﾋﾞ
ｯﾄ
1-PRUSI:多用途直列ｲﾝﾀｰﾌｪ
ｰｽ電力削減 (
Powe
rRe
duc
t
i
onUSI
)
このﾋﾞ
ｯﾄ
への1書き込みはその部分へのｸﾛｯｸ停止によって多用途直列ｲﾝﾀｰﾌｪｰｽ(
USI
)
を停止します。USI
の再起動時、USI
は正し
い動作を保証するために再初期化されるべきです。
■
ﾋﾞ
ｯﾄ
0-PRADC:A/D変換器電力削減 (
Powe
rRe
duc
t
i
onADC)
このﾋﾞ
ｯﾄ
への1書き込みはA/D変換器(
ADC)
を停止します。A/D変換器は停止前に禁止されなければなりません。A/D変換器停止
時、ｱﾅﾛｸﾞ
比較器はADC入力切替器を使用できません。
注:ｱﾅﾛｸﾞ
比較器は90頁の「ｱﾅﾛｸﾞ
比較器 制御/状態ﾚｼﾞ
ｽﾀA(
ACSRA)
」のｱﾅﾛｸﾞ
比較器禁止(
ACD)
ﾋﾞ
ｯﾄ
を使用することで禁止されま
す。(
訳注:
共通性から本注追加)
24
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
8
.ｼｽﾃﾑ制御とﾘｾｯ
ﾄ
8
.
1.AVRのﾘｾｯﾄ
ﾘ
ｾｯﾄ
中、全てのI
/Oﾚｼﾞ
ｽﾀはそれらの初期値に設定され、ﾌﾟ
ﾛｸﾞ
ﾗﾑはﾘ
ｾｯﾄﾍﾞ
ｸﾀから実行を開始します。ﾘ
ｾｯﾄﾍﾞ
ｸﾀに配置される命令
は、きっとﾘ
ｾｯﾄ
処理ﾙｰﾁﾝへの無条件相対分岐(
RJ
MP)
命令でしょう。ﾌﾟ
ﾛｸﾞ
ﾗﾑが決して割り込み元を許可しないなら、割り込みﾍﾞ
ｸﾀは
使用されず、これらの位置に通常のﾌﾟ
ﾛｸﾞ
ﾗﾑｺｰﾄ
ﾞ
が配置できます。図8-1.
の回路構成図はﾘ
ｾｯﾄ
論理回路を示します。ﾘ
ｾｯﾄ
回路の電
気的特性は121頁の表19-4.
で与えられます。
BODLEVEL2∼0
VCC
RESET
低電圧検出回路
電源ONﾘ
ｾｯﾄ
回路
30∼60k
Ω
ｽﾊﾟ
ｲｸ除去
S Q
ﾘ
ｾｯﾄ
回路
WDT用RC発振器
ｼｽﾃﾑ用発振器
WDRF
BORF
EXTRF
PORF
MCU状態ﾚｼﾞ
ｽﾀ
(
MCUSR)
8-bi
tDa
t
aBus
図8-1.ﾘｾｯﾄ
回路構成
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ
CK
SUT1,
0
遅延ﾀｲﾏ
ｶｳﾝﾀ
ﾘ
ｾｯﾄ
内部ﾘ
ｾｯﾄ
R Q
時間経過
CKSEL3∼0
AVRのI
/Oﾎﾟ
ｰﾄ
はﾘ
ｾｯﾄ
元が有効になると直ちにそれらの初期状態にﾘ
ｾｯﾄ
されます。これはどのｸﾛｯｸ元の走行も必要ありません。
全てのﾘ
ｾｯﾄ
元が無効にされてしまった後、遅延計数器(
ﾀｲﾏ)
が始動され、内部ﾘ
ｾｯﾄ
を引き伸ばします。これは通常動作開始前に安
定電圧へ達することを電源に許します。遅延ﾀｲﾏの遅延時間はSUTﾋｭｰｽﾞ
とCKSELﾋｭｰｽﾞ
を通して使用者によって定義されます。こ
の遅延時間についての各種選択は15頁の「ｸﾛｯｸ元」で示されます。
8
.
2.ﾘｾｯﾄ
要因
ATt
i
ny
261A/461A/861Aには次の4つのﾘ
ｾｯﾄ
元があります。
• 電源ONﾘｾｯﾄ・・・・・供給電圧が電源ONﾘ
ｾｯﾄ
閾値電圧(
VPOA)
以下でMCUがﾘ
ｾｯﾄ
されます。
• 外部ﾘｾｯﾄ・・・・・・・・RESETﾋﾟ
ﾝが最小ﾊﾟ
ﾙｽ幅以上Lowﾚﾍﾞ
ﾙに保たれると、MCUがﾘ
ｾｯﾄ
されます。
• ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘｾｯﾄ・・・ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
動作が許可され、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが終了すると、MCUがﾘ
ｾｯﾄ
されます。
• 低電圧ﾘｾｯﾄ・・・・・・低電圧検出器(
BOD)
が許可され、供給電圧(
VCC)
が低電圧検出電圧(
VBOT)
以下でMCUがﾘ
ｾｯﾄ
されます。
25
8
.
2.
1.電源ONﾘｾｯﾄ
電源ONﾘ
ｾｯﾄ
(
POR)
ﾊﾟ
ﾙｽはﾁｯﾌﾟ
上の検出回路によって生成されます。検出電圧は121頁の「ｼｽﾃﾑとﾘｾｯﾄ
の特性」で定義されます。
POR信号はVCCが検出電圧以下の時は必ず活性(
有効)
にされます。POR回路は供給電圧異常検出は勿論、始動ﾘ
ｾｯﾄ
の起動にも
使用できます。
電源ONﾘ
ｾｯﾄ
回路はﾃﾞ
ﾊﾞ
ｲｽが電源投入でﾘ
ｾｯﾄ
されることを保証します。電源ONﾘ
ｾｯﾄ
閾値電圧への到達はVCCの上昇後にﾃﾞ
ﾊﾞ
ｲｽ
がどのくらいﾘ
ｾｯﾄ
を保つかを決める遅延計数器(
ﾀｲﾏ)
を起動します。VCCがこの検出電圧以下に低下すると、ﾘ
ｾｯﾄ
信号はどんな遅
延もなく再び有効にされます。
図8-2.内蔵電源ONﾘｾｯﾄ(
RESETはVCCに接続)
図8-3.外部RESET信号による延長電源ONﾘｾｯﾄ
VCC
VPOT
VCC
RESET
VRST
RESET
遅延ﾀｲﾏ
t
TOUT
内部ﾘ
ｾｯﾄ
VPOT
遅延ﾀｲﾏ
VRST
t
TOUT
内部ﾘ
ｾｯﾄ
8
.
2.
2.外部ﾘｾｯﾄ
外部ﾘ
ｾｯﾄ
はRESETﾋﾟ
ﾝのLowﾚﾍﾞ
ﾙによって生成されます。ｸﾛｯｸ 図8-4.動作中の外部ﾘｾｯﾄ
が動いていなくても、最小ﾊﾟ
ﾙｽ幅(
121頁の「ｼｽﾃﾑとﾘｾｯﾄ
の特性」
VCC
参照)
以上のﾘｾｯﾄﾊﾟ
ﾙｽはﾘｾｯﾄ
を生成します。短すぎるﾊﾟ
ﾙｽは
ﾘ
ｾｯﾄ
生成が保証されません。印加された信号の上昇がﾘ
ｾｯﾄ
閾値
VRST
RESET
に達すると(
遅延ﾀｲﾏを起動し)
、遅延ﾀｲﾏは遅延時間
電圧(
VRST)
(
t
経過後にMCUを始動します。
遅延ﾀｲﾏ
TOUT)
t
TOUT
内部ﾘ
ｾｯﾄ
8
.
2.
3.低電圧(
ﾌﾞ
ﾗｳﾝｱｳﾄ
)
検出ﾘｾｯﾄ
低電圧検出(
BOD)
回路は固定化された起動(
検出)
電圧と比較す 図8-5.動作中の低電圧検出ﾘｾｯﾄ
ることで動作中のVCCを監視します。BODの起動電圧はBODLE
VBOT+
VCC VBOTVELﾋｭｰｽﾞ
によって選択できます。この起動電圧はｽﾊﾟ
ｲｸ対策
BODを保証するためにﾋｽﾃﾘ
ｼｽを持ちます。検出電圧のﾋｽﾃﾘ
ｼｽ
RESET
はVBOT+=VBOT+VHYST/2、VBOT-=VBOT-VHYST/2と解釈さ
t
TOUT
れるべきです。
遅延ﾀｲﾏ
BODが許可され、VCCが起動電圧以下に下降すると(
図8-5.
の
内部ﾘ
ｾｯﾄ
VBOT-)
、低電圧ﾘ
ｾｯﾄ
が直ちに有効とされます。VCCが起動電圧
以上に上昇すると(
図8-5.
のVBOT+)
、(
遅延ﾀｲﾏが起動され)
遅延
ﾀｲﾏは遅延時間(
t
経過後にMCUを始動します。
TOUT)
BOD回路は電圧が121頁の「ｼｽﾃﾑとﾘｾｯﾄ
の特性」で与えられるt
BOD時間より長く起動電圧以下に留まる場合のみ、VCCでの低下を
検出します。
8
.
2.
4.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘｾｯﾄ
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
時間経過時、(
内部的に)
1CK周期幅の短いﾘ
ｾｯﾄﾊﾟ
ﾙｽ 図8-6.動作中のｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘｾｯﾄ
を生成します。このﾊﾟ
ﾙｽの下降端で遅延ﾀｲﾏは遅延時間(
t
TOUT)
VCC
の計時を始めます。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ操作の詳細については27頁
を参照してください。
RESET
1CK周期
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
時間経過
t
TOUT
遅延ﾀｲﾏ
内部ﾘ
ｾｯﾄ
26
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
8
.
3.内部基準電圧
ATt
i
ny
261A/461A/861Aは内部基準電圧が特徴です。この基準電圧は低電圧検出(
BOD)
に使用され、A/D変換やｱﾅﾛｸﾞ
比較器の
入力としても使用できます。ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧は140頁の図20-45.
で見られるように、供給電圧と温度で変化します。
8
.
3.
1.基準電圧許可信号と起動時間
基準電圧には使用されるべき方法に影響を及ぼすかもしれない起動時間があります。この起動時間は、121頁の「ｼｽﾃﾑとﾘｾｯﾄ
の特
性」で与えられます。節電のために、この基準電圧は常にONではありません。この基準電圧は次の状態中ONです。
① 低電圧検出ﾘ
ｾｯﾄ
許可時 (
BODLEVELﾋｭｰｽﾞ
のﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
により)
② ｱﾅﾛｸﾞ
比較器基準電圧接続時 (
ｱﾅﾛｸﾞ
比較器制御/
状態ﾚｼﾞ
ｽﾀA(
ACSRA)
の基準電圧入力選択(
ACBG)
=1)
③ A/D変換部動作許可時 (
A/D変換制御/状態ﾚｼﾞ
ｽﾀA(
ADCSRA)
のA/D動作許可(
ADEN)
=1)
従って低電圧検出(
BOD)
が許可されていないと、ACBGの設定(
=1)
またはA/D変換部許可(
ADEN=1)
後、使用者はｱﾅﾛｸﾞ
比較器また
はA/D変換器出力が使用される前に基準電圧へ起動時間を与えなければなりません。ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作での消費電力を減らすため、
使用者はﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作へ移行する前に基準電圧がOFFされるのを保証することで上の3つの状態を避けられます。
8.
4.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ
OSC/2k
OSC/4k
OSC/8k
OSC/16k
OSC/32k
OSC/64k
OSC/128k
OSC/256k
OSC/512k
OSC/1024k
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏは128k
Hz
で動く独立したﾁｯﾌﾟ
上の発振器からｸﾛｯｸ駆 図8-7.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ構成図 (
訳注:
内容に合せ修正)
動されます。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ前置分周器の制御により、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯ
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
ﾄ
間隔は29頁の表8-3.
で示されるように調整できます。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
前置分周器
R
発振器
(
WDR)
命令はｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏをﾘ
ｾｯﾄ
します。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏはそれが
(
128k
Hz
)
禁止される時とﾁｯﾌﾟﾘ
ｾｯﾄ
が起こる時もﾘ
ｾｯﾄ
されます。10種の異なる
ｸﾛｯｸ周期がこのﾘｾｯﾄ
周期を決めるために選択できます。別のｳｫｯﾁ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
ﾄ
ﾞ
ｯｸﾞﾘｾｯﾄ
なしにﾘｾｯﾄ
周期が経過すると、ﾃﾞ
ﾊﾞ
ｲｽはﾘｾｯﾄ
してﾘｾｯﾄ ｳｫｯﾁﾄ
ﾍﾞ
ｸﾀから実行します。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
の詳細ﾀｲﾐ
ﾝｸﾞ
については29頁
の表8-3
.
を参照してください。
WDP0
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞｸﾛｯｸ
WDP1
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏはﾘ
ｾｯﾄ
の代わりに割り込みを生成する設定にもできま
WD
P
2
選択器
す。これはﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作から起動するのにｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
を使用する時に
WDP3
大変有用となり得ます。
MCU
WDE
予期せぬｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
禁止や予期せぬ計時終了周期変更を防ぐため、
ﾘ
ｾｯﾄ
2つの異なる安全ﾚﾍﾞ
ﾙが表8-1.
で示されるWDTONﾋｭｰｽﾞ
によって選
割り
択されます。詳細については次の「ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ設定変更の時間制
込み
WDI
E
限手順」を参照してください。
表8-1
.WDTONﾋｭｰｽﾞ
設定によるｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
機能設定
WDTONﾋｭｰｽﾞ
安全ﾚﾍﾞ
ﾙ
WDT初期状態
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
1
禁止
ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0
)
2
許可
WDT禁止方法
時間制限
なし(
常時許可)
計時完了時間変更方法
なし(
常時可)
時間制限
8
.
4.
1.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ設定変更の時間制限手順
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
設定変更手順は安全ﾚﾍﾞ
ﾙ間で僅かに異なります。各ﾚﾍﾞ
ﾙに対して独立した手順が記述されます。
ｯｸﾞﾀｲﾏが初めに禁止されますが、どんな制限もなくｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
許可(
WDE)
ﾋﾞ
ｯﾄ
に1
8
.
4.
1.
1.安全ﾚﾍﾞ
ﾙ1 この動作種別ではｳｫｯﾁﾄﾞ
を書くことにより許可できます。許可したｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏを禁止する時に時間制限手順が必要とされます。許
可したｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏを禁止するには次の手順に従わなければなりません。
① 同じ操作(
命令)
でｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
変更許可(
WDCE)
とｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
許可(
WDE)
に論理1を書きます。WDEﾋﾞ
ｯﾄ
の直
前の値に拘らず、論理1がWDEに書かれなければなりません。
② 次からの4ｸﾛｯｸ周期内に同じ操作(
命令)
で欲したWDEとｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ前置分周選択(
WDP3∼0)
ﾋﾞ
ｯﾄ
を
書きますが、WDCEﾋﾞ
ｯﾄ
は解除(
0)
されてです。
ｯｸﾞﾀｲﾏが常に許可され、WDEﾋﾞ
ｯﾄ
は常に1として読めます。時間制限手順はｳｫｯﾁ
8
.
4.
1.
2.安全ﾚﾍﾞ
ﾙ2 この動作種別ではｳｫｯﾁﾄﾞ
ﾄ
ﾞ
ｯｸﾞ
計時完了周期を変更する時に必要とされます。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
計時完了周期を変更するには次の手順に従
わなければなりません。
① 同じ操作(
命令)
でWDCEとWDEに論理1を書きます。WDEﾋﾞ
ｯﾄ
が常に設定(
1)
されていても、WDEは時間
制限手順を開始するために1を書かれなければなりません。
② 次からの4ｸﾛｯｸ周期内に同じ操作(
命令)
で欲したWDP2∼0ﾋﾞ
ｯﾄ
を書きますが、WDCEﾋﾞ
ｯﾄ
は解除(
0)
されて
です。WDEﾋﾞ
ｯﾄ
に書かれた値は無関係です。
27
8
.
4.
2.ｺｰﾄ
ﾞ
例
次のｺｰﾄ
ﾞ
例はｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
(
WDT)
をOFFに切り替えるｱｾﾝﾌﾞ
ﾘ
言語とC言語の関数を示します。本例は(
例えば全割り込み禁止によって)
割り込みが制御され、それ故これらの関数実行中に割り込みが起きない前提です。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
W
D
T
_
O
F
F
:
W
D
R
L
D
I
R
1
6
,
(
0
<
<
W
D
R
F
)
O
U
T
M
C
U
S
R
,
R
1
6
I
N
R
1
6
,
W
D
T
C
R
O
R
I
R
1
6
,
(
1
<
<
W
D
C
E
)
￨
(
1
<
<
W
D
E
)
O
U
T
W
D
T
C
R
,
R
1
6
L
D
I
R
1
6
,
(
0
<
<
W
D
E
)
O
U
T
W
D
T
C
R
,
R
1
6
R
E
T
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
v
o
i
dW
D
T
_
o
f
f
(
v
o
i
d
)
{
_
W
D
R
(
)
;
M
C
U
S
R=0
x
0
0
;
W
D
T
C
R￨
=(
1
<
<
W
D
C
E
)
￨
(
1
<
<
W
D
E
)
;
W
D
T
C
R=0
x
0
0
;
}
;
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏﾘ
ｾｯﾄ
;
WDRF=0値を取得
;
MCUSRのWDRFを解除(
0)
;
現WDTCR値を取得
;
WDCEとWDE論理1値を設定
;
WDCEとWDEに論理1書き込み
;
WDE論理0値を取得
;
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
禁止
;
呼び出し元へ復帰
/*ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏﾘ
ｾｯﾄ*/
/*MCUSRのWDRFを解除(
0)*/
/*WDCEとWDEに論理1書き込み */
/*ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
禁止 */
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
8.
5.ﾘｾｯﾄ
関係ﾚｼﾞ
ｽﾀ
8.
5.
1.MCU状態ﾚｼﾞ
ｽﾀ(
MCUSt
a
t
usRe
g
i
s
t
e
r
)MCUSR
MCU状態ﾚｼﾞ
ｽﾀはどのﾘ
ｾｯﾄ
元がMCUﾘ
ｾｯﾄ
を起こしたかの情報を提供します。
ﾋﾞ
ｯﾄ
$34(
$54)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
-
-
-
-
WDRF
BORF
EXTRF
PORF
R
0
R
0
R
0
R
0
R/W
内容参照
R/W
内容参照
R/W
内容参照
R/W
内容参照
MCUSR
ﾋﾞ
ｯﾄ
7∼4-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
3-WDRF:ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘｾｯﾄﾌﾗｸﾞ(
Wa
t
c
hdogRe
s
e
tFl
a
g
)
このﾋﾞ
ｯﾄ
はｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
が起こると設定(
1)
されます。このﾋﾞ
ｯﾄ
は電源ONﾘ
ｾｯﾄ
または、このﾌﾗｸﾞ
への論理0書き込みによってﾘ
ｾｯﾄ
(
0)
されます。
■
ﾋﾞ
ｯﾄ
2-BORF:低電圧ﾘｾｯﾄﾌﾗｸﾞ(
Br
own-OutRe
s
e
tFl
a
g
)
このﾋﾞ
ｯﾄ
は低電圧ﾘ
ｾｯﾄ
が起こると設定(
1)
されます。このﾋﾞ
ｯﾄ
は電源ONﾘ
ｾｯﾄ
または、このﾌﾗｸﾞ
への論理0書き込みによってﾘ
ｾｯﾄ
(
0)
さ
れます。
■
ﾋﾞ
ｯﾄ
1-EXTRF:外部ﾘｾｯﾄﾌﾗｸﾞ(
Ex
t
e
r
na
lRe
s
e
tFl
a
g
)
このﾋﾞ
ｯﾄ
は外部ﾘ
ｾｯﾄ
が起こると設定(
1)
されます。このﾋﾞ
ｯﾄ
は電源ONﾘ
ｾｯﾄ
または、このﾌﾗｸﾞ
への論理0書き込みによってﾘ
ｾｯﾄ
(
0)
され
ます。
■
ﾋﾞ
ｯﾄ
0-PORF:電源ONﾘｾｯﾄﾌﾗｸﾞ(
Powe
r
-onRe
s
e
tFl
a
g
)
このﾋﾞ
ｯﾄ
は電源ONﾘ
ｾｯﾄ
が起こると設定(
1)
されます。このﾋﾞ
ｯﾄ
はこのﾌﾗｸﾞ
への論理0書き込みによってのみﾘ
ｾｯﾄ
(
0)
されます。
ﾘ
ｾｯﾄ
条件の確認にﾘ
ｾｯﾄﾌﾗｸﾞ
を使用するため、使用者はﾌﾟ
ﾛｸﾞ
ﾗﾑ内で可能な限り早くMCUSRを読み、そして解除(
0)
すべきです。別
のﾘ
ｾｯﾄ
が起こる前にこのﾚｼﾞ
ｽﾀが解除(
0)
されると、そのﾘ
ｾｯﾄ
元はﾘ
ｾｯﾄﾌﾗｸﾞ
を調べることによって得られます。
28
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
8
.
5.
2.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ制御ﾚｼﾞ
ｽﾀ(
Wa
t
c
hdogTi
me
rCont
r
olRe
g
i
s
t
e
r
)WDTCR
ﾋﾞ
ｯﾄ
$21(
$41)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
WDI
F
WDI
E
WDP3
WDCE
WDE
WDP2
WDP1
WDP0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
不定
R/W
0
R/W
0
R/W
0
WDTCR
ﾋﾞ
ｯﾄ
7-WDI
F:ｳｫｯ
ﾁﾄ
ﾞ
ｯｸﾞ
割り込み要求ﾌﾗｸﾞ(
Wa
t
c
hdogI
nt
e
r
r
uptFl
a
g
)
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが割り込みに設定され、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏで計時完了が起こると、本ﾋﾞ
ｯﾄ
が設定(
1)
されます。対応する割り込み処理
ﾍﾞ
ｸﾀを実行すると、WDI
Fはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにWDI
Fはこのﾌﾗｸﾞ
への論理1書き込みによっても解除(
0)
され
ます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
とｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
割り込み許可(
WDI
E)
が設定(
1)
されていれば、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
計時完了
割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
6-WDI
E:ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
割り込み許可 (
Wa
t
c
hdogI
nt
e
r
r
uptEna
bl
e
)
このﾋﾞ
ｯﾄ
が1を書かれ、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
さ 表8-2.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ設定
れると、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
割り込みが許可されます。この動作ではｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏで計時
WDE WDI
E 動作状態 計時完了での動作
完了が起きる場合、ﾘ
ｾｯﾄ
に代わって対応する割り込みが実行されます。
0
0
停止
なし
WDEが設定(
1)
されると、WDI
Eは計時完了が起きるとき、ﾊｰﾄ
ﾞ
ｳｪｱによって自動的
0
1
走行
割り込み
に解除(
0)
されます。これは割り込みを使用する間のｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
保護を維持
1
0
走行
ﾘ
ｾｯﾄ
するのに有用です。WDI
Eﾋﾞ
ｯﾄ
が解除(
0)
された後、次の計時完了はﾘ
ｾｯﾄ
を生成
1
1
走行
割り
込み
するでしょう。このｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
を避けるには、各割り込み後にWDI
Eが設定(
1)
されなければなりません。
■
ﾋﾞ
ｯﾄ
4-WDCE:ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
変更許可 (
Wa
t
c
hdogCha
ng
eEna
bl
e
)
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
許可(
WDE)
ﾋﾞ
ｯﾄ
が論理0を書かれるとき、このﾋﾞ
ｯﾄ
は設定(
1)
されなければなりません。さもなければ、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
は禁止され
ません。一旦1を書かれると、ﾊｰﾄ
ﾞ
ｳｪｱが4ｸﾛｯｸ周期後、このﾋﾞ
ｯﾄ
を解除(
0)
します。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
禁止手順についてはWDEﾋﾞ
ｯﾄ
の記述を
参照してください。このﾋﾞ
ｯﾄ
は前置分周ﾋﾞ
ｯﾄ
を変更する時も設定(
1)
されなければなりません。27頁の「ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ設定変更の時
間制限手順」をご覧ください。
■
ﾋﾞ
ｯﾄ
3-WDE:ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
許可 (
Wa
t
c
hdogEna
bl
e
)
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
許可(
WDE)
が論理1を書かれるとｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが許可され、WDEが論理0を書かれるとｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ機能が禁止されま
す。WDEはｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
変更許可(
WDCE)
ﾋﾞ
ｯﾄ
が論理ﾚﾍﾞ
ﾙ1を持つ場合だけ解除(
0)
できます。許可されているｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏを禁止
するには次の手順に従わなければなりません。
① 同じ操作(
命令)
内で、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
変更許可(
WDCE)
ﾋﾞ
ｯﾄ
とｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
許可(
WDE)
ﾋﾞ
ｯﾄ
に論理1を書きます。例え禁止操作を始める前
のWDEが1に設定されていても、論理1がWDEに書かれなければなりません。
② 次からの4ｸﾛｯｸ周期内で、論理0をWDEに書きます。これがｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
を禁止します。
安全ﾚﾍﾞ
ﾙ2では上記の手順でもｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏを禁止することができません。27頁の「ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ設定変更の時間制限手順」を
ご覧ください。
安全ﾚﾍﾞ
ﾙ1ではWDEがMCUSRのｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄﾌﾗｸﾞ
(
WDRF)
によって無効にされます。WDRFの説明については27頁の「MCU状
態ﾚｼﾞ
ｽﾀ(
MCUSR)
」をご覧ください。これはWDRFが設定(
1)
されていると、WDEが常に設定(
1)
されることを意味します。WDEを解除(
0)
するには上記手順でｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
を禁止する前にWDRFが解除(
0)
されなければなりません。この特徴は失敗を引き起こす状態中の複
数ﾘ
ｾｯﾄ
と失敗後の安全な起動を保証します。
注:ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが応用で使用されないなら、ﾃﾞ
ﾊﾞ
ｲｽ初期化でｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
禁止手順を全て行なうことが重要です。ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
が偶
然に許可されると(
例えばﾎﾟ
ｲﾝﾀの逸脱や低電圧(
ﾌﾞ
ﾗｳﾝｱｳﾄ
)
状態)
、ﾃﾞ
ﾊﾞ
ｲｽはﾘ
ｾｯﾄ
し、その転化が次のｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾘ
ｾｯﾄ
を引き起
こすでしょう。この状態を避けるため、応用ｿﾌﾄ
ｳｪｱは初期化ﾙｰﾁﾝでWDRFﾌﾗｸﾞ
とWDE制御ﾋﾞ
ｯﾄ
を常に解除(
0)
すべきです。
■
ﾋﾞ
ｯﾄ
5,
2∼0-WDP3∼0:ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ前置分周選択 (
Wa
t
c
hdogTi
me
rPr
e
s
c
a
l
e
r3,
2,
1a
nd0)
このWDP3∼0ﾋﾞ
ｯﾄ
はｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏが許可される時のｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏの前置分周を決めます。異なる前置分周値と対応する計時完
了周期は表8-3.
で示されます。
表8-3.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
前置分周器選択
WDP3
0
1
WDP2
0
1
0
1
WDP1
0
1
0
1
0
1
0
1
WDP0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
WDT発振周期数 2k 4k 8k 16k 32k 64k 128k 256k 512k1024k
(
予約)
代表的計時完了
16
ms 32ms 64ms0.
125s0.
25s 0.
5s 1.
0s 2.
0s 4.
0s 8.
0s
周期 (
VCC=5V)
29
9
.割り込み
この項はATt
i
ny
261A/461A/861Aによって実行される割り込み操作の詳細を記述します。AVR割り込み操作の一般説明については
8
頁の「ﾘｾｯﾄ
と割り込みの扱い」を参照してください。
9
.
1.割り込みﾍﾞ
ｸﾀ
ATt
i
ny
261A/461A/861Aの割り込みﾍﾞ
ｸﾀは下の表9-1.
で記述されます。
表9-1.ﾘｾｯﾄ
と割り込みのﾍﾞ
ｸﾀ
ﾍﾞ
ｸﾀ番号 ﾌﾟ
ﾛｸﾞ
ﾗﾑｱﾄ
ﾞ
ﾚｽ
1
$0000
2
$0001
3
$0002
4
$0003
5
$0004
6
$0005
7
$0006
8
$0007
9
$0008
10
$0009
11
$000A
12
$000B
13
$000C
14
$000D
15
$000E
16
$000F
17
$0010
18
$0011
19
$0012
発生元
ﾘ
ｾｯﾄ
I
NT0
PCI
NT
ﾀｲﾏ/ｶｳﾝﾀ1COMPA
ﾀｲﾏ/ｶｳﾝﾀ1COMPB
ﾀｲﾏ/ｶｳﾝﾀ1OVF
ﾀｲﾏ/ｶｳﾝﾀ0OVF
USI
_
STRT
USI
_
OVF
EE_
RDY
ｱﾅﾛｸﾞ
比較器 ANA_
COMP
A/D変換器 ADC
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞWDT
I
NT1
ﾀｲﾏ/ｶｳﾝﾀ0COMPA
ﾀｲﾏ/ｶｳﾝﾀ0COMPB
ﾀｲﾏ/ｶｳﾝﾀ0CAPT
ﾀｲﾏ/ｶｳﾝﾀ1COMPD
誤り保護 FAULT_
PROTECT
備考
電源ONまたはｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
等のﾘ
ｾｯﾄ
外部割り込み要求0
I
/Oﾋﾟ
ﾝﾚﾍﾞ
ﾙ変化
ﾀｲﾏ/ｶｳﾝﾀ1比較A一致
ﾀｲﾏ/ｶｳﾝﾀ1比較B一致
ﾀｲﾏ/ｶｳﾝﾀ1溢れ
ﾀｲﾏ/ｶｳﾝﾀ0溢れ
多用途直列ｲﾝﾀｰﾌｪｰｽ開始条件検出
多用途直列ｲﾝﾀｰﾌｪｰｽ計数器溢れ
EEPROM 操作可
ｱﾅﾛｸﾞ
比較器出力遷移
A/D変換完了
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
計時完了
外部割り込み要求1
ﾀｲﾏ/ｶｳﾝﾀ0比較A一致
ﾀｲﾏ/ｶｳﾝﾀ0比較B一致
ﾀｲﾏ/ｶｳﾝﾀ0捕獲発生
ﾀｲﾏ/ｶｳﾝﾀ1比較D一致
ﾀｲﾏ/ｶｳﾝﾀ1誤り保護
ﾌﾟ
ﾛｸﾞ
ﾗﾑが決して割り込み元を許可しないなら、割り込みﾍﾞ
ｸﾀは使用されず、これらの位置に通常のﾌﾟ
ﾛｸﾞ
ﾗﾑｺｰﾄ
ﾞ
が配置できます。
ATt
i
ny
261A/461A/861Aでの最も代表的且つ一般的なﾘ
ｾｯﾄ
と割り込みのﾍﾞ
ｸﾀｱﾄ
ﾞ
ﾚｽ用設定は以下のﾌﾟ
ﾛｸﾞ
ﾗﾑ例で示されます。
ﾗﾍﾞ
ﾙ
R
E
S
E
T
:
命令
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
R
J
M
P
L
D
I
O
U
T
L
D
I
O
U
T
∼
ｱﾄ
ﾞ
ﾚｽ
$
0
0
0
0
$
0
0
0
1
$
0
0
0
2
$
0
0
0
3
$
0
0
0
4
$
0
0
0
5
$
0
0
0
6
$
0
0
0
7
$
0
0
0
8
$
0
0
0
9
$
0
0
0
A
$
0
0
0
B
$
0
0
0
C
$
0
0
0
D
$
0
0
0
E
$
0
0
0
F
$
0
0
1
0
$
0
0
1
1
$
0
0
1
2
;
$
0
0
1
3
$
0
0
1
4
$
0
0
1
5
$
0
0
1
6
30
R
E
S
E
T
E
X
T
_
I
N
T
0
P
C
I
N
T
T
I
M
1
_
C
O
M
P
A
T
I
M
1
_
C
O
M
P
B
T
I
M
1
_
O
V
F
T
I
M
0
_
O
V
F
U
S
I
_
S
T
R
T
U
S
I
_
O
V
F
E
E
_
R
D
Y
A
N
A
_
C
O
M
P
A
D
C
_
I
S
R
W
D
T
E
X
T
_
I
N
T
1
T
I
M
0
_
C
O
M
P
A
T
I
M
0
_
C
O
M
P
B
T
I
M
0
_
C
A
P
T
T
I
M
1
_
C
O
M
P
D
F
A
U
L
T
_
P
R
O
T
E
C
T
注釈
;
各種ﾘ
ｾｯﾄ
;
外部割り込み要求0
;
I
/Oﾋﾟ
ﾝﾚﾍﾞ
ﾙ変化
;
ﾀｲﾏ/ｶｳﾝﾀ1比較A一致
;
ﾀｲﾏ/ｶｳﾝﾀ1比較B一致
;
ﾀｲﾏ/ｶｳﾝﾀ1溢れ
;
ﾀｲﾏ/ｶｳﾝﾀ0溢れ
;
多用途直列ｲﾝﾀｰﾌｪｰｽ開始条件検出
;
多用途直列ｲﾝﾀｰﾌｪｰｽ計数器溢れ
;
EEPROM 操作可
;
ｱﾅﾛｸﾞ
比較器出力遷移
;
A/D変換完了
;
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
計時完了
;
外部割り込み要求1
;
ﾀｲﾏ/ｶｳﾝﾀ0比較A一致
;
ﾀｲﾏ/ｶｳﾝﾀ0比較B一致
;
ﾀｲﾏ/ｶｳﾝﾀ0捕獲発生
;
ﾀｲﾏ/ｶｳﾝﾀ1比較D一致
;
ﾀｲﾏ/ｶｳﾝﾀ1誤り保護
R
1
6
,
H
I
G
H
(
R
A
M
E
N
D
);
RAM最終ｱﾄ
ﾞ
ﾚｽ上位を取得 (
ATt
i
ny
461
/861のみ)
S
P
H
,
R
1
6
;
ｽﾀｯｸﾎﾟ
ｲﾝﾀ上位を初期化 (
ATt
i
ny
461/861のみ)
R
1
6
,
L
O
W
(
R
A
M
E
N
D
) ;
RAM最終ｱﾄ
ﾞ
ﾚｽ下位を取得
S
P
L
,
R
1
6
;
ｽﾀｯｸﾎﾟ
ｲﾝﾀ下位を初期化
;
以下、I
/O初期化など
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
9
.
2.外部割り込み
外部割り込みはI
NT0,
I
NT1ﾋﾟ
ﾝまたはPCI
NT0∼15ﾋﾟ
ﾝの何れかによって起動されます。許可したなら、例えI
NT0,
I
NT1またはPCI
NT0
∼15ﾋﾟ
ﾝが出力として設定されても、割り込みが起動することに注目してください。この特徴はｿﾌﾄ
ｳｪｱ割り込みを生成する方法を提供
します。ﾋﾟ
ﾝ変化割り込みPCI
は許可したPCI
NT0∼15の何れかが切り替わると起動します。ﾋﾟ
ﾝ変化割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
PCMSK0,
PCMSK1)
は、どのﾋﾟ
ﾝがﾋﾟ
ﾝ変化割り込み要因となるかを制御します。PCI
NT0∼15でのﾋﾟ
ﾝ変化割り込みは非同期に検知されます。こ
れはそれらの割り込みがｱｲﾄ
ﾞ
ﾙ動作以外の休止形態からもﾃﾞ
ﾊﾞ
ｲｽを起動するのに使用できることを意味します。
I
NT0とI
NT1の割り込みは上昇端または下降端(
含む両端)
またはLowﾚﾍﾞ
ﾙによって起動できます。これはMCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
の詳述で示される設定です。I
NT0,
I
NT1割り込みがﾚﾍﾞ
ﾙ起動として設定、且つ許可されると、そのﾋﾟ
ﾝがLowに保持される限り、割り
込みは(
継続的に)
起動します。I
NT0,
I
NT1の上昇端または下降端割り込みの認知は15頁の「ｸﾛｯｸ副系統」で記述されるI
/Oｸﾛｯｸの
存在を必要とすることに注意してください。
9
.
2.
1.Lowﾚﾍﾞ
ﾙ割り込み
I
NT0,
I
NT1のLowﾚﾍﾞ
ﾙ割り込みは非同期に検知されます。これはそれらの割り込みがｱｲﾄ
ﾞ
ﾙ動作以外の休止形態からもﾃﾞ
ﾊﾞ
ｲｽを起
動するのに使用できることを意味します。I
/Oｸﾛｯｸはｱｲﾄ
ﾞ
ﾙ動作を除く全休止形態で停止されます。
ﾚﾍﾞ
ﾙ起動割り込みがﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作からの起動に使用される場合、この必要としたﾚﾍﾞ
ﾙはﾚﾍﾞ
ﾙ割り込みを起動する完全な起動復帰
のため、MCUに対して充分長く保持されなければならないことに注意してください。このﾚﾍﾞ
ﾙが起動時間の最後に先立って消滅する
と、MCUは今までどおり起動しますが、割り込みが生成されません。起動時間は15頁の「ｸﾛｯｸ体系」で示されるようにSUTﾋｭｰｽﾞ
と
CKSELﾋｭｰｽﾞ
で定義されます。
ﾃﾞ
ﾊﾞ
ｲｽが起動復帰する前に割り込みﾋﾟ
ﾝ上のLowﾚﾍﾞ
ﾙが取り去られると、ﾌﾟ
ﾛｸﾞ
ﾗﾑ実行は割り込み処理ﾙｰﾁﾝへ転換されませんが、
SLEEP命令に続く命令から継続します。
9
.
2.
2.ﾋﾟ
ﾝ変化割り込みﾀｲﾐ
ﾝｸﾞ(
訳注:
共通性から本項追加)
ﾋﾟ
ﾝ変化割り込みの例は図9-1.
で示されます。
図9-1.ﾋﾟ
ﾝ変化割り込みﾀｲﾐ
ﾝｸﾞ
PCI
NTn
D Q
A
D Q
B
E
PCMSKmの
PCI
NTn
c
l
k
∼
本数分合成
c
l
k
C
D Q
D
D Q
E
D Q
PCI
Fm
PCI
NTn
A:ﾗｯﾁ
B:遅延
C:変化
D:遅延
E:遅延
PCI
Fm
9
.
3.外部割り込み用ﾚｼﾞ
ｽﾀ
9
.
3.
1.MCU制御ﾚｼﾞ
ｽﾀ(
MCUCont
r
olRe
g
i
s
t
e
r
)MCUCR
MCU制御ﾚｼﾞ
ｽﾀは割り込み条件制御ﾋﾞ
ｯﾄ
を含みます。
ﾋﾞ
ｯﾄ
$35(
$55)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
BODS
PUD
SE
SM1
SM0
BODSE
I
SC0
1
I
SC0
0
R/
W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
MCUCR
ﾋﾞ
ｯﾄ
1,
0-I
SC01,
0:
外部割り込み0/1条件制御 (
I
nt
e
r
r
uptSe
ns
eCont
r
ol0/1bi
t
1a
nd0)
外部割り込み0と1はｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
と一般 表9-2.外部割り込み0/1(
I
NT0/1)
割り込み条件
割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
GI
MSK)
の外部割り込み0許可(
I
NT0)
ﾋﾞ
ｯﾄ
または外部
I
SC0
1 I
SC0
0
割り込み発生条件
割り込み1許可(
I
NT1)
ﾋﾞ
ｯﾄ
が設定(
1)
される場合のI
NT0またはI
NT1外部ﾋﾟ
0
0 I
NT0/I
NT1ﾋﾟ
ﾝのLowﾚﾍﾞ
ﾙ
ﾝによって活性(
有効)
にされます。割り込みを活性にするI
NT0またはI
NT1
0
1 I
NT0/I
NT1ﾋﾟ
ﾝの論理変化(
両端)
外部ﾋﾟ
ﾝのｴｯｼﾞ
とﾚﾍﾞ
ﾙは表9-2.
で定義されます。I
NT0とI
NT1ﾋﾟ
ﾝの値は
1
0 I
NT0/I
NT1ﾋﾟ
ﾝの下降端
ｴｯｼﾞ
検出に先立って採取さます。ｴｯｼﾞ
または論理変化割り込みが選択さ
れる場合、1ｸﾛｯｸ周期よりも長く留まるﾊﾟ
ﾙｽは割り込みを生成します。より
1
1 I
NT0/I
NT1ﾋﾟ
ﾝの上昇端
短いﾊﾟ
ﾙｽは割り込み発生が保証されません。Lowﾚﾍﾞ
ﾙ割り込みが選択さ
れる場合、そのLowﾚﾍﾞ
ﾙは割り込みを生成するために現在実行している
命令の完了まで保たれなければなりません。
(
訳補)I
SC0
1,
0
ﾋﾞ
ｯﾄ
がI
NT0とI
NT1兼用で、個別に条件を設定できないことに注意してください。
31
9.
3.
2.一般割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
Ge
ne
r
a
lI
nt
e
r
r
uptMa
s
kRe
g
i
s
t
e
r
)GI
MSK
ﾋﾞ
ｯﾄ
$3B(
$5B)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
I
NT1
I
NT0
PCI
E1
PCI
E0
-
-
-
-
R/W
0
R/W
0
R/W
0
R/W
0
R
0
R
0
R
0
R
0
GI
MSK
ﾋﾞ
ｯﾄ
7-I
NT1:外部割り込み1許可 (
Ex
t
e
r
na
lI
n
t
e
r
r
uptRe
que
s
t1Ena
bl
e
)
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
され、I
NT1ﾋﾞ
ｯﾄ
が設定(
1)
されると、I
NT1外部ﾋﾟ
ﾝ割り込みが許可されます。
MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
の割り込み条件制御0/1のﾋﾞ
ｯﾄ
1と0(
I
SC01,
I
SC00)
は、この外部割り込みがI
NT1ﾋﾟ
ﾝの上昇端、下降端、両
端、またはLowﾚﾍﾞ
ﾙのどれで活性(
有効)
にされるかを定義します。例えI
NT1ﾋﾟ
ﾝが出力として設定されても、このﾋﾟ
ﾝの動きは割り込み
要求を引き起こします。外部割り込み要求1に対応する割り込みはI
NT1割り込みﾍﾞ
ｸﾀから実行されます。
■
ﾋﾞ
ｯﾄ
6-I
NT0:外部割り込み0許可 (
Ex
t
e
r
na
lI
n
t
e
r
r
uptRe
que
s
t0Ena
bl
e
)
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
され、I
NT0ﾋﾞ
ｯﾄ
が設定(
1)
されると、I
NT0外部ﾋﾟ
ﾝ割り込みが許可されます。
MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
の割り込み条件制御0/1のﾋﾞ
ｯﾄ
1と0(
I
SC01,
I
SC00)
は、この外部割り込みがI
NT0ﾋﾟ
ﾝの上昇端、下降端、両
端、またはLowﾚﾍﾞ
ﾙのどれで活性(
有効)
にされるかを定義します。例えI
NT0ﾋﾟ
ﾝが出力として設定されても、このﾋﾟ
ﾝの動きは割り込み
要求を引き起こします。外部割り込み要求0に対応する割り込みはI
NT0割り込みﾍﾞ
ｸﾀから実行されます。
■
ﾋﾞ
ｯﾄ
5-PCI
E1:ﾋﾟ
ﾝ変化割り込み1許可 (
Pi
nCha
ng
eI
nt
e
r
r
uptEna
bl
e1)
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
され、PCI
E1ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾋﾟ
ﾝ変化割り込み1が許可されます。許
可したPCI
NT0∼7とPCI
NT12∼15ﾋﾟ
ﾝの何れかの変化が割り込みを起こします。このﾋﾟ
ﾝ変化割り込み要求に対応する割り込みは
PCI
NT割り込みﾍﾞ
ｸﾀから実行されます。PCI
NT0∼7とPCI
NT12∼15ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込みﾏｽｸ0ﾚｼﾞ
ｽﾀ(
PCMSK0)
とﾋﾟ
ﾝ変化割り込
みﾏｽｸ1ﾚｼﾞ
ｽﾀ(
PCMSK1)
によって個別に許可されます。
■
ﾋﾞ
ｯﾄ
4-PCI
E0:ﾋﾟ
ﾝ変化割り込み0許可 (
Pi
nCha
ng
eI
nt
e
r
r
uptEna
bl
e0)
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
され、PCI
E0ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾋﾟ
ﾝ変化割り込み0が許可されます。許
可したPCI
NT8∼11ﾋﾟ
ﾝの何れかの変化が割り込みを起こします。このﾋﾟ
ﾝ変化割り込み要求に対応する割り込みはPCI
NT割り込み
ﾍﾞ
ｸﾀから実行されます。PCI
NT8∼11ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込みﾏｽｸ1ﾚｼﾞ
ｽﾀ(
PCMSK1)
によって個別に許可されます。
■
ﾋﾞ
ｯﾄ
3∼0-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
9
.
3.
3.一般割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
Ge
ne
r
a
lI
nt
e
r
r
uptFl
a
gRe
g
i
s
t
e
r
)GI
FR
ﾋﾞ
ｯﾄ
$3A(
$5A)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
I
NTF1
I
NTF0
PCI
F
-
-
-
-
-
R/W
0
R/W
0
R/W
0
R
0
R
0
R
0
R
0
R
0
GI
FR
ﾋﾞ
ｯﾄ
7-I
NTF1:外部割り込み1要求ﾌﾗｸﾞ(
Ex
t
e
r
na
lI
nt
e
r
r
uptFl
a
g1)
I
NT1ﾋﾟ
ﾝ上のｴｯｼﾞ
または論理変化が割り込み要求を起動すると、I
NTF1が設定(
1)
になります。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許
可(
I
)
ﾋﾞ
ｯﾄ
と一般割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
GI
MSK)
の外部割り込み1許可(
I
NT1)
ﾋﾞ
ｯﾄ
が設定(
1)
なら、MCUは対応する割り込みﾍﾞ
ｸﾀへ飛び
ます。このﾌﾗｸﾞ
は割り込みﾙｰﾁﾝが実行されると解除(
0)
されます。代わりにこのﾌﾗｸﾞ
は論理1を書くことによっても解除(
0)
できます。
I
NT1がﾚﾍﾞ
ﾙ割り込みとして設定されると、このﾌﾗｸﾞ
は常に解除(
0)
されます。
■
ﾋﾞ
ｯﾄ
6-I
NTF0:外部割り込み0要求ﾌﾗｸﾞ(
Ex
t
e
r
na
lI
nt
e
r
r
uptFl
a
g0)
I
NT0ﾋﾟ
ﾝ上のｴｯｼﾞ
または論理変化が割り込み要求を起動すると、I
NTF0が設定(
1)
になります。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許
可(
I
)
ﾋﾞ
ｯﾄ
と一般割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
GI
MSK)
の外部割り込み0許可(
I
NT0)
ﾋﾞ
ｯﾄ
が設定(
1)
なら、MCUは対応する割り込みﾍﾞ
ｸﾀへ飛び
ます。このﾌﾗｸﾞ
は割り込みﾙｰﾁﾝが実行されると解除(
0)
されます。代わりにこのﾌﾗｸﾞ
は論理1を書くことによっても解除(
0)
できます。
I
NT0がﾚﾍﾞ
ﾙ割り込みとして設定されると、このﾌﾗｸﾞ
は常に解除(
0)
されます。
■
ﾋﾞ
ｯﾄ
5-PCI
F:ﾋﾟ
ﾝ変化割り込み要求ﾌﾗｸﾞ(
Pi
nCha
ng
eI
nt
e
r
r
uptFl
a
g
)
PCI
NT0∼15ﾋﾟ
ﾝの何れかの論理変化が割り込み要求を起動すると、PCI
Fが設定(
1)
になります。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み
許可(
I
)
ﾋﾞ
ｯﾄ
と一般割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
GI
MSK)
のﾋﾟ
ﾝ変化割り込み1許可(
PCI
E1)
ﾋﾞ
ｯﾄ
またはﾋﾟ
ﾝ変化割り込み0許可(
PCI
E0)
ﾋﾞ
ｯﾄ
が設
定(
1)
なら、MCUは対応する割り込みﾍﾞ
ｸﾀへ飛びます。このﾌﾗｸﾞ
は割り込みﾙｰﾁﾝが実行されると解除(
0)
されます。代わりにこのﾌﾗｸﾞ
は論理1を書くことによっても解除(
0)
できます。
■
ﾋﾞ
ｯﾄ
4∼0-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
32
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
9.
3.
4.ﾋﾟ
ﾝ変化割り込みﾏｽｸ0ﾚｼﾞ
ｽﾀ(
Pi
nCha
ng
eEna
bl
eMa
s
k0∼7)PCMSK0
ﾋﾞ
ｯﾄ
$23(
$43)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
PCI
NT7 PCI
NT6 PCI
NT5 PCI
NT4 PCI
NT3 PCI
NT2 PCI
NT1 PCI
NT0 PCMSK0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼0-PCI
NT7∼PCI
NT0:ﾋﾟ
ﾝ変化割り込み7∼0許可 (
Pi
nCha
ng
eEna
bl
eMa
s
k7∼0)
各PCI
NT0∼7ﾋﾞ
ｯﾄ
は対応するI
/Oﾋﾟ
ﾝでﾋﾟ
ﾝ変化割り込みが許可されるかどうかを選びます。PCI
NT0∼7と一般割り込みﾏｽｸ(
GI
MSK)
ﾚｼﾞ
ｽﾀのPCI
E1が設定(
1)
なら、対応するI
/Oﾋﾟ
ﾝのﾋﾟ
ﾝ変化割り込みが許可されます。PCI
NT0∼7が解除(
0)
されると、対応するI
/Oﾋﾟ
ﾝ
のﾋﾟ
ﾝ変化割り込みは禁止されます。
■
9
.
3.
5.ﾋﾟ
ﾝ変化割り込みﾏｽｸ1ﾚｼﾞ
ｽﾀ(
Pi
nCha
ng
eEna
bl
eMa
s
k8∼15)PCMSK1
ﾋﾞ
ｯﾄ
$22(
$42)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
PCI
NT15 PCI
NT14 PCI
NT13 PCI
NT12 PCI
NT11 PCI
NT10 PCI
NT9 PCI
NT8 PCMSK1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼0-PCI
NT15∼PCI
NT8:ﾋﾟ
ﾝ変化割り込み15∼8許可 (
Pi
nCha
ng
eEna
bl
eMa
s
k15∼8)
各PCI
NT8∼15ﾋﾞ
ｯﾄ
は対応するI
/Oﾋﾟ
ﾝでﾋﾟ
ﾝ変化割り込みが許可されるかどうかを選びます。PCI
NT8∼11と一般割り込みﾏｽｸ
(
GI
MSK)
ﾚｼﾞ
ｽﾀのPCI
E0が設定(
1)
なら、対応するI
/Oﾋﾟ
ﾝのﾋﾟ
ﾝ変化割り込みが許可され、PCI
NT12∼15と一般割り込みﾏｽｸ(
GI
MSK)
ﾚｼﾞ
ｽﾀのPCI
E1が設定(
1)
なら、対応するI
/Oﾋﾟ
ﾝのﾋﾟ
ﾝ変化割り込みが許可されます。PCI
NT8∼15が解除(
0)
されると、対応するI
/O
ﾋﾟ
ﾝのﾋﾟ
ﾝ変化割り込みは禁止されます。
■
33
1
0
.入出力ﾎﾟ
ｰﾄ
全てのAVRのﾎﾟ
ｰﾄ
は標準ﾃﾞ
ｼﾞ
ﾀﾙI
/Oﾎﾟ
ｰﾄ
として使用されるとき、真の読み-変更-書 図10-1.入出力ﾋﾟ
ﾝ等価回路
き(
ﾘ
ｰﾄ
ﾞﾓﾃﾞ
ｨ
ﾌｧｲﾗｲﾄ
)
を機能的に持ちます。これはSBI
とCBI
命令で他のどのﾋﾟ
ﾝの
VCC
VCC
方向をも無意識に変更することなく、1つのﾎﾟ
ｰﾄﾋﾟ
ﾝの方向を変更できることを意味
します。(
出力として設定されていれば)
駆動値を変更、または(
入力として設定され
ていれば)
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗を許可/禁止する時にも同じく適用されます。各出力緩衝部
論理回路
は高い吐き出し(
ｿｰｽ)
と引き込み(
ｼﾝｸ)
の両能力で対称的な駆動特性を持ちます。
Rpu
Cpi
n
このﾋﾟ
ﾝ駆動部はLED(
表示器)
を直接駆動するのに充分な強さです。全てのﾎﾟ
ｰﾄ
Px
n
ﾋﾟ
ﾝは個別に選択可能な、供給電圧で抵抗値が変化しないﾌﾟ
ﾙｱｯﾌﾟ
抵抗を持って
詳細については
「標準ﾃﾞ
ｼﾞ
ﾀﾙI
/O」図
います。全てのI
/Oﾋﾟ
ﾝは図10-1.
で示されるようにVCCとGNDの両方に保護ﾀﾞ
ｲｵｰﾄ
ﾞ
をご覧く
ださ
い
があります。各値の完全な一覧については119頁の「電気的特性」を参照してくださ
い。
本項内の全てのﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
の参照は一般形で記されます。小文字の'
x
'
はﾎﾟ
ｰﾄ
番号文字、小文字の'
n'
はﾋﾞ
ｯﾄ
番号を表します。けれ
どもﾌﾟ
ﾛｸﾞ
ﾗﾑ内でﾚｼﾞ
ｽﾀやﾋﾞ
ｯﾄ
定義に使用するとき、正確な形式(
例えば、ここで一般に記されたPORTx
nがﾎﾟ
ｰﾄ
Bのﾋﾞ
ｯﾄ
3に対しては
PORTB3)
が使用されなければなりません。物理的なI
/Oﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
位置は43頁の「I
/Oﾎﾟ
ｰﾄ
用ﾚｼﾞ
ｽﾀ」で一覧されます。
各々1つの出力ﾚｼﾞ
ｽﾀ(
PORTx
)
、方向ﾚｼﾞ
ｽﾀ(
DDRx
)
、入力ﾚｼﾞ
ｽﾀ(
PI
Nx
)
の各ﾎﾟ
ｰﾄ
に対して、3つI
/Oﾒﾓﾘｱﾄ
ﾞ
ﾚｽ位置が割り当てられま
す。入力ﾚｼﾞ
ｽﾀのI
/O位置は読むだけで、一方出力ﾚｼﾞ
ｽﾀと方向ﾚｼﾞ
ｽﾀは読み書き(
両方)
です。けれどもPI
Nx
ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
への論理
1書き込みは、出力ﾚｼﾞ
ｽﾀの対応ﾋﾞ
ｯﾄ
値を(
1/0)
反転する結果になります。加えてMCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
のﾌﾟ
ﾙｱｯﾌﾟ
禁止(
PUD)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、全ﾎﾟ
ｰﾄ
で全ﾋﾞ
ｯﾄ
に対してﾌﾟ
ﾙｱｯﾌﾟ
機能を禁止します。
標準ﾃﾞ
ｼﾞ
ﾀﾙI
/OとしてのI
/Oﾎﾟ
ｰﾄ
の使用は次の「標準ﾃﾞ
ｼﾞ
ﾀﾙ入出力としてのﾎﾟ
ｰﾄ
」で記述されます。多くのﾎﾟ
ｰﾄﾋﾟ
ﾝはﾃﾞ
ﾊﾞ
ｲｽの周辺
機能用の兼用機能と多重化されます。ﾎﾟ
ｰﾄﾋﾟ
ﾝとの各兼用機能のｲﾝﾀｰﾌｪｰｽ法は37頁の「兼用ﾎﾟ
ｰﾄ
機能」で記述されます。兼用機
能の完全な記述については個別機能部項目を参照してください。
ﾎﾟ
ｰﾄﾋﾟ
ﾝのいくつかの兼用機能の許可は、そのﾎﾟ
ｰﾄ
内の他のﾋﾟ
ﾝの標準ﾃﾞ
ｼﾞ
ﾀﾙ入出力としての使用に影響しないことに注意してくだ
さい。
1
0.
1.標準ﾃﾞ
ｼﾞ
ﾀﾙ入出力としてのﾎﾟ
ｰﾄ
このﾎﾟ
ｰﾄ
は任意の内部ﾌﾟ
ﾙｱｯﾌﾟ
付き双方向I
/Oﾎﾟ
ｰﾄ
です。図10-2.
はここで属にPx
nと呼ばれるI
/Oﾎﾟ
ｰﾄﾋﾟ
ﾝの1つの機能説明を示し
ます。
図10-2.標準ﾃﾞ
ｼﾞ
ﾀﾙ入出力回路構成
VCC
RDx
:
DDRx
読み
8-bi
tDa
t
aBus
DDx
n:
方向ﾗｯﾁ
WDx
:
DDRx
書き
PUD:
ﾌﾟ
ﾙｱｯﾌﾟ
禁止
D Q
R
RESET:
ﾘ
ｾｯﾄ
RRx
:
ﾎﾟ
ｰﾄ
x
ﾗｯﾁ読み
1
0
D Q
WPx
:
PI
Nx
書き
WRx
:
PORTx
書き
R
RESET:
ﾘ
ｾｯﾄ
RPx
:
ﾎﾟ
ｰﾄ
x
ﾋﾟ
ﾝ読み
SLEEP:
休止制御
同期化回路
Q D
Q D
PI
Nx
n
:
入力ﾚｼﾞ
ｽﾀ
c
l
k
I
/Oｸﾛｯｸ
I
/O:
注:WRx
,WPxWDx
,RRx
,RPx
,RDx
は同一ﾎﾟ
ｰﾄ
内の全ﾋﾟ
ﾝで共通です。
c
l
k
SLEEP,PUDは全ﾎﾟ
ｰﾄ
で共通です。
I
/O,
34
Px
n
PORTx
n:
出力ﾗｯﾁ
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
E
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
0.
1.
1.ﾋﾟ
ﾝの設定
各ﾎﾟ
ｰﾄﾋﾟ
ﾝは3つのﾚｼﾞ
ｽﾀﾋﾞ
ｯﾄ
、DDx
n、PORTx
n、PI
Nx
nから成ります。43頁の「I
/Oﾎﾟ
ｰﾄ
用ﾚｼﾞ
ｽﾀ」で示されるように、DDx
nﾋﾞ
ｯﾄ
は
DDRxI
/Oｱﾄ
ﾞ
ﾚｽ、PORTx
nﾋﾞ
ｯﾄ
はPORTxI
/Oｱﾄ
ﾞ
ﾚｽ、PI
Nx
ﾋﾞ
ｯﾄ
はPI
NxI
/Oｱﾄ
ﾞ
ﾚｽでｱｸｾｽされます。
DDRx
ﾚｼﾞ
ｽﾀ内のDDx
nﾋﾞ
ｯﾄ
はそのﾋﾟ
ﾝの方向を選択します。DDx
nが論理1を書かれるとPx
nは出力ﾋﾟ
ﾝとして設定されます。DDx
nが論
理0を書かれるとPx
nは入力ﾋﾟ
ﾝとして設定されます。
そのﾋﾟ
ﾝが入力ﾋﾟ
ﾝとして設定される時にPORTx
nが論理1を書かれると、ﾌﾟ
ﾙｱｯﾌﾟ
抵抗が活性(
有効)
にされます。ﾌﾟ
ﾙｱｯﾌﾟ
抵抗をOFF
に切り替えるにはPORTx
nが論理0を書かれるか、またはそのﾋﾟ
ﾝが出力ﾋﾟ
ﾝとして設定されなければなりません。ﾎﾟ
ｰﾄﾋﾟ
ﾝは例えｸﾛｯｸ
が動いていなくても、ﾘ
ｾｯﾄ
条件が活性(
有効)
になるとHi
-Zにされます。
そのﾋﾟ
ﾝが出力ﾋﾟ
ﾝとして設定される時にPORTx
nが論理1を書かれると、そのﾎﾟ
ｰﾄﾋﾟ
ﾝはHi
g
h(
1)
に駆動されます。そのﾋﾟ
ﾝが出力ﾋﾟ
ﾝと
して設定される時にPORTx
nが論理0を書かれると、そのﾎﾟ
ｰﾄﾋﾟ
ﾝはLow(
0)
に駆動されます。
1
0.
1.
2.ﾋﾟ
ﾝの出力交互切り替え
PI
Nx
nへの論理1書き込みはDDRx
nの値に拘らず、PORTx
nの値を反転切り替えします。SBI
命令がﾎﾟ
ｰﾄ
内の1ﾋﾞ
ｯﾄ
の反転切り替えに
使用できることに注目してください。
1
0.
1.
3.入出力間の切り替え
Hi
-Z入力(
DDx
n=0,PORTx
n=0)
とHi
g
h出力(
DDx
n=1,PORTx
n=1)
間の切り替え時、ﾌﾟ
ﾙｱｯﾌﾟ
許可入力(
DDx
n=0,PORTx
n=1)
または
Low出力(
DDx
n=1,PORTx
n=0)
のどちらかの中間状態が生じるに違いありません。通常、ﾊｲｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽ環境は強力なHi
g
h(
ｿｰｽ)
駆
動部とﾌﾟ
ﾙｱｯﾌﾟ
間の違いに気付かないので、ﾌﾟ
ﾙｱｯﾌﾟ
が許可された状態は十分受け入れられます。この事例でないなら、全ﾎﾟ
ｰﾄ
の全
ﾌﾟ
ﾙｱｯﾌﾟ
を禁止するために、MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
のﾌﾟ
ﾙｱｯﾌﾟ
禁止(
PUD)
ﾋﾞ
ｯﾄ
が設定(
1)
できます。
ﾌﾟ
ﾙｱｯﾌﾟ
入力とLow出力間の切り替えは同じ問題を発生します。使用者は中間状態としてHi
-Z入力(
DDx
n=0,PORTx
n=0)
またはHi
g
h
出力(
DDx
n=1,PORTx
n=1)
のどちらかを使用しなければなりません。
表10-1.
はﾋﾟ
ﾝ値に対する制御信号の一覧を示します。
表10-1.ﾎﾟ
ｰﾄﾋﾟ
ﾝの設定
DDx
n
PORTx
n PUD(
MCUCR) 入出力
0
0
X
入力
0
1
0
入力
0
1
1
入力
1
0
X
出力
1
1
X
出力
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
なし
あり
なし
なし
なし
備考
ﾊｲｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽ(
Hi
-Z)
Px
nに外部からLowを入力するとｿｰｽ電流が流れます。
ﾊｲｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽ(
Hi
-Z)
Low(
ｼﾝｸ)
出力
Hi
g
h(
ｿｰｽ)
出力
1
0.
1.
4.ﾋﾟ
ﾝ値の読み込み
DDx
n方向ﾋﾞ
ｯﾄ
の設定に関係なく、ﾎﾟ
ｰﾄﾋﾟ
ﾝはPI
Nx
nﾚｼﾞ
ｽ 図10-3.外部供給ﾋﾟ
ﾝ値読み込み時の同期化
ﾀﾋﾞ
ｯﾄ
を通して読めます。図10-2.
で示されるようにPI
Nx
n
ﾚｼﾞ
ｽﾀﾋﾞ
ｯﾄ
と先行するﾗｯﾁは同期化回路を構成します。 ｼｽﾃﾑｸﾛｯｸ
これは物理ﾋﾟ
ﾝが内部ｸﾛｯｸのｴｯｼﾞ
付近で値を変える場
XXX
XXX
I
NR16,
PI
Nx
実行命令
合の未定義状態(
ﾒﾀｽﾃｰﾌﾞ
ﾙ)
を避けるために必要とされ
ますが、それは遅延も持ち込みます。図10-3.
は外部的
同期ﾗｯﾁ
に加えられたﾋﾟ
ﾝ値を読む時の同期化ﾀｲﾐ
ﾝｸﾞ
図を示しま
PI
Nx
n
す。伝播遅延の最小と最大は各々t
で示
pd,
mi
nとt
pd,
ma
x
されます。
以前の値
R16値
(
図10-3.
で)
ｼｽﾃﾑｸﾛｯｸの最初の下降端直後から始まる
t
pd,
mi
n
ｸﾛｯｸ周期を考察してください。このﾗｯﾁはｸﾛｯｸがLowの
t
pd,
ma
x
時に閉じ、ｸﾛｯｸがHi
g
hの時に同期ﾗｯﾁ信号の斜線部分
で示されるように通過(
ﾄ
ﾗﾝｽﾍﾟ
ｱﾚﾝﾄ
)
となります。この信号
図1
0
4
.ﾌﾟ
ﾛｸﾞ
ﾗﾑで設定したﾋﾟ
ﾝ値読み戻し時の同期化
値はｼｽﾃﾑｸﾛｯｸがLowになる時に保持(
ﾗｯﾁ)
されます。
それが続くｸﾛｯｸの上昇端でPI
Nx
nﾚｼﾞ
ｽﾀに取り込まれま ｼｽﾃﾑｸﾛｯｸ
す。2つの矢印t
と
t
によって示さ
れるように、
pd,
mi
n pd,
ma
x
OUTPORTx
NOP
I
NR16,
PI
Nx
実行命令
ﾋﾟ
ﾝ上の単一信号遷移は出現時点に依存して0.
5∼1.
5
ｼｽﾃﾑｸﾛｯｸ周期遅らされます。
同期ﾗｯﾁ
ｿﾌﾄ
ｳｪｱが指定したﾋﾟ
ﾝ値を読み戻す時は、図10-4.
で示
PI
Nx
n
されるようにNOP命令が挿入されなければなりません。
OUT命令はｼｽﾃﾑｸﾛｯｸの上昇端で同期ﾗｯﾁを設定しま
以前の値
R1
6
値
す。この場合、同期化回路を通過する遅延時間(
t
は
pd)
t
p
d
1ｼｽﾃﾑｸﾛｯｸ周期です。
XXX
入力値
XXX
入力値
35
1
0.
1.
5.ﾃﾞ
ｼﾞ
ﾀﾙ入力許可と休止形態
図10-2.
で示されるようにﾃﾞ
ｼﾞ
ﾀﾙ入力信号はｼｭﾐ
ｯﾄﾄ
ﾘ
ｶﾞ
の入力をGNDにｸﾗﾝﾌﾟ
できます。この図でSLEEPと印された信号は入力信号
のいくつかが開放のまま、またはVCC/2付近のｱﾅﾛｸﾞ
信号電圧を持つ場合の高消費電力を避けるため、ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作とｽﾀﾝﾊﾞ
ｲ動
作でMCU休止制御器によって設定(
1)
されます。
SLEEPは外部割り込みﾋﾟ
ﾝとして許可されたﾎﾟ
ｰﾄﾋﾟ
ﾝに対しては無視されます。外部割り込み要求が許可されないなら、SLEEPは他
のﾋﾟ
ﾝについてと同様に有効です。SLEEPは37頁の「兼用ﾎﾟ
ｰﾄ
機能」で記載されるように様々な他の兼用機能によっても無視されま
す。
外部割り込みが許可されていない"
上昇端、下降端または論理変化(
両端)
割り込み"
として設定された非同期外部割り込みﾋﾟ
ﾝに論
理1が存在すると、上で言及した休止形態から(
復帰)
再開する時に、これらの休止形態に於けるｸﾗﾝﾌﾟ
が要求された論理変化を生ず
るので、対応する外部割り込み要求ﾌﾗｸﾞ
が設定(
=1)
されます。
1
0.
1.
6.未接続ﾋﾟ
ﾝ
いくつかのﾋﾟ
ﾝが未使用にされる場合、それらのﾋﾟ
ﾝが定義されたﾚﾍﾞ
ﾙを持つのを保証することが推奨されます。例え上記のような深
い休止形態で多くのﾃﾞ
ｼﾞ
ﾀﾙ入力が禁止されるとしても、ﾃﾞ
ｼﾞ
ﾀﾙ入力が許可される他の全ての動作(
ﾘ
ｾｯﾄ
、通常動作、ｱｲﾄ
ﾞ
ﾙ動作)
で
消費電流削減のため、浮き状態入力は避けられるべきです。
未使用ﾋﾟ
ﾝの定義されたﾚﾍﾞ
ﾙを保証する最も簡単な方法は内部ﾌﾟ
ﾙｱｯﾌﾟ
を許可することです。この場合、ﾘ
ｾｯﾄ
中のﾌﾟ
ﾙｱｯﾌﾟ
は禁止さ
れます。ﾘ
ｾｯﾄ
中の低消費電力が重要なら、外部ﾌﾟ
ﾙｱｯﾌﾟ
またはﾌﾟ
ﾙﾀﾞ
ｳﾝを使用することが推奨されます。未使用ﾋﾟ
ﾝを直接GNDまた
はVCCに接続することは、ﾋﾟ
ﾝが偶然に出力として設定されると過電流を引き起こす可能性があるため推奨されません。
1
0.
1.
7.ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
次のｺｰﾄ
ﾞ
例はﾎﾟ
ｰﾄ
Bﾋﾟ
ﾝの0と1をHi
g
h出力、2と3をLow出力、4をﾌﾟ
ﾙｱｯﾌﾟ
指定として4と5を入力に設定する方法を示します。結果の
ﾋﾟ
ﾝ値が再び読み戻されますが、前記で検討されたように、いくつかのﾋﾟ
ﾝへ直前に指定された値を読み戻すことができるようにNOP
命令が挿入されます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
∼
;
L
D
I
R
1
6
,
(
1
<
<
P
B
4
)
￨
(
1
<
<
P
B
1
)
￨
(
1
<
<
P
B
0
)
;
ﾌﾟ
ﾙｱｯﾌﾟ
とHi
g
h値を取得
L
D
I
R
1
7
,
(
1
<
<
D
D
B
3
)
￨
(
1
<
<
D
D
B
2
)
￨
(
1
<
<
D
D
B
1
)
￨
(
1
<
<
D
D
B
0
);
出力ﾋﾞ
ｯﾄ
値を取得
O
U
T
P
O
R
T
B
,
R
1
6
;
ﾌﾟ
ﾙｱｯﾌﾟ
とHi
g
h値を設定
O
U
T
D
D
R
B
,
R
1
7
;
入出力方向を設定
N
O
P
;
同期化遅延対処
I
N
R
1
6
,
P
I
N
B
;
ﾋﾟ
ﾝ値読み戻し
∼
;
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
u
n
s
i
g
n
e
dc
h
a
ri
;
∼
/**/
P
O
R
T
B=(
1
<
<
P
B
4
)
￨
(
1
<
<
P
B
1
)
￨
(
1
<
<
P
B
0
)
;
/*ﾌﾟ
ﾙｱｯﾌﾟ
とHi
g
h値を設定 *
/
D
D
R
B=(
1
<
<
D
D
B
3
)
￨
(
1
<
<
D
D
B
2
)
￨
(
1
<
<
D
D
B
1
)
￨
(
1
<
<
D
D
B
0
)
;
/*入出力方向を設定 */
_
N
O
P
(
)
;
/*同期化遅延対処 */
i=P
I
N
B
;
/*ﾋﾟ
ﾝ値読み戻し */
∼
/
**
/
注:ｱｾﾝﾌﾞ
ﾘ
言語ﾌﾟ
ﾛｸﾞ
ﾗﾑについてはﾌﾟ
ﾙｱｯﾌﾟ
がﾋﾟ
ﾝ0,
1,
4に設定されてから、ﾋﾞ
ｯﾄ
0と1の強力なHi
g
h駆動部としての再定義、ﾋﾞ
ｯﾄ
2
と3のLow駆動部としての定義、方向ﾋﾞ
ｯﾄ
が正しく設定されるまでの時間を最小とするのに2つの一時ﾚｼﾞ
ｽﾀが使用されます。
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
36
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
0.
2.兼用ﾎﾟ
ｰﾄ
機能
多くのﾎﾟ
ｰﾄﾋﾟ
ﾝには標準ﾃﾞ
ｼﾞ
ﾀﾙ入出力に加え兼用機能があります。図10-5.
は単純化された図10-2.
でのﾎﾟ
ｰﾄﾋﾟ
ﾝ制御信号が兼用
機能によってどう重複できるかを示します。この重複信号は全てのﾎﾟ
ｰﾄﾋﾟ
ﾝに存在する訳ではありませんが、この図はAVRﾏｲｸﾛｺﾝﾄ
ﾛｰﾗ系統の全ﾎﾟ
ｰﾄﾋﾟ
ﾝに適用できる一般的な記述として取り扱います。
図10-5.兼用ﾎﾟ
ｰﾄ
機能入出力回路構成
PUOEx
n:
ﾌﾟ
ﾙｱｯﾌﾟ
値兼用許可
PUOVx
n:
ﾌﾟ
ﾙｱｯﾌﾟ
値兼用値
PUD:
ﾌﾟ
ﾙｱｯﾌﾟ
禁止
RDx
:
DDRx
読み
8-bi
tDa
t
aBus
DDx
n:
方向ﾗｯﾁ
WDx
:
DDRx
書き
DDOEx
n:
方向値兼用許可
DDOVx
n:
方向値兼用値
D Q
R
1
0
VCC
1
0
RESET:
ﾘ
ｾｯﾄ
RRx
:
ﾎﾟ
ｰﾄ
x
ﾗｯﾁ読み
PTOEx
n:
出力切替許可
PVOEx
n:
出力値兼用許可
PVOVx
n:
出力値兼用値
1
0
D Q
WPx
:
PI
Nx
書き
WRx
:
PORTx
書き
R
RESET:
ﾘ
ｾｯﾄ
RPx
:
ﾎﾟ
ｰﾄ
x
ﾋﾟ
ﾝ読み
PORTx
n:
出力ﾗｯﾁ
DI
EOEx
n:
ﾃﾞ
ｼﾞ
ﾀﾙ入力許可兼用許可
DI
EOVx
n:
ﾃﾞ
ｼﾞ
ﾀﾙ入力許可兼用値
SLEEP:
休止制御
同期化回路
Q D
PI
Nx
n:
入力ﾚｼﾞ
ｽﾀ
1
0
Px
n
1
0
Q D
E
c
l
k
I
/Oｸﾛｯｸ
I
/O:
DI
x
n:
ﾃﾞ
ｼﾞ
ﾀﾙ入力
AI
Ox
n:
ｱﾅﾛｸﾞ
入出力
注:WRx
,WPx
,WDx
,RRx
,RPx
,RDx
は同一ﾎﾟ
ｰﾄ
内の全ﾋﾟ
ﾝで共通です。
c
l
k
SLEEP,PUDは全ﾎﾟ
ｰﾄ
で共通です。他の信号は各ﾋﾟ
ﾝ固有です。
I
/O,
表10-2.
は重複(
兼用)
信号の機能一覧を示します。図10-5.
で示すﾋﾟ
ﾝとﾎﾟ
ｰﾄ
は次表で示されません。重複(
兼用)
信号は兼用機能を
持つ機能部で内部的に生成されます。
表10-2.兼用機能用兼用信号の一般定義
信号略名
信号名
意味
1で、ﾌﾟ
ﾙｱｯﾌﾟ
許可はPUOV信号で制御され、0の場合、DDx
n=0,PORTx
n=1,PUD=0でﾌﾟ
PUOE
ﾌﾟ
ﾙｱｯﾌﾟ
値兼用許可
ﾙｱｯﾌﾟ
が許可されます。
PUOV
ﾌﾟ
ﾙｱｯﾌﾟ
値兼用値
PUOE=1時、DDx
n,PORTx
n,PUDの値に関係なく、ﾌﾟ
ﾙｱｯﾌﾟ
の有(
1)
/無(
0)
を指定します。
DDOE
方向値兼用許可
1で、出力駆動部はDDOV信号で制御され、0の場合、DDx
nﾚｼﾞ
ｽﾀ値で制御されます。
DDOV
方向値兼用値
DDOE=1時、DDx
nﾚｼﾞ
ｽﾀ値に関係なく、出力駆動部のON(
1)
/OFF(
0)
を制御します。
1で出力駆動部がONなら、ﾎﾟ
ｰﾄ
値はPVOV信号で制御されます。出力駆動部がONで0の
PVOE
出力値兼用許可
場合、ﾎﾟ
ｰﾄ
値はPORTx
nﾚｼﾞ
ｽﾀ値で制御されます。
PVOV
出力値兼用値
PVOE=1時、PORTx
nﾚｼﾞ
ｽﾀ値に関係なく、ﾎﾟ
ｰﾄ
値を制御(
1/0)
します。
PTOE
出力切替許可
PTOE=1時、PORTx
nﾚｼﾞ
ｽﾀ値が反転します。
1で、ﾃﾞ
ｼﾞ
ﾀﾙ入力許可はDI
EOV信号で制御され、0の場合、MCUの状態(
通常動作、休止
DI
EOE ﾃﾞ
ｼﾞ
ﾀﾙ入力許可兼用許可
形態)
によって決定されます。
DI
EOE=1時、MCUの状態(
通常動作、休止形態)
に関係なく、ﾃﾞ
ｼﾞ
ﾀﾙ入力を許可(
1)
/禁止
OI
EOV ﾃﾞ
ｼﾞ
ﾀﾙ入力許可兼用値
(
0)
します。
兼用機能用ﾃﾞ
ｼﾞ
ﾀﾙ入力です。この信号は図上でｼｭﾐ
ｯﾄﾄ
ﾘ
ｶﾞ
出力に接続されていますが、
DI
ﾃﾞ
ｼﾞ
ﾀﾙ入力
これは同期化前となります。この信号はｸﾛｯｸとしての使用を除き、各兼用機能自身が同
期化します。
AI
O
ｱﾅﾛｸﾞ
入出力
兼用機能用ｱﾅﾛｸﾞ
入出力です。この信号はﾋﾟ
ﾝに直接接続され、双方向使用ができます。
次節は兼用機能に関連する重複(
兼用)
信号と各ﾎﾟ
ｰﾄ
の兼用機能を簡単に記述します。更に先の詳細については兼用機能の記述
を参照してください。
37
1
0.
2.
1.ﾎﾟ
ｰﾄ
Aの兼用機能
ﾎﾟ
ｰﾄ
Aﾋﾟ
ﾝの兼用機能は表10-3
.
で示されます。
表10-3.ﾎﾟ
ｰﾄ
Aﾋﾟ
ﾝの兼用機能
ﾎﾟ
ｰﾄ
兼用機能
ﾋﾟ
ﾝ
ADC6 (
A/D変換ﾁｬﾈﾙ6入力
PA7 AI
N0 (
ｱﾅﾛｸﾞ
比較器入力0)
PCI
NT7 (
ﾋﾟ
ﾝ変化割り込み7入力)
ADC5 (
A/D変換ﾁｬﾈﾙ5入力)
PA6 AI
N1 (
ｱﾅﾛｸﾞ
比較器入力1)
PCI
NT6 (
ﾋﾟ
ﾝ変化割り込み6入力)
ADC4 (
A/D変換ﾁｬﾈﾙ4入力)
PA5 AI
N2 (
ｱﾅﾛｸﾞ
比較器入力2)
PCI
NT5 (
ﾋﾟ
ﾝ変化割り込み5入力)
ADC3 (
A/D変換ﾁｬﾈﾙ3入力)
PA4 I
CP0 (
ﾀｲﾏ/ｶｳﾝﾀ0捕獲起動入力)
PCI
NT4 (
ﾋﾟ
ﾝ変化割り込み4入力)
■
ﾎﾟ
ｰﾄ
ﾋﾟ
ﾝ
兼用機能
AREF (
A/D変換外部基準電圧入力)
PCI
NT3 (
ﾋﾟ
ﾝ変化割り込み3入力)
ADC2 (
A/D変換ﾁｬﾈﾙ2入力
I
NT1 (
外部割り込み1入力)
PA2 USCK (
3線動作USI
ｸﾛｯｸ入出力)
SCL
(
2線動作USI
(
TWI
)
ｸﾛｯｸ入出力)
PCI
NT2 (
ﾋﾟ
ﾝ変化割り込み2入力)
ADC1 (
A/D変換ﾁｬﾈﾙ1入力
PA1 DO
(
3線動作USI
ﾃﾞ
ｰﾀ出力)
PCI
NT1 (
ﾋﾟ
ﾝ変化割り込み1入力)
ADC0 (
A/D変換ﾁｬﾈﾙ0入力
DI
(
3線動作USI
ﾃﾞ
ｰﾀ入力)
PA0
SDA
(
2線動作USI
(
TWI
)
ﾃﾞ
ｰﾀ入出力)
PCI
NT0 (
ﾋﾟ
ﾝ変化割り込み0入力)
PA3
ADC6/AI
N0/PCI
NT7-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
7:PA7
ADC6:
A/D変換器ﾁｬﾈﾙ6入力。
AI
N0:
ｱﾅﾛｸﾞ
比較器入力0。ｱﾅﾛｸﾞ
比較器の機能を妨げるﾃﾞ
ｼﾞ
ﾀﾙﾎﾟ
ｰﾄ
機能を避けるため、内部ﾌﾟ
ﾙｱｯﾌﾟ
をOFFにした入力としてﾎﾟ
ｰﾄ
ﾋﾟ
ﾝを設定してください。
PCI
NT7:
ﾋﾟ
ﾝ変化割り込み元7入力。PA7ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC5/AI
N1/PCI
NT6-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
6:PA6
ADC5:
A/D変換器ﾁｬﾈﾙ5入力。
AI
N1:
ｱﾅﾛｸﾞ
比較器入力1。ｱﾅﾛｸﾞ
比較器の機能を妨げるﾃﾞ
ｼﾞ
ﾀﾙﾎﾟ
ｰﾄ
機能を避けるため、内部ﾌﾟ
ﾙｱｯﾌﾟ
をOFFにした入力としてﾎﾟ
ｰﾄ
ﾋﾟ
ﾝを設定してください。
PCI
NT6:
ﾋﾟ
ﾝ変化割り込み元6入力。PA6ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC4/AI
N2/PCI
NT5-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
5:PA5
ADC4:
A/D変換器ﾁｬﾈﾙ4入力。
AI
N2:
ｱﾅﾛｸﾞ
比較器入力2。ｱﾅﾛｸﾞ
比較器の機能を妨げるﾃﾞ
ｼﾞ
ﾀﾙﾎﾟ
ｰﾄ
機能を避けるため、内部ﾌﾟ
ﾙｱｯﾌﾟ
をOFFにした入力としてﾎﾟ
ｰﾄ
ﾋﾟ
ﾝを設定してください。
PCI
NT5:
ﾋﾟ
ﾝ変化割り込み元5入力。PA5ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC3/I
CP0/PCI
NT4-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
4:PA4
ADC3:
A/D変換器ﾁｬﾈﾙ3入力。
I
CP0:
ﾀｲﾏ/ｶｳﾝﾀ0の捕獲起動入力。PA4ﾋﾟ
ﾝはﾀｲﾏ/ｶｳﾝﾀ0用捕獲起動入力ﾋﾟ
ﾝとして動作できます。
PCI
NT4:
ﾋﾟ
ﾝ変化割り込み元4入力。PA4ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
AREF/PCI
NT3-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯ
ﾄ
3:PA3
AREF:
A/D変換用外部基準電圧。このﾋﾟ
ﾝが外部基準電圧またはAREFﾋﾟ
ﾝでの外部ｺﾝﾃﾞ
ﾝｻとの内部基準電圧(
1.
1V)
として使用さ
れると、ﾌﾟ
ﾙｱｯﾌﾟ
と出力駆動部はPA3で禁止されます。
PCI
NT3:
ﾋﾟ
ﾝ変化割り込み元3入力。PA3ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC2/I
NT1/USCK/SCL/PCI
NT2-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
2:PA2
ADC2:
A/D変換器ﾁｬﾈﾙ2入力。
I
NT1:
外部割り込み1入力。PA2
ﾋﾟ
ﾝは外部割り込み元1として扱えます。
USCK:
3線動作USI
のｸﾛｯｸ入出力。
SCL:
2線動作USI
(
TWI
)
のｸﾛｯｸ入出力。
PCI
NT2:
ﾋﾟ
ﾝ変化割り込み元2入力。PA2ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
38
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
■
ADC1/DO/PCI
NT1-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
1:PA1
ADC1:
A/D変換器ﾁｬﾈﾙ1入力。
DO:
3線動作USI
のﾃﾞ
ｰﾀ出力。ﾃﾞ
ｰﾀ出力(
DO)
はPORTA1値を無効にし、ﾃﾞ
ｰﾀ方向(
DDA1)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾎﾟ
ｰﾄ
が駆動されま
す。けれどもPORTA1ﾋﾞ
ｯﾄ
は未だﾌﾟ
ﾙｱｯﾌﾟ
を制御し、方向が入力でPORTA1が設定(
1)
されるならﾌﾟ
ﾙｱｯﾌﾟ
を許可します。
PCI
NT1:
ﾋﾟ
ﾝ変化割り込み元1入力。PA1ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC0/DI
/SDA/PCI
NT0-ﾎﾟ
ｰﾄ
Aﾋﾞ
ｯﾄ
0:PA0
ADC0:
A/D変換器ﾁｬﾈﾙ0入力。
DI
:
3線動作USI
のﾃﾞ
ｰﾀ入力。3線動作USI
は標準ﾎﾟ
ｰﾄ
機能を無効にしませんので、ﾋﾟ
ﾝはDI
機能用入力として設定しなければなりま
せん。
SDA:
2線動作USI
のﾃﾞ
ｰﾀ入出力(
ｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力)
。直列ﾃﾞ
ｰﾀﾋﾟ
ﾝは双方向でｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力を使用します。SDAﾋﾟ
ﾝは出力とし
てこのﾋﾟ
ﾝを設定することによって許可されます。このﾋﾟ
ﾝはDDA0が設定(
1)
されるとき、PORTA0またはUSI
ｼﾌﾄﾚｼﾞ
ｽﾀ(
出力)
が0の時
にLowへ引き込まれます。ﾌﾟ
ﾙｱｯﾌﾟ
は2線動作USI
で禁止されます。
PCI
NT0:
ﾋﾟ
ﾝ変化割り込み元0入力。PA0ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
表10-4.
と表10-5.
はﾎﾟ
ｰﾄ
Aの兼用機能を37頁の図10-5.
で示される兼用信号に関連付けます。
表10-4.ﾎﾟ
ｰﾄ
A7∼4の兼用機能用兼用信号
信号名
PA7/ADC6/AI
N0/PCI
NT7 PA6/ADC5/AI
N1/PCI
NT6 PA5/ADC4/AI
N2/PCI
NT5 PA4/ADC3/I
CP0/PCI
NT4
PUOE
0
0
0
0
PUOV
0
0
0
0
DDOE
0
0
0
0
DDOV
0
0
0
0
PVOE
0
0
0
0
PVOV
0
0
0
0
PTOE
0
0
0
0
DI
EOE (
PCI
E1・PCI
NT7)
+ADC6D (
PCI
E1・PCI
NT6)
+ADC5D (
PCI
E1・PCI
NT5)
+ADC4D (
PCI
E1・PCI
NT4)
+ADC3D
DI
EOV
ADC6D
ADC5D
ADC4D
ADC3D
DI
PCI
NT7入力
PCI
NT6入力
PCI
NT5入力
I
CP0/PCI
NT4入力
AI
O
ADC6/AI
N0入力
ADC5/AI
N1入力
ADC4/AI
N2入力
ADC3入力
表10-5.ﾎﾟ
ｰﾄ
A3∼0の兼用機能用兼用信号
信号名
PA3/AREF/PCI
NT3
PUOE
PUOV
DDOE
0
0
0
DDOV
0
PVOE
PVOV
PTOE
0
0
0
DI
EOE
PCI
E1・PCI
NT3
DI
EOV
0
DI
PCI
NT3入力
AI
O
ｱﾅﾛｸﾞ
基準電圧入力
PA2/ADC2/I
NT1/USCK
PA1/ADC1/DO/PCI
NT1
/SCL/PCI
NT2
0
0
0
0
2線USI
・USI
POS
0
(
SCL保持+PORTA2)
0
・DDB2・USI
POS
0
3線USI
・USI
POS
0
DO・USI
POS
USI
_
PTOE・USI
POS
0
(
PCI
E1・PCI
NT2
)
+I
NT1+
(
PCI
E1・PCI
NT1)
+AI
N1D
ADC2D+(
USI
SI
E・USI
POS)
ADC2D
ADC1D
USCK/SCL/I
NT1
PCI
NT1入力
/PCI
NT2入力
ADC2入力
ADC1入力
PA0/ADC0/DI
/SDA/PCI
NT0
0
0
2線USI
・USI
POS
(
SDA+PORTA0)
・DDB0・USI
POS
2線USI
・DDA0・USI
POS
0
0
(
PCI
E1・PCI
NT0)
+AI
N0D
+(
USI
SI
E・USI
POS)
ADC0D
DI
/SDA/PCI
NT0入力
ADC0入力
39
1
0.
2.
2.ﾎﾟ
ｰﾄ
Bの兼用機能
ﾎﾟ
ｰﾄ
Bﾋﾟ
ﾝの兼用機能は表10-6.
で示されます。
表10-6.ﾎﾟ
ｰﾄ
Bﾋﾟ
ﾝの兼用機能
ﾎﾟ
ｰﾄ
兼用機能
ﾋﾟ
ﾝ
ADC10 (
A/D変換ﾁｬﾈﾙ10入力
RESET (
外部ﾘ
ｾｯﾄ
入力)
PB7
dW
(
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE入出力)
PCI
NT15(
ﾋﾟ
ﾝ変化割り込み15入力)
ADC9 (
A/D変換ﾁｬﾈﾙ9入力)
T0
(
ﾀｲﾏ/ｶｳﾝﾀ0外部ｸﾛｯｸ入力)
PB6
I
NT0
(
外部割り込み0入力)
PCI
NT14(
ﾋﾟ
ﾝ変化割り込み14入力)
ADC8 (
A/D変換ﾁｬﾈﾙ8入力)
OC1D (
ﾀｲﾏ/ｶｳﾝﾀ1比較D一致/PWM-1D出力)
PB5 XTAL2 (
ｼｽﾃﾑｸﾛｯｸ用発振増幅器出力)
CLKO (
ｼｽﾃﾑｸﾛｯｸ出力)
PCI
NT13(
ﾋﾟ
ﾝ変化割り込み13入力)
ﾎﾟ
ｰﾄ
ﾋﾟ
ﾝ
PB3
OC1B (
ﾀｲﾏ/ｶｳﾝﾀ1比較B一致/PWM-1B出力)
PCI
NT11(
ﾋﾟ
ﾝ変化割り込み11入力)
OC1B (
ﾀｲﾏ/ｶｳﾝﾀ1比較B一致/PWM-1B反転出力)
USCK (
3線動作USI
ｸﾛｯｸ入出力)
PB2
SCL
(
2線動作USI
(
TWI
)
ｸﾛｯｸ入出力)
PCI
NT10(
ﾋﾟ
ﾝ変化割り込み10入力)
OC1A (
ﾀｲﾏ/ｶｳﾝﾀ1比較A一致/PWM-1A出力)
PB1 DO
(
3線動作USI
ﾃﾞ
ｰﾀ出力)
PCI
NT9 (
ﾋﾟ
ﾝ変化割り込み9入力)
ADC7 (
A/D変換ﾁｬﾈﾙ7入力)
OC1D (
ﾀｲﾏ/ｶｳﾝﾀ1比較D一致/PWM-1D反転出力)
PB4 XTAL1 (
ｼｽﾃﾑｸﾛｯｸ用発振増幅器入力)
PB0
CLKI (
ｼｽﾃﾑｸﾛｯｸ入力)
PCI
NT12(
ﾋﾟ
ﾝ変化割り込み12入力)
■
兼用機能
OC1A
DI
SDA
PCI
NT8
(
ﾀｲﾏ/ｶｳﾝﾀ1比較A一致/PWM-1A反転出力)
(
3線動作USI
ﾃﾞ
ｰﾀ入力)
(
2線動作USI
(
TWI
)
ﾃﾞ
ｰﾀ入出力)
(
ﾋﾟ
ﾝ変化割り込み8入力)
ADC10/RESET/d
W/PCI
NT15-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
7:PB7
ADC10:
A/D変換器ﾁｬﾈﾙ10入力。A/D変換器ﾁｬﾈﾙ10入力がｱﾅﾛｸﾞ
電源を使用することに注意してください。
RESET:
ﾘ
ｾｯﾄ
入力ﾋﾟ
ﾝ。RSTDI
SBLﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されると、このﾋﾟ
ﾝは標準I
/Oﾋﾟ
ﾝとして機能し、ﾃﾞ
ﾊﾞ
ｲｽはﾘ
ｾｯﾄ
元として電源ON
ﾘ
ｾｯﾄ
と低電圧検出(
BOD)
ﾘ
ｾｯﾄ
に頼らなければなりません。RSTDI
SBLﾋｭｰｽﾞ
が非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にされると、ﾘ
ｾｯﾄ
回路がこのﾋﾟ
ﾝに接続さ
れ、このﾋﾟ
ﾝは標準I
/
Oﾋﾟ
ﾝとして使用できません。
dW:
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE許可(
DWEN)
ﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
され、施錠ﾋﾞ
ｯﾄ
が非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にされると、RESETﾎﾟ
ｰﾄﾋﾟ
ﾝはﾌﾟ
ﾙｱｯﾌﾟ
許可の
ANDﾀｲ(
ｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ)
双方向I
/Oﾋﾟ
ﾝとして設定され、対象ﾃﾞ
ﾊﾞ
ｲｽとｴﾐ
ｭﾚｰﾀ間の通信路になります。
PCI
NT15:
ﾋﾟ
ﾝ変化割り込み元1
5入力。PB7ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC9/T0/I
NT0/PCI
NT14-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
6:PB6
ADC9:
A/D変換器ﾁｬﾈﾙ9入力。A/D変換器ﾁｬﾈﾙ9入力がｱﾅﾛｸﾞ
電源を使用することに注意してください。
T0:
ﾀｲﾏ/ｶｳﾝﾀ0の外部ｸﾛｯｸ入力。
I
NT0:
外部割り込み0入力。PB6ﾋﾟ
ﾝは外部割り込み元0として扱えます。
PCI
NT14:
ﾋﾟ
ﾝ変化割り込み元1
4入力。PB6ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC8/OC1D/XTAL2/CLKO/PCI
NT13-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
5:PB5
ADC8:
A/D変換器ﾁｬﾈﾙ8入力。A/D変換器ﾁｬﾈﾙ8入力がｱﾅﾛｸﾞ
電源を使用することに注意してください。
OC1D:
ﾀｲﾏ/ｶｳﾝﾀ1の比較D一致出力。PB5ﾋﾟ
ﾝは出力として設定(
DDB5=1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1の比較D一致用外部出力として扱
えます。このOC1Dﾋﾟ
ﾝはﾀｲﾏ機能のPWM動作用出力ﾋﾟ
ﾝでもあります。
XTAL2:
ｼｽﾃﾑｸﾛｯｸ発振器ﾋﾟ
ﾝ2。ｸﾘ
ｽﾀﾙ用発振器または低周波数ｸﾘ
ｽﾀﾙ用発振器用ｸﾛｯｸﾋﾟ
ﾝとして使用します。ｸﾛｯｸﾋﾟ
ﾝとして使
用されると、このﾋﾟ
ﾝはI
/Oﾋﾟ
ﾝとして使用できません。
CLKO:
ｼｽﾃﾑｸﾛｯｸ出力。分周したｼｽﾃﾑｸﾛｯｸはPB5ﾋﾟ
ﾝに出力できます。分周したｼｽﾃﾑｸﾛｯｸは、CKOUTﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
され
ると、PORTB5とDDB5設定に拘らず出力されます。これはﾘ
ｾｯﾄ
中にも出力されます。
PCI
NT13:
ﾋﾟ
ﾝ変化割り込み元1
3入力。PB5ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
■
ADC7/OC1D/XTAL1/CLKI
/PCI
NT12-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
4:PB4
ADC7:
A/D変換器ﾁｬﾈﾙ7入力。A/D変換器ﾁｬﾈﾙ7入力がｱﾅﾛｸﾞ
電源を使用することに注意してください。
OC1D:
ﾀｲﾏ/ｶｳﾝﾀ1の比較D一致反転出力。PB4ﾋﾟ
ﾝは出力として設定(
DDB4=1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1の比較D一致用外部出力とし
て扱えます。このOC1Dﾋﾟ
ﾝはﾀｲﾏ機能のPWM動作用反転出力ﾋﾟ
ﾝでもあります。
XTAL1/CLKI
:
ｼｽﾃﾑｸﾛｯｸ発振器ﾋﾟ
ﾝ1。内部RC発振器を除く全てのﾁｯﾌﾟｸﾛｯｸ元用ｸﾛｯｸﾋﾟ
ﾝとして使用されます。ｸﾛｯｸﾋﾟ
ﾝとして使
用されると、このﾋﾟ
ﾝはI
/Oﾋﾟ
ﾝとして使用できません。
PCI
NT12:
ﾋﾟ
ﾝ変化割り込み元1
2入力。PB4ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み1群に対する外部割り込み元として扱えます。
40
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
■
OC1B/PCI
NT11-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
3:PB3
OC1B:
ﾀｲﾏ/ｶｳﾝﾀ1の比較B一致出力。PB3ﾋﾟ
ﾝはﾀｲﾏ/ｶｳﾝﾀ1の比較B一致用外部出力として扱えます。この機能を扱うため、この
ﾋﾟ
ﾝは出力として設定(
DDB3=1)
されなければなりません。このOC1Bﾋﾟ
ﾝはﾀｲﾏ機能のPWM動作用出力ﾋﾟ
ﾝでもあります。
PCI
NT11:
ﾋﾟ
ﾝ変化割り込み元1
1入力。PB3ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み0群に対する外部割り込み元として扱えます。
■
OC1B/USCK/SCL/PCI
NT1
0-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
2:PB2
OC1B:
ﾀｲﾏ/ｶｳﾝﾀ1の比較B一致反転出力。PB2ﾋﾟ
ﾝは出力として設定(
DDB2=1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1の比較B一致用外部出力とし
て扱えます。このOC1Bﾋﾟ
ﾝはﾀｲﾏ機能のPWM動作用反転出力ﾋﾟ
ﾝでもあります。
USCK:
3線動作USI
のｸﾛｯｸ入出力。
SCL:
2線動作USI
(
TWI
)
のｸﾛｯｸ入出力。
PCI
NT10:
ﾋﾟ
ﾝ変化割り込み元1
0入力。PB2ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み0群に対する外部割り込み元として扱えます。
■
OC1A/DO/PCI
NT9-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
1:PB1
OC1A:
ﾀｲﾏ/ｶｳﾝﾀ1の比較A一致出力。PB1ﾋﾟ
ﾝは出力として設定(
DDB1=1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1の比較A一致用外部出力として扱
えます。このOC1Aﾋﾟ
ﾝはﾀｲﾏ機能のPWM動作用出力ﾋﾟ
ﾝでもあります。
DO:
3線動作USI
のﾃﾞ
ｰﾀ出力。ﾃﾞ
ｰﾀ出力(
DO)
はPORTB1値を無効にし、ﾃﾞ
ｰﾀ方向(
DDB1)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾎﾟ
ｰﾄ
が駆動されま
す。方向が入力でPORTB1が設定(
1)
されるなら、PORTB1は未だﾌﾟ
ﾙｱｯﾌﾟ
を許可します。
PCI
NT9:
ﾋﾟ
ﾝ変化割り込み元9入力。PB1ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み0群に対する外部割り込み元として扱えます。
■
OC1A/DI
/SDA/PCI
NT8-ﾎﾟ
ｰﾄ
Bﾋﾞ
ｯﾄ
0:PB0
OC1A:
ﾀｲﾏ/ｶｳﾝﾀ1の比較A一致反転出力。PB0ﾋﾟ
ﾝは出力として設定(
DDB0=1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1の比較A一致用外部出力とし
て扱えます。このOC1Aﾋﾟ
ﾝはﾀｲﾏ機能のPWM動作用反転出力ﾋﾟ
ﾝでもあります。
DI
:
3線動作USI
のﾃﾞ
ｰﾀ入力。3線動作USI
は標準ﾎﾟ
ｰﾄ
機能を無効にしませんので、ﾋﾟ
ﾝはDI
機能用入力として設定しなければなりま
せん。
SDA:
2線動作USI
のﾃﾞ
ｰﾀ入出力(
ｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力)
。直列ﾃﾞ
ｰﾀﾋﾟ
ﾝは双方向でｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力を使用します。SDAﾋﾟ
ﾝは出力とし
てこのﾋﾟ
ﾝを設定することによって許可されます。このﾋﾟ
ﾝはDDB0が設定(
1)
されるとき、PORTB0またはUSI
ｼﾌﾄﾚｼﾞ
ｽﾀ(
出力)
が0の時
にLowへ引き込まれます。ﾌﾟ
ﾙｱｯﾌﾟ
は2線動作USI
で禁止されます。
PCI
NT8:
ﾋﾟ
ﾝ変化割り込み元8入力。PB0ﾋﾟ
ﾝはﾋﾟ
ﾝ変化割り込み0群に対する外部割り込み元として扱えます。
41
表10-7.
と表10-8.
はﾎﾟ
ｰﾄ
Aの兼用機能を37頁の図10-5.
で示される兼用信号に関連付けます。
表10-7.ﾎﾟ
ｰﾄ
B7∼4の兼用機能用兼用信号
PB7/ADC10/RESET/d
W
信号名
/PCI
NT15
PUOE
RSTDI
SBL・dW許可
PUOV
1
DDOE
RSTDI
SBL・dW許可
DDOV
dW送信
PVOE
0
PVOV
0
PTOE
0
(
PCI
E1・PCI
NT1
5)
+RSTDI
SBL+ADC10D
PB6/ADC9/T0/I
NT0
/PCI
NT14
0
0
0
0
0
0
PB5/ADC8/OC1D
/XTAL2/CLKO/PCI
NT13
外部用発振器・外部ｸﾛｯｸ
0
外部用発振器・外部ｸﾛｯｸ
0
OC1D許可
PB4/ADC7/OC1D
/XTAL1/CLKI
/PCI
NT12
内部ｸﾛｯｸ
0
内部ｸﾛｯｸ
0
OC1D許可
OCI
D
OCI
D
0
0
0
(
PCI
E1・PCI
NT14)
+ADC9D (
PCI
E1・PCI
NT13)
+ADC8D (
PCI
E1・PCI
NT12)
+ADC7D
DI
EOE
+内部ｸﾛｯｸ・外部ｸﾛｯｸ
+内部ｸﾛｯｸ
(
内部ｸﾛｯｸ・外部ｸﾛｯｸ)
DI
EOV
ADC10D
ADC9D
内部ｸﾛｯｸ・
ADC7D
+ADC8D
DI
PCI
NT15入力
T0/I
NT0/PCI
NT14入力
PCI
NT13入力
PCI
NT12入力
AI
O
RESET/
ADC10入力
ADC9入力
発振器出力,
ADC8入力
発振器入力,
ADC7入力
注:・RSTDI
SBLはRSTDI
SBLﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
時に1です。
・dW(
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE)
はDWENﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
で、且つ施錠ﾋﾞ
ｯﾄ
が非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
の時に許可されます。
・外部用発振器はｼｽﾃﾑｸﾛｯｸとしてｸﾘ
ｽﾀﾙ用発振器または低周波数ｸﾘ
ｽﾀﾙ用発振器の選択時です。
・外部ｸﾛｯｸはｼｽﾃﾑｸﾛｯｸとして外部ｸﾛｯｸ信号の選択時です。
・内部ｸﾛｯｸはｼｽﾃﾑｸﾛｯｸとして内部のRC発振器選択時です。
表10-8.ﾎﾟ
ｰﾄ
B3∼0の兼用機能用兼用信号
PB2/OC1
B/USCK/SCL/ PB1/OC1A/DO/PCI
PB0/OC1A/
DI
/SDA/
信号名
PB3/
OC1B/PCI
NT11
NT9
PCI
NT10
PCI
NT8
PUOE
0
0
0
0
PUOV
0
0
0
0
DDOE
0
2線USI
・USI
POS
0
2線USI
・USI
POS
(
SCL保持+PORTB2)
(
SDA+PORTB0)
DDOV
0
0
・DDB2・USI
POS
・DDB0・USI
POS
PVOE
OC1B許可
(
2線USI
・DDB0・USI
POS)
3線USI
・USI
POS
(
2線USI
・DDB0・USI
POS)
+OC1A許可
+OC1B許可
+OC1A許可
PVOV
OC1B
OC1B
(
DO・USI
POS)
+OC1A
OC1A
PTOE
0
USI
TC・USI
POS
0
0
(
PCI
E0
・PCI
NT10)
(
PCI
E0・PCI
NT8)
DI
EOE
PCI
E0・PCI
NT11
PCI
E0・PCI
NT9
+(
USI
SI
E・USI
POS)
+(
USI
SI
E・USI
POS)
DI
EOV
0
0
0
0
DI
PCI
NT11入力
USCK/SCL/PCI
NT10入力
PCI
NT9入力
DI
/SDA/PCI
NT8入力
AI
O
-
42
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
0.
3.I
/Oﾎﾟ
ｰﾄ
用ﾚｼﾞ
ｽﾀ
1
0.
3.
1.MCU制御ﾚｼﾞ
ｽﾀ(
MCUCont
r
olRe
g
i
s
t
e
r
)MCUCR
ﾋﾞ
ｯﾄ
$35(
$55)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
BODS
PUD
SE
SM1
SM0
BODSE
I
SC0
1
I
SC0
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
MCUCR
ﾋﾞ
ｯﾄ
4-PUD:ﾌﾟ
ﾙｱｯﾌﾟ
禁止 (
Pul
l
-upDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が1を書かれると、例えDDx
nとPORTx
nﾚｼﾞ
ｽﾀがﾌﾟ
ﾙｱｯﾌﾟ
を許可(
DDx
n=0,PORTx
n=1)
に設定されていても、I
/Oﾎﾟ
ｰﾄ
のﾌﾟ
ﾙ
ｱｯﾌﾟ
は禁止されます。この特徴についてより多くの詳細に関しては35頁の「ﾋﾟ
ﾝの設定」をご覧ください。
10.
3.
2.ﾎﾟ
ｰﾄ
A出力ﾚｼﾞ
ｽﾀ(
Por
tADa
t
aRe
g
i
s
t
e
r
)PORTA
ﾋﾞ
ｯﾄ
$1B(
$3B)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
PORTA7 PORTA6 PORTA5 PORTA4 PORTA3 PORTA2 PORTA1 PORTA0 PORTA
R/
W
0
R/
W
0
R/
W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
10.
3.
3.ﾎﾟ
ｰﾄ
A方向ﾚｼﾞ
ｽﾀ(
Por
tADa
t
aDi
r
e
c
t
i
onRe
g
i
s
t
e
r
)DDRA
ﾋﾞ
ｯﾄ
$1A(
$3A)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
DDA7
DDA6
DDA5
DDA4
DDA3
DDA2
DDA1
DDA0
R/
W
0
R/
W
0
R/
W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
DDRA
10.
3.
4.ﾎﾟ
ｰﾄ
A入力ﾚｼﾞ
ｽﾀ(
Por
tAI
nputAddr
e
s
s
)PI
NA
ﾋﾞ
ｯﾄ
$19(
$39)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
PI
NA7
PI
NA6
PI
NA5
PI
NA4
PI
NA3
PI
NA2
PI
NA1
PI
NA0
R/
W
不定
R/
W
不定
R/
W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
3
2
1
0
PI
NA
10.
3.
5.ﾎﾟ
ｰﾄ
B出力ﾚｼﾞ
ｽﾀ(
Por
tBDa
t
aRe
g
i
s
t
e
r
)PORTB
ﾋﾞ
ｯﾄ
$18(
$38)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
PORTB7 PORTB6 PORTB5 PORTB4 PORTB3 PORTB2 PORTB1 PORTB0 PORTB
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
10.
3.
6.ﾎﾟ
ｰﾄ
B方向ﾚｼﾞ
ｽﾀ(
Por
tBDa
t
aDi
r
e
c
t
i
onRe
g
i
s
t
e
r
)DDRB
ﾋﾞ
ｯﾄ
$17(
$37)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
DDB7
DDB6
DDB5
DDB4
DDB3
DDB2
DDB1
DDB0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
DDRB
10.
3.
7.ﾎﾟ
ｰﾄ
B入力ﾚｼﾞ
ｽﾀ(
Por
tBI
nputAddr
e
s
s
)PI
NB
ﾋﾞ
ｯﾄ
$16(
$36)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
PI
NB7
PI
NB6
PI
NB5
PI
NB4
PI
NB3
PI
NB2
PI
NB1
PI
NB0
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
R/W
不定
PI
NB
43
1
1
.ﾀｲﾏ/
ｶｳﾝﾀ0
1
1.
1.特徴
■
■
■
■
■
比較一致でのﾀｲﾏ/ｶｳﾝﾀ解除 (
自動再設定)
捕獲入力部
4つの独立した割り込み (
TOV0,OCF0A,OCF0B,I
CF0)
2つの独立した比較部での8ﾋﾞ
ｯﾄ
動作
1つの独立した比較部での16ﾋﾞ
ｯﾄ
動作
1
1.
2.概要
ﾀｲﾏ/ｶｳﾝﾀ0は2/1つの比較出力部と捕獲入力を持つ汎用8/16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ部です。
ﾀｲﾏ/ｶｳﾝﾀ0の一般動作は8/16ﾋﾞ
ｯﾄ
動作で記述されます。この8/16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀの簡単化した構成図は図11-1.
で示されます。実
際のI
/Oﾋﾟ
ﾝの配置については2頁の「ﾋﾟ
ﾝ配置」を参照してください。CPUがｱｸｾｽ可能な(
I
/Oﾋﾞ
ｯﾄ
とI
/Oﾋﾟ
ﾝを含む)
I
/Oﾚｼﾞ
ｽﾀは赤文
字(
訳注:原文太字)
で示されます。ﾃﾞ
ﾊﾞ
ｲｽ仕様のI
/Oﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
位置は52頁の「ﾀｲﾏ/ｶｳﾝﾀ0用ﾚｼﾞ
ｽﾀ」で示されます。
2
4頁の「電力削減ﾚｼﾞ
ｽﾀ(
PRR)
」のPRTI
M0ﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ1部を許可するために0を書かれなければなりません(
訳注:
行追加)
。
図11-1.8/16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ構成図
計数
ﾘ
ｾｯﾄ
制御回路
c
l
k
Tn
ｸﾛｯｸ選択
TOP
ｴｯｼﾞ
検出器
TCNTn
:
8/16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ
TCNTnH
TCNTnL
=
=
OCRnB
OCRnA
TCCRnA
TOVn(
割り込み要求)
Tn
(
前置分周器から)
=
OCFnA(
割り込み要求)
OCFnB(
割り込み要求)
固定TOP値
TCCRnB
ｴｯｼﾞ
検出
(
ｱﾅﾛｸﾞ
比較器
I
CFn(
割り込み要求) 出力から)
雑音消去
I
CPn
Da
t
aBus
1
1.
2.
1.関係ﾚｼﾞ
ｽﾀ
ﾀｲﾏ/ｶｳﾝﾀ0下位ﾊﾞ
ｲﾄ
(
TCNT0L)
ﾚｼﾞ
ｽﾀ、比較ﾚｼﾞ
ｽﾀ(
OCR0A,
OCR0B)
は8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀです。(
図14-1.
で省略された)
割り込み要求信
号はﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾚｼﾞ
ｽﾀ(
TI
FR)
で全て見えます。全ての割り込みはﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
で個別に遮
蔽(
禁止)
されます。TI
FRとTI
MSKはこの図で示されません。
16ﾋﾞ
ｯﾄ
動作のﾀｲﾏ/ｶｳﾝﾀには更に1つの8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ、ﾀｲﾏ/ｶｳﾝﾀ上位ﾊﾞ
ｲﾄ
(
TCNT0H)
ﾚｼﾞ
ｽﾀがあります。尚、2つの比較ﾚｼﾞ
ｽﾀの
OCR0AとOCR0Bは1つの16ﾋﾞ
ｯﾄ
比較ﾚｼﾞ
ｽﾀに組み合わされるので、16ﾋﾞ
ｯﾄ
動作では1つの比較部だけです。OCR0Aは語の下位
ﾊﾞ
ｲﾄ
を含み、OCR0Bは語の上位ﾊﾞ
ｲﾄ
を含みます。16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀをｱｸｾｽするとき、50頁の「16ﾋﾞ
ｯﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ」項で記述さ
れる特別な手順に従わなければなりません。
1
1.
2.
2.定義
本項でのﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
参照の多くは一般形で書かれます。小文字の 表11-1.用語定義
'
n'
はﾀｲﾏ/ｶｳﾝﾀ番号、この場合は0で置き換えます。小文字のx
は比
用語
意味
較出力部のﾁｬﾈﾙ名を表し、この場合はAまたはBです。然しながらﾌﾟ
ﾛ
BOTTOM ﾀｲﾏ/ｶｳﾝﾀが$00/$0000に到達した時。
ｸﾞ
ﾗﾑでﾚｼﾞ
ｽﾀまたはﾋﾞ
ｯﾄ
定義に使用する時は正確な形式が使用され
ﾀｲﾏ/ｶｳﾝﾀが8ﾋﾞ
ｯﾄ
動作で$FF(
255)
または
なければなりません(
例えばﾀｲﾏ/ｶｳﾝﾀ0のｶｳﾝﾀ値のｱｸｾｽに対しての
MAX
1
6
ﾋ
ﾞ
ｯ
ﾄ
動作で$
F
F
F
F
(
6
5
5
3
6
)
に到達し
た時。
TCNT0Lのように)
。
ﾀ
ｲ
ﾏ
/
ｶ
ｳ
ﾝ
ﾀ
が計数内の最大値と
等し
く
なる
表11-1.
の定義は本資料を通して広範囲に渡って使用されます。
TOPに到達した時。TOP値は固定値(
$FF/
TOP
$FFFF)
またはOCR0Aﾚｼﾞ
ｽﾀに格納した値
を指定できます。
44
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
1.
3.ｸﾛｯｸ元
このﾀｲﾏ/ｶｳﾝﾀは内部、前置分周器経由またはT0ﾋﾟ
ﾝの外部ｸﾛｯｸ元によってｸﾛｯｸ駆動できます。ｸﾛｯｸ選択論理回路はﾀｲﾏ/ｶｳﾝﾀ
0制御ﾚｼﾞ
ｽﾀB(
TCCR0B)
に配置されたｸﾛｯｸ選択(
CS02∼0)
ﾋﾞ
ｯﾄ
によって制御され、ﾀｲﾏ/ｶｳﾝﾀが進行に使用するｸﾛｯｸ元とｴｯｼﾞ
を制
御します。ｸﾛｯｸ選択論理回路からの出力はﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
c
l
k
として参照されます。
T0)
1
1.
3.
1.前置分周器
c
l
k
8
I
/O/
c
l
k
64
I
/O/
c
l
k
256
I
/O/
c
l
k
1024
I
/O/
ﾀｲﾏ/ｶｳﾝﾀはｼｽﾃﾑｸﾛｯｸ(
CSn2∼0=001設定)
によって直接的 図11-2.ﾀｲﾏ/ｶｳﾝﾀ0の前置分周器部構成図
にｸﾛｯｸ駆動できます。これはｼｽﾃﾑｸﾛｯｸ周波数(
f
と
c
l
k_
I
/O)
等しいﾀｲﾏ/ｶｳﾝﾀ最大ｸﾛｯｸ周波数での最高速動作を提供
c
l
k
10ﾋﾞ
ｯﾄ
前置分周器
I
/O
R
します。選択で前置分周器からの4つのﾀｯﾌﾟ
の1つがｸﾛｯｸ元
として使用できます。
PSR0
前置分周器部の図解については図112.
をご覧ください。
この前置分周したｸﾛｯｸはf
8,f
64,f
256,
c
l
k
_
I
/O/
c
l
k
_
I
/O/
c
l
k
_
I
/O/
0
f
/
1
0
2
4
の何れかの周波数です。
詳細については5
3頁
同期化/
c
l
k_
I
/O
T0
ｴｯｼﾞ
検出
の表11-3.
をご覧ください。
CS00
CS01
CS02
ﾀｲﾏ/ｶｳﾝﾀ0用
選択器
ﾀｲﾏ/ｶｳﾝﾀ0ｸﾛｯｸ:c
l
k
T0
注:入力(
T0)
ﾋﾟ
ﾝの同期化論理回路は図11-3.
で示されます。
11.
3.
1.
1.前置分周器ﾘｾｯﾄ
この前置分周器は自由走行です(
換言するとﾀｲﾏ/ｶｳﾝﾀのｸﾛｯｸ選択論理回路と無関係に動作します)
。前置分周器はﾀｲﾏ/ｶｳﾝﾀの
ｸﾛｯｸ選択によって影響されないため、前置分周器の状態は前置分周したｸﾛｯｸが使用される状況に対して密接に関係します。ﾀｲﾏ/
ｶｳﾝﾀが許可され、前置分周器によってｸﾛｯｸ駆動される(
CSn2∼0=5∼2)
とき、前置分周加工の一例が生じます。ﾀｲﾏ/ｶｳﾝﾀが許可さ
れる時から最初の計数が起きるまでのｼｽﾃﾑｸﾛｯｸ周期数はNが前置分周値(
8,64,256,1024)
とすると、1∼N+1ｼｽﾃﾑｸﾛｯｸ周期に
なり得ます。ﾌﾟ
ﾛｸﾞ
ﾗﾑ実行にﾀｲﾏ/ｶｳﾝﾀを同期することに対して前置分周器ﾘ
ｾｯﾄ
を使用することが可能です。
11.
3.
2.外部ｸﾛｯｸ
T0ﾋﾟ
ﾝに印加した外部ｸﾛｯｸ元はﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
f
として使用できます。このT0ﾋﾟ
ﾝはﾋﾟ
ﾝ同期化論理回路によって全ｼｽﾃﾑ
c
l
k_
T0)
ｸﾛｯｸ周期に1回採取されます。この同期化(
採取)
された信号はその後にｴｯｼﾞ
検出器を通して通過されます。図11-3.
はT0同期化と
ｴｯｼﾞ
検出器論理回路の機能等価構成図を示します。ﾚｼﾞ
ｽﾀは内部ｼｽﾃﾑｸﾛｯｸ(
f
の上昇端でｸﾛｯｸ駆動されます。ﾗｯﾁは内部
c
l
k
_
I
/O)
ｼｽﾃﾑｸﾛｯｸのHi
g
h区間で通過(
Low区間で保持)
です。
ｴｯｼﾞ
検出器は上昇端(
CSn2∼0=111)
または下降端(
CSn2∼0=110)
の検出毎に1つのc
l
kT0ﾊﾟ
ﾙｽを生成します。詳細については53頁
の表11-3.
をご覧ください。
図11-3.T0ﾋﾟ
ﾝの採取等価構成図
同期化回路
Tn
D Q
D Q
ｴｯｼﾞ(
↑/↓)
1
0
D Q
Tn_
s
y
nc
(
ｸﾛｯｸ選択回路へ)
E
c
l
k
I
/O
ｴｯｼﾞ
検出器
同期化とｴｯｼﾞ
検出器論理回路はT0ﾋﾟ
ﾝへ印加したｴｯｼﾞ
から計数器が更新されるまでに2.
5∼3.
5ｼｽﾃﾑｸﾛｯｸ周期の遅延をもたらしま
す。
ｸﾛｯｸ入力の許可と禁止はT0が最低1ｼｽﾃﾑｸﾛｯｸ周期に対して安定してしまっている時に行われなければならず、さもなければ不正
なﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸﾊﾟ
ﾙｽが生成される危険があります。
印加された外部ｸﾛｯｸの各半周期は正しい採取を保証するために1ｼｽﾃﾑｸﾛｯｸ周期より長くなければなりません。この外部ｸﾛｯｸは
50%
/50%
ﾃﾞ
ｭｰﾃｨ
比で与えられるとし、ｼｽﾃﾑｸﾛｯｸ周波数の半分未満(
f
f
2)
であることが保証されなければなりません。
EXTc
l
k<
c
l
k_
I
/O/
ｴｯｼﾞ
検出器が採取を使用するため、検出できる外部ｸﾛｯｸの最大周波数は採取周波数の半分です(
ﾅｲｷｽﾄ
の標本化定理)
。然しな
がら、発振元(
ｸﾘ
ｽﾀﾙ発振子、ｾﾗﾐ
ｯｸ振動子、ｺﾝﾃﾞ
ﾝｻ)
公差によって引き起こされたｼｽﾃﾑｸﾛｯｸ周波数やﾃﾞ
ｭｰﾃｨ
比の変動のため、
外部ｸﾛｯｸ元の最大周波数はf
2.
5未満が推奨されます。
c
l
k
_
I
/O/
外部ｸﾛｯｸ元は前置分周できません。
45
1
1.
4.計数器部
8
ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀの主な部分は設定可能なｶｳﾝﾀ部です。図11-4.
は、このｶｳﾝﾀとその周辺環境の構成図を示します。
図11-4.ｶｳﾝﾀ部構成図
8-bi
tDa
t
aBus
TCNTn
(
ﾀｲﾏ/ｶｳﾝﾀ)
TOVn(
割り込み要求)
ｸﾛｯｸ選択
c
ount
制御回路
c
l
e
a
r
c
l
k
Tn
ｴｯｼﾞ
検出器
Tn
(
前置分周器から)
TOP
c
ount
信号説明
c
l
e
a
r
l
k
(
内部信号) c
Tn
TOP
TCNT0を1つ進めるまたは戻す信号。
TCNT0
のﾘ
ｾｯﾄ
(
$0
0設定)
信号。
以降でc
l
k
として参照されるﾀｲﾏ/
ｶｳﾝﾀｸﾛｯｸ信号。
T0
TCNT0が最大値に到達したことを示す信号。
ｶｳﾝﾀはTOP値を通過するまで各ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
c
l
kT0)
で増加(
+1)
され、そしてBOTTOMから再計数します。計数順序(
方法)
は
ﾀｲﾏ/ｶｳﾝﾀ0制御ﾚｼﾞ
ｽﾀA(
TCCR0A)
に配置された比較一致解除(
CTC0)
ﾋﾞ
ｯﾄ
の設定によって決定されます。計数順序についてより多
くの詳細に関しては48頁の「動作種別」をご覧ください。c
l
k
ﾛｯｸ選択(
CS02∼0)
ﾋﾞ
ｯﾄ
によって選択された内部または外部のｸﾛｯｸ
T0はｸ
元から生成できます。ｸﾛｯｸ元が選択されない(
CS02∼0=000)
とき、ﾀｲﾏ/ｶｳﾝﾀは停止されます。けれどもTCNT0値はﾀｲﾏ/ｶｳﾝﾀ
ｸﾛｯｸ(
c
l
k
が存在するしないに拘らずCPUによってｱｸｾｽできます。CPU書き込みは全てのｶｳﾝﾀ解除や計数動作を無視します(
上
T0)
位優先順位を持ちます)
。ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV0)
ﾌﾗｸﾞ
はｶｳﾝﾀが最大値に到達する時に設定(
1)
され、それはCPU割り込み発生に使
用できます。
1
1.
5.捕獲入力部
ﾀｲﾏ/ｶｳﾝﾀは外部の出来事を捕獲でき、発生時間を示す時間印(
ﾀｲﾏ/ｶｳﾝﾀ値)
を与える捕獲入力部と合体します。出来事または複
数の出来事を示す外部信号はI
CP0ﾋﾟ
ﾝまたは代わりにｱﾅﾛｸﾞ
比較器部経由で印加できます。時間印はその後、周波数、ﾃﾞ
ｭｰﾃｨ
比、
印加された信号の他の特徴の計算に使用できます。代わりに時間印は出来事の記録作成にも使用できます。
捕獲入力部は図11-5.
で示される構成図によって図解されます。直接的な捕獲入力部の部分でない構成図の要素は青枠(
訳注:
原
文は灰色背景)
で示されます。
図11
-5.捕獲入力部構成図
8-bi
tDa
t
aBus
TEMP(
8ﾋﾞ
ｯﾄ
)
OCR0B(
8ﾋﾞ
ｯﾄ
) OCR0A(
8ﾋﾞ
ｯﾄ
)
WR
I
CR0(
16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ)
ｱﾅﾛｸﾞ
比較器 ACI
C0
A
C
O
+
-
I
CP0
TCNT0
H(
8ﾋﾞ
ｯﾄ
) TCNT0
L(
8ﾋﾞ
ｯﾄ
)
TCNT0(
16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ)
I
CNC0
I
CES0
雑音消去器
ｴｯｼﾞ
検出器
I
CF0(
割り込み要求)
注:ACOはｱﾅﾛｸﾞ
比較器制御/状態ﾚｼﾞ
ｽﾀA(
ACSRA)
内のﾋﾞ
ｯﾄ
です。
比較Aﾚｼﾞ
ｽﾀ(
OCR0A)
は8ﾋﾞ
ｯﾄ
捕獲入力ﾚｼﾞ
ｽﾀ(
I
CR0)
としても使用される二重目的ﾚｼﾞ
ｽﾀです。16ﾋﾞ
ｯﾄ
捕獲入力動作での比較Bﾚｼﾞ
ｽ
ﾀ(
OCR0B)
は捕獲入力ﾚｼﾞ
ｽﾀ(
I
CR0)
の上位ﾊﾞ
ｲﾄ
を扱います。8ﾋﾞ
ｯﾄ
捕獲入力動作でのOCR0Bは標準比較ﾚｼﾞ
ｽﾀとして使用されるた
めに空いていますが、16ﾋﾞ
ｯﾄ
捕獲入力動作での比較部は空いている比較ﾚｼﾞ
ｽﾀがないので使用できません。本項では捕獲入力
ﾚｼﾞ
ｽﾀはI
CR0と呼ばれますが、これは比較ﾚｼﾞ
ｽﾀへの参照です。
捕獲起動入力(
I
CP0)
ﾋﾟ
ﾝ若しくは代わりにｱﾅﾛｸﾞ
比較器出力(
ACO)
で論理ﾚﾍﾞ
ﾙの変化(
出来事)
が起き、その変化がｴｯｼﾞ
検出器の設
定を追認すると、捕獲が起動されます。捕獲が起動されると、ｶｳﾝﾀ(
TCNT0)
の16ﾋﾞ
ｯﾄ
値が捕獲ﾚｼﾞ
ｽﾀ(
I
CR0)
に書かれます。捕獲割り
込み要求ﾌﾗｸﾞ
(
I
CF0)
はTCNT0値がI
CR0に複写されるのと同じｼｽﾃﾑｸﾛｯｸで設定(
1)
されます。許可(
I
=1,TI
CI
E0=1)
ならば捕獲割り
込み要求ﾌﾗｸﾞ
は捕獲割り込みを発生します。I
CF0は割り込みが実行されると自動的に解除(
0)
されます。代わりにこのI
/Oﾋﾞ
ｯﾄ
位置に
論理1を書くことによってｿﾌﾄ
ｳｪｱでも解除(
0)
できます。
46
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
1.
5.
1.捕獲起動元
捕獲入力部に対する既定の起動元は捕獲起動入力(
I
CP0)
ﾋﾟ
ﾝです。ﾀｲﾏ/ｶｳﾝﾀ0は捕獲入力部用起動元としてｱﾅﾛｸﾞ
比較器出力を
代わりに使用できます。ｱﾅﾛｸﾞ
比較器はﾀｲﾏ/ｶｳﾝﾀ0制御ﾚｼﾞ
ｽﾀA(
TCCR0A)
のｱﾅﾛｸﾞ
比較器捕獲起動許可(
ACI
C0)
ﾋﾞ
ｯﾄ
の設定(
1)
に
よって起動元として選択されます。起動元を変更することが捕獲を起動し得ることに気付いてください。従って捕獲割り込み要求
ﾌﾗｸﾞ
(
I
CF0)
はその変更後に解除(
0)
されなければなりません。
捕獲起動入力(
I
CP0)
ﾋﾟ
ﾝとｱﾅﾛｸﾞ
比較器出力(
ACO)
の両入力は、T0ﾋﾟ
ﾝ(
45頁の図11-3.
参照)
についてと同じ技法を使用して採取さ
れます。ｴｯｼﾞ
検出器も全く同じです。けれども雑音消去が許可されると、付加論理回路がｴｯｼﾞ
検出器の前に挿入され、そして遅延
を4ｼｽﾃﾑｸﾛｯｸ周期増やします。捕獲入力はI
CP0ﾋﾟ
ﾝのﾎﾟ
ｰﾄ
を制御することによってｿﾌﾄ
ｳｪｱで起動できます。
1
1.
5.
2.雑音消去器
雑音消去器は簡単なﾃﾞ
ｼﾞ
ﾀﾙ濾波器機構を使用することによって雑音耐性を改善します。雑音消去器の入力は4採取に渡って監視
され、ｴｯｼﾞ
検出器によって使用される方向転換となる出力を変更するためには4回全てが同じでなければなりません。
雑音消去器はﾀｲﾏ/ｶｳﾝﾀ0制御ﾚｼﾞ
ｽﾀA(
TCCR0A)
の捕獲入力雑音消去許可(
I
CNC0)
ﾋﾞ
ｯﾄ
の設定(
1)
によって許可されます。許可し
た時に雑音消去器は入力に印加した変更からI
CR0の更新までに4ｼｽﾃﾑｸﾛｯｸ周期の追加遅延をもたらします。雑音消去器はｼｽﾃﾑ
ｸﾛｯｸを使用し、従って前置分周器によって影響されません。
1
1.
5.
3.捕獲入力の使用
捕獲入力機能を使用する主な要求(
目的)
は入って来る出来事に対して充分なﾌﾟ
ﾛｾｯｻ能力を当てがうことです。2つの出来事間の時
間が際どいとします。次の出来事が起こる前に捕獲した捕獲ﾚｼﾞ
ｽﾀ(
I
CR0)
の値をﾌﾟ
ﾛｾｯｻが読めなかった場合、I
CR0は新しい値で上
書きされます。この場合、捕獲の結果は不正にされます。
捕獲割り込みを使用するとき、I
CR0は割り込み処理ﾙｰﾁﾝで可能な限り早く読まれるべきです。捕獲割り込みが相対的に高い優先順
位であっても、最大割り込み応答時間は他の割り込み要求の何れかを扱うために必要とされる最大ｸﾛｯｸ周期数に依存します。
外部信号のﾃﾞ
ｭｰﾃｨ
比測定は各捕獲後に起動端が変更されるのを必要とします。検出端の変更はI
CR0が読まれてしまった後に可能
な限り早く行われなければなりません。ｴｯｼﾞ
の変更後、捕獲割り込み要求ﾌﾗｸﾞ
(
I
CF0)
はｿﾌﾄ
ｳｪｱ(
I
/Oﾋﾞ
ｯﾄ
位置への論理1書き込み)
に
よって解除(
0)
されなければなりません(
訳補:
ｴｯｼﾞ
変更によってI
CF0が設定(
1)
されることを想定)
。周波数のみの測定については(
割り
込み処理が使用される場合)
I
CF0の解除(
0)
は必要とされません。
1
1.
6.比較部
この比較器はTCNT0と比較ﾚｼﾞ
ｽﾀ(
OCR0AとOCR0B)
を継続的に比較し、ﾀｲﾏ/ｶｳﾝﾀが比較ﾚｼﾞ
ｽﾀと等しい時は必ず、比較器が一致
を指示します。この一致は次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で比較割り込み要求ﾌﾗｸﾞ
(
OCF0x
)
を設定(
1)
します。8ﾋﾞ
ｯﾄ
動作での一致は比較
一致ﾌﾗｸﾞ
、OCF0AまたはOCF0Bのどちらをも設定(
1)
し得ます。16ﾋﾞ
ｯﾄ
動作での一致は1つの比較部だけのため、比較一致ﾌﾗｸﾞ
(
OCF0A)
だけを設定(
1)
し得ます。対応する割り込みが許可(
I
=1,
OCI
E0x
=1)
なら、この比較割り込み要求ﾌﾗｸﾞ
は比較割り込みを発生
します。OCF0x
は割り込みが実行されると自動的に解除(
0)
されます。代わりにOCF0x
はこのI
/Oﾋﾞ
ｯﾄ
位置に論理1を書くことによって
ｿﾌﾄｳｪｱでも解除(
0)
できます。図11-6.
は比較部の構成図を示します。
図11
6.比較部構成図
8bi
tDa
t
aBu
s
OCR0B(
8ﾋﾞ
ｯﾄ
)
OCR0A(
8ﾋﾞ
ｯﾄ
)
TCNT0
H(
8ﾋﾞ
ｯﾄ
)
TCNT0
L(
8ﾋﾞ
ｯﾄ
)
TCNT0(
16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ)
OCR0(
16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ)
=(
8
/1
6ﾋﾞ
ｯﾄ
比較器)
OCFn
x(
割り込み要求)
1
1.
6.
1.TCNT0書き込みによる比較一致妨害
TCNT0H/Lへの全てのCPU書き込みは、例えﾀｲﾏ/ｶｳﾝﾀが停止されていても、次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で起こるどんな比較一致
をも妨げます。この特質はﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸが許可されている時に、割り込みを起動することなく、TCNT0と同じ値に初期化されること
をOCR0B/Aに許します。
1
1.
6.
2.比較一致部の使用
どの動作種別でのTCNT0H/L書き込みでも1ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期間、全ての比較一致を妨げるため、ﾀｲﾏ/ｶｳﾝﾀが走行中である
かないかに拘らず、何れかの比較出力部を使用する場合にTCNT0H/Lを変更する時は危険を伴います。TCNT0H/Lに書かれた値
がOCR0B/A値と同じ場合、比較一致は失われます(
一致が発生しません)
。
47
1
1.
7.動作種別
動作種別はﾀｲﾏ/ｶｳﾝﾀ0制御ﾚｼﾞ
ｽﾀA(
TCCR0A)
のﾀｲﾏ/ｶｳﾝﾀ幅(
TCW0)
、捕獲入力許可(
I
CEN0)
、比較一致解除(
CTC0)
ﾋﾞ
ｯﾄ
によっ
て定義されます。表11-2
.
は各種動作種別を示します。
表11-2.動作種別
番号 I
CEN0 TCW0
0
0
0
1
0
0
2
0
1
3
1
0
4
1
1
CTC0
0
1
x
x
x
ﾀｲﾏ/ｶｳﾝﾀ動作種別
標準8ﾋﾞ
ｯﾄ
動作
8ﾋﾞ
ｯﾄ
比較一致ﾀｲﾏ/ｶｳﾝﾀ解除(
CTC)
動作
16ﾋﾞ
ｯﾄ
動作
8ﾋﾞ
ｯﾄ
捕獲入力動作
16ﾋﾞ
ｯﾄ
捕獲入力動作
TOP値
$FF
OCR0A
$FFFF
$FF
$FFFF
OCR0x
更新時
即時
即時
即時
即時
即時
TOV0設定時
MAX(
$FF)
MAX(
$FF)
MAX(
$FFFF)
MAX(
$FF)
MAX(
$FFFF)
1
1.
7.
1.標準8ﾋﾞ
ｯﾄ
動作
標準8ﾋﾞ
ｯﾄ
動作(
表11-2.
参照)
ではﾀｲﾏ/ｶｳﾝﾀ(
TCNT0L)
が8ﾋﾞ
ｯﾄ
最大値(
MAX=$FF)
を通過するまで増加し、そしてBOTTOM(
$00)
か
ら再度始めます。溢れ(
TOV0)
ﾌﾗｸﾞ
はTCNT0Lが0になるのと同じﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で設定(
1)
されます。この場合のTOV0ﾌﾗｸﾞ
は
設定(
1)
のみで解除(
0)
されないことを除いて第9ﾋﾞ
ｯﾄ
のようになります。けれどもTOV0ﾌﾗｸﾞ
を自動的に解除(
0)
するﾀｲﾏ/ｶｳﾝﾀ0溢れ割
り込みと組み合わせたﾀｲﾏ/ｶｳﾝﾀの分解能はｿﾌﾄ
ｳｪｱによって増やせます。標準動作での考慮に特別な場合はなく、新しいｶｳﾝﾀ値
は何時でも書けます。比較部は与えられた或る時間に割り込みを生成するのに使用できます。
1
1.
7.
2.8ﾋﾞ
ｯﾄ
比較一致ﾀｲﾏ/ｶｳﾝﾀ解除(
CTC)
動作
比較一致ﾀｲﾏ/ｶｳﾝﾀ解除(
CTC)
動作(
表11-2.
参照)
ではOCR0Aﾚｼﾞ
ｽﾀがｶｳﾝﾀの分解能を操作するために使用されます。CTC動作
ではｶｳﾝﾀ(
TCNT0)
値がOCR0Aと一致すると、ｶｳﾝﾀが$00に解除されます。OCR0Aはｶｳﾝﾀに対するTOP値、従って分解能も定義し
ます。この動作種別はより大きい比較一致周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。
CTC動作についてのﾀｲﾐ
ﾝｸﾞ
図は図11-7.
で示されます。ｶｳﾝﾀ(
TCNT0)
値はTCNT0とOCR0A間で比較一致が起こるまで増加し、そ
してその後にｶｳﾝﾀ(
TCNT0)
は解除(
$00)
されます。
図11
-7
.CTC動作ﾀｲﾐ
ﾝｸﾞ
OCFnA割り込み要求ﾌﾗｸﾞ
設定(
TOP値割り込み)
TOP
TCNTn
周期
1
2
3
4
5
OCF0Aﾌﾗｸﾞ
を使用することにより、ﾀｲﾏ/ｶｳﾝﾀ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割
り込み処理ﾙｰﾁﾝはTOP値を更新するのに使用できます。けれども前置分周なしまたは低い前置分周値でｶｳﾝﾀが走行している時に
BOTTOMと近い値にTOPを変更することは、CTC動作が2重ﾊﾞ
ｯﾌｧ機能を持たないために注意して行わなければなりません。OCR0
Aに書かれた新しい値がTCNT0の現在値よりも低い(
小さい)
場合、ﾀｲﾏ/ｶｳﾝﾀは(
その回の)
比較一致を失います。その後にｶｳﾝﾀは
比較一致が起こるのに先立って最大値(
$FF)
へ、そして次に$00から始める計数をしなければならないでしょう。標準動作と同じように
ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV0)
ﾌﾗｸﾞ
はｶｳﾝﾀがMAXから$
00へ計数する同じﾀｲﾏ/
ｶｳﾝﾀｸﾛｯｸ周期で設定(
1
)
されます。
1
1.
7.
3.16ﾋﾞ
ｯﾄ
動作
16ﾋﾞ
ｯﾄ
動作(
表11-2.
参照)
ではｶｳﾝﾀ(
TCNT0H/L)
が16ﾋﾞ
ｯﾄ
最大値(
MAX=$FFFF)
を通過するまで増加し、そしてBOTTOM(
$0000)
か
ら再度始めます。溢れ(
TOV0)
ﾌﾗｸﾞ
はTCNT0H/Lが0になるのと同じﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で設定(
1)
されます。この場合のTOV0ﾌﾗｸﾞ
は設定(
1)
のみで解除(
0)
されないことを除いて第17ﾋﾞ
ｯﾄ
のようになります。けれどもTOV0ﾌﾗｸﾞ
を自動的に解除(
0)
するﾀｲﾏ/ｶｳﾝﾀ0溢
れ割り込みと組み合わせたﾀｲﾏ/ｶｳﾝﾀの分解能はｿﾌﾄ
ｳｪｱによって増やせます。標準動作での考慮に特別な場合はなく、新しい
ｶｳﾝﾀ値は何時でも書けます。比較部は与えられた或る時間に割り込みを生成するのに使用できます。
1
1.
7.
4.8ﾋﾞ
ｯﾄ
捕獲入力動作
ﾀｲﾏ/ｶｳﾝﾀ0は8ﾋﾞ
ｯﾄ
捕獲入力動作にも使用でき、ﾋﾞ
ｯﾄ
設定については表11-2.
をご覧ください。完全な記述に関しては46頁の「捕獲
入力部」項をご覧ください。
1
1.
7.
5.16ﾋﾞ
ｯﾄ
捕獲入力動作
ﾀｲﾏ/ｶｳﾝﾀ0は16ﾋﾞ
ｯﾄ
捕獲入力動作にも使用でき、ﾋﾞ
ｯﾄ
設定については表11-2.
をご覧ください。完全な記述に関しては46頁の「捕獲
入力部」項をご覧ください。
48
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
1.
8.ﾀｲﾏ/ｶｳﾝﾀのﾀｲﾐ
ﾝｸﾞ
このﾀｲﾏ/ｶｳﾝﾀは同期設計で、従って以下の図でﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
c
l
kT0)
がｸﾛｯｸ許可信号として示されます。この図は割り込み
ﾌﾗｸﾞ
が設定(
1)
される時の情報を含みます。図11-8.
は基本的なﾀｲﾏ/ｶｳﾝﾀ動作についてのﾀｲﾐ
ﾝｸﾞﾃﾞ
ｰﾀを含みます。この図はMAX
値近辺の計数の流れを示します。
図11-8.前置分周なし(
1
/
1)
のﾀｲﾏ/
ｶｳﾝﾀﾀｲﾐ
ﾝｸﾞ
c
l
k
I
/O
c
l
k
c
l
k
Tn(
I
/O/
1)
TCNT0
MAX-1
MAX
BOTTOM
BOTTOM+
1
BOTTOM
BOTTOM+
1
OCRn
x
+
1
OCRn
x
+
2
BOTTOM
BOTTOM+
1
TOVn
図11-9.
は同じﾀｲﾐ
ﾝｸﾞﾃﾞ
ｰﾀを示しますが、前置分周器が許可されています。
図119.前置分周器(
f
8
)
のﾀｲﾏ/
ｶｳﾝﾀﾀｲﾐ
ﾝｸﾞ
c
l
k
_
I
/
O/
c
l
k
I
/O
c
l
k
c
l
k
Tn(
I
/O/
8)
TCNT0
MAX-1
MAX
TOVn
図11-10.
は標準動作でのOCF0AとOCF0Bの設定(
0⇒1)
を示します。
図11-10.前置分周器(
f
8
)
のﾀｲﾏ/
ｶｳﾝﾀ、OCF0
x
設定 ﾀｲﾐ
ﾝｸﾞ
c
l
k
_
I
/
O/
c
l
k
I
/O
c
l
k
c
l
k
Tn(
I
/O/
8)
TCNT0
OCRn
x
1
OCRn
x
OCRn
x
OCRn
x
値
OCFnx
図11-11.
はCTC動作でのTCNT0の解除とOCF0Aの設定(
0⇒1)
を示します。
図11-11.前置分周器(
f
8
)
のﾀｲﾏ/
ｶｳﾝﾀ、OCF0
A設定 ﾀｲﾐ
ﾝｸﾞ
c
l
k
_
I
/
O/
c
l
k
I
/O
c
l
k
c
l
k
Tn(
I
/O/
8)
TCNT0(
CTC)
OCRn
x
TOP-1
TOP
TOP値
OCFnx
49
1
1.
9.16ﾋﾞ
ｯ
ﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ
16ﾋﾞ
ｯﾄ
動作(
TCCR0Aのﾀｲﾏ/ｶｳﾝﾀ幅(
TCW0)
ﾋﾞ
ｯﾄ
が1に設定)
でのTCNT0H/LとOCR0A/BまたはTCNT0L/HとOCR0B/Aは8ﾋﾞ
ｯﾄ
ﾊﾞ
ｽ経由でAVRCPUによってｱｸｾｽできる16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀです。この16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀは2回の読みまたは書き操作を使用してﾊﾞ
ｲﾄｱｸｾｽ
されなければなりません。16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀは16ﾋﾞ
ｯﾄｱｸｾｽの上位ﾊﾞ
ｲﾄ
の一時保存用に1つの8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀを持ちます。全ての
16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ間で、この同じ一時ﾚｼﾞ
ｽﾀが共用されます。下位ﾊﾞ
ｲﾄｱｸｾｽが16ﾋﾞ
ｯﾄ
読み書き動作を起動します。16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの下
位ﾊﾞ
ｲﾄ
がCPUによって書かれると、一時ﾚｼﾞ
ｽﾀに保存した上位ﾊﾞ
ｲﾄ
と書かれた下位ﾊﾞ
ｲﾄ
は同じｸﾛｯｸ周期で16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀに両方が
複写されます。16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの下位ﾊﾞ
ｲﾄ
がCPUによって読まれると、16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの上位ﾊﾞ
ｲﾄ
は下位ﾊﾞ
ｲﾄ
が読まれるのと同じｸﾛｯｸ
周期で一時ﾚｼﾞ
ｽﾀに複写されます。
一時ﾚｼﾞ
ｽﾀ使用に1つの例外があります。比較動作での16ﾋﾞ
ｯﾄ
比較ﾚｼﾞ
ｽﾀ(
OCR0A,
OCR0B)
は、比較ﾚｼﾞ
ｽﾀがCPUｱｸｾｽによっての
み変更される固定値を含むため、一時ﾚｼﾞ
ｽﾀなしに読まれます。けれどもOCR0AとOCR0Bによって形成された捕獲入力動作での
I
CR0ﾚｼﾞ
ｽﾀは一時ﾚｼﾞ
ｽﾀとでｱｸｾｽされなければなりません。
16ﾋﾞ
ｯﾄ
書き込みを行うために、上位ﾊﾞ
ｲﾄ
は下位ﾊﾞ
ｲﾄ
に先立って書かれなければなりません。16ﾋﾞ
ｯﾄ
読み込みについては下位ﾊﾞ
ｲﾄ
が
上位ﾊﾞ
ｲﾄ
前に読まれなければなりません。
次のｺｰﾄ
ﾞ
例は割り込みが一時ﾚｼﾞ
ｽﾀを更新しないことが前提の16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀﾚｼﾞ
ｽﾀのｱｸｾｽ法を示します。OCR0A/Bﾚｼﾞ
ｽﾀの
ｱｸｾｽに対して同じ原理が直接的に使用できます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
∼
L
D
I
L
D
I
O
U
T
O
U
T
R
1
7
,
$
0
1
R
1
6
,
$
F
F
T
C
N
T
0
H
,
R
1
7
T
C
N
T
0
L
,
R
1
6
I
N
I
N
∼
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
u
n
s
i
g
n
e
di
n
ti
;
∼
R
1
6
,
T
C
N
T
0
L
R
1
7
,
T
C
N
T
0
H
T
C
N
T
0
H=0
x
0
1
;
T
C
N
T
0
L=0
x
F
F
;
i=T
C
N
T
0
L
;
i￨
=(
(
u
n
s
i
g
n
e
di
n
t
)
T
C
N
T
0
H
<
<
8
)
;
∼
;
;
[
16ﾋﾞ
ｯﾄ
(
$01FF)
書き込み]
;
$01FFの上位ﾊﾞ
ｲﾄ
値取得
;
$01FFの下位ﾊﾞ
ｲﾄ
値取得
;
上位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ)
;
下位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)
;
[
16ﾋﾞ
ｯﾄ
読み込み]
;
下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒一時ﾚｼﾞ
ｽﾀ)
;
上位ﾊﾞ
ｲﾄ
取得(
一時ﾚｼﾞ
ｽﾀ)
;
/**/
/*[
16ﾋﾞ
ｯﾄ
(
$01FF)
書き込み]*/
/*上位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ)*/
/*下位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)*/
/*[
16ﾋﾞ
ｯﾄ
読み込み]*/
/*下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒一時ﾚｼﾞ
ｽﾀ)*/
/*上位ﾊﾞ
ｲﾄ
取得(
一時ﾚｼﾞ
ｽﾀ)
合成 */
/**/
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
ｱｾﾝﾌﾞ
ﾘ
言語ｺｰﾄ
ﾞ
例はR17:
R16ﾚｼﾞ
ｽﾀ対にTCNT0H/L値を戻します。
16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀｱｸｾｽが非分断操作であるのに注意することが重要です。16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀをｱｸｾｽする2命令間で割り込みが起き、割り
込みｺｰﾄ
ﾞ
がその16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀﾚｼﾞ
ｽﾀの同じ若しくは他の何れかをｱｸｾｽすることによって一時ﾚｼﾞ
ｽﾀを更新する場合、割り込み
外のその後のｱｸｾｽ結果は不正にされます。従って主ｺｰﾄ
ﾞ
と割り込みｺｰﾄ
ﾞ
の両方が一時ﾚｼﾞ
ｽﾀを更新するとき、主ｺｰﾄ
ﾞ
は16ﾋﾞ
ｯﾄ
ｱｸｾｽ中の割り込みを禁止しなければなりません。
50
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
次のｺｰﾄ
ﾞ
例はTCNT0H/Lﾚｼﾞ
ｽﾀ内容の非分断読み込み法を示します。同じ原理を使用することにより、OCR0A/Bのどんな読み込み
も行えます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
R
D
_
T
C
N
T
0
: I
N
R
1
8
,
S
R
E
G
C
L
I
I
N
R
1
6
,
T
C
N
T
0
L
I
N
R
1
7
,
T
C
N
T
0
H
O
U
T
S
R
E
G
,
R
1
8
R
E
T
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
u
n
s
i
g
n
e
di
n
tT
I
M
1
6
_
R
e
a
d
_
T
C
N
T
0
(
v
o
i
d
)
{
u
n
s
i
g
n
e
dc
h
a
rs
r
e
g
;
u
n
s
i
g
n
e
di
n
ti
;
s
r
e
g=S
R
E
G
;
_
C
L
I
(
)
;
i=T
C
N
T
0
L
;
i￨
=(
(
u
n
s
i
g
n
e
di
n
t
)
T
C
N
T
0
H
<
<
8
)
;
S
R
E
G=s
r
e
g
;
r
e
t
u
r
ni
;
}
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
;
現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存
;
全割り込み禁止
;
TCNT0下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒一時ﾚｼﾞ
ｽﾀ)
;
TCNT0上位ﾊﾞ
ｲﾄ
取得(
一時ﾚｼﾞ
ｽﾀ)
;
全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰
;
呼び出し元へ復帰
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ一時保存変数定義 */
/*TCNT0読み出し変数定義 */
/*現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存 */
/*全割り込み禁止 */
/*下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒一時ﾚｼﾞ
ｽﾀ)*/
/*上位ﾊﾞ
ｲﾄ
取得(
一時ﾚｼﾞ
ｽﾀ)
合成 */
/*全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰 */
/*TCNT0値で呼び出し元へ復帰 */
ｱｾﾝﾌﾞ
ﾘ
言語ｺｰﾄ
ﾞ
例はR17:
R16ﾚｼﾞ
ｽﾀ対にTCNT0H/L値を戻します。
次のｺｰﾄ
ﾞ
例はTCNT0H/Lﾚｼﾞ
ｽﾀ内容の非分断書き込み法を示します。同じ原理を使用することにより、OCR0A/Bのどんな書き込み
も行えます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
W
R
_
T
C
N
T
0
: I
N
R
1
8
,
S
R
E
G
C
L
I
O
U
T
T
C
N
T
0
H
,
R
1
7
O
U
T
T
C
N
T
0
L
,
R
1
6
O
U
T
S
R
E
G
,
R
1
8
R
E
T
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
v
o
i
dT
I
M
1
6
_
W
r
i
t
e
_
T
C
N
T
0
(
u
n
s
i
g
n
e
di
n
ti
)
{
u
n
s
i
g
n
e
dc
h
a
rs
r
e
g
;
u
n
s
i
g
n
e
di
n
ti
;
s
r
e
g=S
R
E
G
;
_
C
L
I
(
)
;
T
C
N
T
0
H=(
i
>
>
8
)
;
T
C
N
T
0
L=(
u
n
s
i
g
n
e
dc
h
a
r
)
i
;
S
R
E
G=s
r
e
g
;
}
;
現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存
;
全割り込み禁止
;
TCNT0上位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ)
;
TCNT0下位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)
;
全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰
;
呼び出し元へ復帰
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ一時保存変数定義 */
/*TCNT0書き込み変数定義 */
/*現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存 */
/*全割り込み禁止 */
/*上位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ)*/
/*下位ﾊﾞ
ｲﾄ
設定(
一時ﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)*/
/*全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰 */
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
ｱｾﾝﾌﾞ
ﾘ
言語ｺｰﾄ
ﾞ
例はR17:
R16ﾚｼﾞ
ｽﾀ対がTCNT0H/Lへ書かれるべき値を含むことが必要です。
1
1.
9.
1.上位ﾊﾞ
ｲﾄ
一時ﾚｼﾞ
ｽﾀの再使用
書かれる全ﾚｼﾞ
ｽﾀについて上位ﾊﾞ
ｲﾄ
が同じ複数16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ書き込みなら、上位ﾊﾞ
ｲﾄ
は1度書かれることだけが必要です。けれども
直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。
51
1
1.
10.ﾀｲﾏ/ｶｳﾝﾀ0用ﾚｼﾞ
ｽﾀ
1
1.
10.
1.
ﾀｲﾏ/ｶｳﾝﾀ0制御ﾚｼﾞ
ｽﾀA(
Ti
me
r
/Count
e
r
0Cont
r
olRe
g
i
s
t
e
rA)TCCR0A
ﾋﾞ
ｯﾄ
$15(
$35)
Re
a
d/
Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
TCW0
I
CEN0
I
CNC0
I
CES0
ACI
C0
-
-
CTC0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R
0
R
0
R/W
0
TCCR0A
ﾋﾞ
ｯﾄ
7-TCW0:ﾀｲﾏ/ｶｳﾝﾀ0幅 (
Ti
me
r
/Count
e
r0Wi
dt
h)
■
このﾋﾞ
ｯﾄ
が1を書かれると、48頁の「16ﾋﾞ
ｯﾄ
動作」で記述されるように、16ﾋﾞ
ｯﾄ
動作が選択されます。ﾀｲﾏ/ｶｳﾝﾀ0の幅が16ﾋﾞ
ｯﾄ
に設定さ
れ、比較ﾚｼﾞ
ｽﾀのOCR0AとOCR0Bが1つの16ﾋﾞ
ｯﾄ
比較ﾚｼﾞ
ｽﾀを形成するために組み合わされます。16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのTCNT0H/Lと
OCR0B/Aは8ﾋﾞ
ｯﾄﾃﾞ
ｰﾀﾊﾞ
ｽ経由でAVRCPUによってｱｸｾｽされるので、特別な手順に従わなければなりません。これらの手順は50
頁の「16ﾋﾞ
ｯﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ」項で記述されます。
ﾋﾞ
ｯﾄ
6-I
CEN0:捕獲入力動作許可 (
I
nputCa
pt
ur
eMnodeEna
bl
e
)
■
このﾋﾞ
ｯﾄ
が1を書かれると、捕獲入力動作が許可されます。
ﾋﾞ
ｯﾄ
5-I
CNC0:捕獲起動入力0雑音消去許可 (
I
nputCa
pt
ur
eNoi
s
eCa
nc
e
l
e
r
)
■
このﾋﾞ
ｯﾄ
を(
1に)
設定することが捕獲起動入力雑音消去器を活性(
有効)
にします。雑音消去器が有効にされると、捕獲起動入力
(
I
CP0)
ﾋﾟ
ﾝからの入力が濾波されます。この濾波器機能はそれが出力を更新することに対して連続4回等しく評価されたI
CP0ﾋﾟ
ﾝの採
取を必要とします。雑音消去器が許可されると、捕獲入力はこれによって4発振器(
ｼｽﾃﾑｸﾛｯｸ)
周期遅らされます。
ﾋﾞ
ｯﾄ
4-I
CES0:捕獲起動入力端選択 (
I
nputCa
pt
ur
eEdg
eSe
l
e
c
t
)
■
このﾋﾞ
ｯﾄ
は出来事での捕獲を起動するために使用される捕獲起動入力(
I
CP0)
ﾋﾟ
ﾝのどちらかのｴｯｼﾞ
を選択します。I
CES0ﾋﾞ
ｯﾄ
が0を
書かれると起動動作として下降(
負)
端が使用され、I
CES0ﾋﾞ
ｯﾄ
が1を書かれると上昇(
正)
端が捕獲を起動します。捕獲がI
CES0設定に
従って起動されると、ｶｳﾝﾀ値が捕獲ﾚｼﾞ
ｽﾀ(
OCR0B/A)
に複写されます。この事象は捕獲入力割り込み要求ﾌﾗｸﾞ
(
I
CF0)
も設定(
1)
し、
そしてこれはこの割り込みが許可されていれば捕獲入力割り込みを起こすのに使用できます。
ﾋﾞ
ｯﾄ
3-ACI
C0:ｱﾅﾛｸﾞ
比較器捕獲起動許可 (
Ana
l
ogCompa
r
a
t
orI
nputCa
pt
ur
eEna
bl
e
)
■
論理1を書かれると、このﾋﾞ
ｯﾄ
はｱﾅﾛｸﾞ
比較器によって起動されるﾀｲﾏ/ｶｳﾝﾀ0の捕獲機能を許可します。この場合、比較器出力は比
較器にﾀｲﾏ/ｶｳﾝﾀ0捕獲割り込みの雑音消去機能とｴｯｼﾞ
選択機能を利用させる捕獲入力前置論理回路へ直接的に接続されます。
論理0を書かれると、ｱﾅﾛｸﾞ
比較器と捕獲機能間の接続は存在しません。比較器がﾀｲﾏ/ｶｳﾝﾀ0捕獲割り込みを起動するにはﾀｲﾏ/ｶ
ｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
の捕獲割り込み許可(
TI
CI
E0)
ﾋﾞ
ｯﾄ
が設定(
1)
されなければなりません。
ﾋﾞ
ｯﾄ
2,
1-Res:予約 (
Re
s
e
r
v
e
d)
■
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読めます。
ﾋﾞ
ｯﾄ
0-CTC0:比較一致ﾀｲﾏ/ｶｳﾝﾀ解除 (
Cl
e
a
rTi
me
r
/
Count
e
r
0onCompa
r
eMa
t
c
h)
■
このﾋﾞ
ｯﾄ
は、ｶｳﾝﾀの計数順序、最大ｶｳﾝﾀ(
TOP)
値の供給元を制御します。48頁の表11-2.
をご覧ください。ﾀｲﾏ/ｶｳﾝﾀ部によって支
援される動作種別は標準動作(
計数器)
と比較一致ﾀｲﾏ/ｶｳﾝﾀ解除(
CTC)
動作です。48頁の「動作種別」をご覧ください。
11.
10.
2.
ﾀｲﾏ/ｶｳﾝﾀ0制御ﾚｼﾞ
ｽﾀB(
Ti
me
r
/Count
e
r0Cont
r
olRe
g
i
s
t
e
rB)TCCR0B
ﾋﾞ
ｯﾄ
$33(
$53)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
-
-
-
TSM
PSR0
CS02
CS01
CS00
R
0
R
0
R
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
TCCR0B
ﾋﾞ
ｯﾄ
4-TSM :ﾀｲﾏ/ｶｳﾝﾀ同時動作 (
Ti
me
r
/Count
e
rSy
nc
hr
oni
z
a
t
i
onMode
)
TSMﾋﾞ
ｯﾄ
に1を書くことはﾀｲﾏ/ｶｳﾝﾀ同期化動作を活性(
有効)
にします。この動作でPSR0へ書かれる値は保持され、従って前置分周
器ﾘ
ｾｯﾄ
信号の有効を保持します。これはﾀｲﾏ/ｶｳﾝﾀを停止し、設定中に進行する危険なしに設定できることを保証します。TSMﾋﾞ
ｯﾄ
が0を書かれると、PSR0ﾋﾞ
ｯﾄ
はﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
され、ﾀｲﾏ/ｶｳﾝﾀが計数を始めます。
■
ﾋﾞ
ｯﾄ
3-PSR0:ﾀｲﾏ/ｶｳﾝﾀ0前置分周器ﾘｾｯﾄ(
Pr
e
s
c
a
l
e
rRe
s
e
tTi
me
r
/Count
e
r0)
このﾋﾞ
ｯﾄ
が1のとき、ﾀｲﾏ/ｶｳﾝﾀ0の前置分周器はﾘ
ｾｯﾄ
します。TSMﾋﾞ
ｯﾄ
が設定(
1)
されている場合を除き、通常、このﾋﾞ
ｯﾄ
はﾊｰﾄ
ﾞ
ｳｪｱ
によって直ちに解除(
0)
されます。
52
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ﾋﾞ
ｯﾄ
2∼0-CS0
2∼0:
ｸﾛｯｸ選択0(
Cl
oc
kSe
l
e
c
t
0,bi
t2,
1a
nd0)
このｸﾛｯｸ選択ﾋﾞ
ｯﾄ
2,
1,
0はﾀｲﾏ/ｶｳﾝﾀ(
TCNT0)
の前置分周する供給元 表11-3.ﾀｲﾏ/ｶｳﾝﾀ0入力ｸﾛｯｸ選択
を定義します。
CS0
2 CS0
1 CS0
0
意味
外部ﾋﾟ
ﾝ(
ｸﾛｯｸ)
動作がﾀｲﾏ/ｶｳﾝﾀ0に対して使用される場合、例え
0
0
0
停止 (
ﾀｲﾏ/ｶｳﾝﾀ0動作停止)
T0ﾋﾟ
ﾝが出力として設定されても、T0ﾋﾟ
ﾝの遷移はｶｳﾝﾀをｸﾛｯｸ駆動し
0
0
1
c
l
k
前置分周なし)
I
/O (
ます。この特徴がｿﾌﾄ
ｳｪｱに計数制御を許します。
0
1
0
c
l
k
8(
8分周)
I
/O/
0
1
1
c
l
k
/
6
4
(
64分周)
I
/O
1
0
0
c
l
k
256(
256分周)
I
/O/
1
0
1
c
l
k
/
1
0
2
4
(
1024分周)
I
/O
1
1
0
T0ﾋﾟ
ﾝの下降端 (
外部ｸﾛｯｸ)
1
1
1
T0ﾋﾟ
ﾝの上昇端 (
外部ｸﾛｯｸ)
■
1
1.
10.
3.ﾀｲﾏ/ｶｳﾝﾀ0
下位ﾊﾞ
ｲﾄ(
Ti
me
r
/Count
e
r
0Re
g
i
s
t
e
rLowBy
t
e
)TCNT0L
ﾋﾞ
ｯﾄ
$32(
$52)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) TCNT0L
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ﾀｲﾏ/ｶｳﾝﾀ0ﾚｼﾞ
ｽﾀ下位ﾊﾞ
ｲﾄ
(
TCNT0L)
は読み書き両方についてﾀｲﾏ/ｶｳﾝﾀ部の8ﾋﾞ
ｯﾄｶｳﾝﾀに直接ｱｸｾｽします。TCNT0Lﾚｼﾞ
ｽﾀへ
の書き込みは次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸでの比較一致を妨害(
除去)
します。ｶｳﾝﾀが走行中にｶｳﾝﾀ(
TCNT0L)
を変更することは、OCR0x
とTCNT0L間の比較一致消失の危険を誘発します。16ﾋﾞ
ｯﾄ
動作でのTCNT0Lﾚｼﾞ
ｽﾀは16ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ0ﾚｼﾞ
ｽﾀの下位部を含みま
す。
11.
10.
4.ﾀｲﾏ/ｶｳﾝﾀ0
上位ﾊﾞ
ｲﾄ(
Ti
me
r
/Count
e
r
0Re
g
i
s
t
e
rHi
g
hBy
t
e
)TCNT0H
ﾋﾞ
ｯﾄ
$14(
$34)
Re
a
d/
Wr
i
t
e
初期値
7(
15)
6(
14)
5(
13)
4(
12)
3(
11)
2(
10)
1(
9)
(
MSB)
R/W
0
0(
8)
(
LSB) TCNT0H
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
16ﾋﾞ
ｯﾄ
動作が選択(
TCCR0AのTCW0=1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0上位ﾚｼﾞ
ｽﾀ(
TCNT0H)
はﾀｲﾏ/ｶｳﾝﾀ0下位ﾚｼﾞ
ｽﾀ(
TCNT0L)
と組み合
わされ、読み書き両方についてﾀｲﾏ/ｶｳﾝﾀ部の16ﾋﾞ
ｯﾄｶｳﾝﾀに直接ｱｸｾｽします。CPUがこれらのﾚｼﾞ
ｽﾀをｱｸｾｽする時に上位と下位
の両ﾊﾞ
ｲﾄ
が同時に読み書きされるのを保証するため、このｱｸｾｽは8ﾋﾞ
ｯﾄ
上位ﾊﾞ
ｲﾄ
一時ﾚｼﾞ
ｽﾀ(
TEMP)
を使用して実行されます。この
一時ﾚｼﾞ
ｽﾀは他の全ての16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀによって共用されます。50頁の「16ﾋﾞ
ｯﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ」をご覧ください。
1
1.
10.
5.ﾀｲﾏ/ｶｳﾝﾀ0比較Aﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
0Out
putCompa
r
eARe
g
i
s
t
e
r
)OCR0A
ﾋﾞ
ｯﾄ
$13(
$33)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) OCR0A
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この比較Aﾚｼﾞ
ｽﾀは継続的にｶｳﾝﾀ(
TCNT0L)
値と比較される8ﾋﾞ
ｯﾄ
の値を含みます。一致は比較一致割り込みを生成するのに使用
できます。
16ﾋﾞ
ｯﾄ
動作でのOCR0Aﾚｼﾞ
ｽﾀは16ﾋﾞ
ｯﾄ
比較ﾚｼﾞ
ｽﾀの下位ﾊﾞ
ｲﾄ
を含みます。CPUがこれらのﾚｼﾞ
ｽﾀへ書く時に上位と下位の両ﾊﾞ
ｲﾄ
が
同時に書かれるのを保証するため、このｱｸｾｽは8ﾋﾞ
ｯﾄ
上位ﾊﾞ
ｲﾄ
一時ﾚｼﾞ
ｽﾀ(
TEMP)
を使用して実行されます。この一時ﾚｼﾞ
ｽﾀは他の
全ての16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀによって共用されます。50頁の「16ﾋﾞ
ｯﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ」をご覧ください。
1
1.
10.
6.ﾀｲﾏ/ｶｳﾝﾀ0比較Bﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
0Out
putCompa
r
eBRe
g
i
s
t
e
r
)OCR0B
ﾋﾞ
ｯﾄ
$12(
$32)
Re
a
d/Wr
i
t
e
初期値
7(
15)
6(
14)
5(
13)
4(
12)
3(
11)
2(
10)
1(
9)
(
MSB)
R/W
0
0(
8)
(
LSB) OCR0B
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この比較Bﾚｼﾞ
ｽﾀは継続的にｶｳﾝﾀ(
8ﾋﾞ
ｯﾄ
動作でのTCNT0Lまたは16ﾋﾞ
ｯﾄ
動作でのTCNT0H)
値と比較される8ﾋﾞ
ｯﾄ
の値を含みます。
一致は比較一致割り込みを生成するのに使用できます。
1
6ﾋﾞ
ｯﾄ
動作でのOCR0Bﾚｼﾞ
ｽﾀは16ﾋﾞ
ｯﾄ
比較ﾚｼﾞ
ｽﾀの上位ﾊﾞ
ｲﾄ
を含みます。CPUがこれらのﾚｼﾞ
ｽﾀへ書く時に上位と下位の両ﾊﾞ
ｲﾄ
が
同時に書かれるのを保証するため、このｱｸｾｽは8ﾋﾞ
ｯﾄ
上位ﾊﾞ
ｲﾄ
一時ﾚｼﾞ
ｽﾀ(
TEMP)
を使用して実行されます。この一時ﾚｼﾞ
ｽﾀは他の
全ての16ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀによって共用されます。50頁の「16ﾋﾞ
ｯﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ」をご覧ください。
53
1
1.
10.
7.
ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
rI
nt
e
r
r
uptMa
s
kRe
g
i
s
t
e
r
)TI
MSK
ﾋﾞ
ｯﾄ
$39(
$59)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
OCI
E1D OCI
E1A OCI
E1B OCI
E0A OCI
E0B
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
2
1
TOI
E1
TOI
E0
R/W
0
R/W
0
0
TI
CI
E0 TI
MSK
R/W
0
ﾋﾞ
ｯﾄ
4-OCI
E0A:ﾀｲﾏ/ｶｳﾝﾀ0比較A割り込み許可 (
Ti
me
r
/Count
e
r
0Out
putCompa
r
eMa
t
c
hAI
nt
e
r
r
uptEna
bl
e
)
OCI
E0Aﾋﾞ
ｯﾄ
が1を書かれ、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0比較A一致割り込みが許
可されます。ﾀｲﾏ/ｶｳﾝﾀ0で比較A一致が起こる、換言するとﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
で比較A割り込み要求ﾌﾗｸﾞ
(
OCF0A)
が設定(
1)
されると、対応する割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
3-OCI
E0B:ﾀｲﾏ/ｶｳﾝﾀ0比較B割り込み許可 (
Ti
me
r
/Count
e
r
0Out
putCompa
r
eMa
t
c
hBI
nt
e
r
r
uptEna
bl
e
)
OCI
E0Bﾋﾞ
ｯﾄ
が1を書かれ、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0比較B一致割り込みが許
可されます。ﾀｲﾏ/ｶｳﾝﾀ0で比較B一致が起こる、換言するとﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
で比較B割り込み要求ﾌﾗｸﾞ
(
OCF0B)
が設定(
1)
されると、対応する割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
1-TOI
E0:ﾀｲﾏ/ｶｳﾝﾀ0溢れ割り込み許可 (
Ti
me
r
/Count
e
r
0Ov
e
r
f
l
owI
nt
e
r
r
uptEna
bl
e
)
TOI
E0ﾋﾞ
ｯﾄ
が1を書かれ、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0溢れ割り込みが許可されま
す。ﾀｲﾏ/ｶｳﾝﾀ0溢れが起こる、換言するとﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
でﾀｲﾏ/ｶｳﾝﾀ0溢れ割り込み要求(
TOV0)
ﾌﾗｸﾞ
が設定(
1)
されると、対応する割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
0-TI
CI
E0:ﾀｲﾏ/ｶｳﾝﾀ0捕獲割り込み許可 (
Ti
me
r
/Count
e
r
0I
nputCa
pt
ur
eI
nt
e
r
r
uptEna
bl
e
)
このﾋﾞ
ｯﾄ
が1を書かれて、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0捕獲割り込みが許可されま
す。ﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
でﾀｲﾏ/ｶｳﾝﾀ0捕獲割り込み要求(
I
CF0)
ﾌﾗｸﾞ
が設定(
1)
されると、対応する割り込み
(
30頁の「割り込み」参照)
が実行されます。
11.
10.
8.
ﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
rI
nt
e
r
r
uptFl
a
gRe
g
i
s
t
e
r
)TI
FR
ﾋﾞ
ｯﾄ
$38(
$58)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
OCF1D OCF1A OCF1B OCF0A OCF0B
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
2
1
0
TOV1
TOV0
I
CF0
R/W
0
R/W
0
R/W
0
TI
FR
ﾋﾞ
ｯﾄ
4-OCF0A:ﾀｲﾏ/ｶｳﾝﾀ0比較A割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Cont
e
r
0,Out
p
utCompa
r
eAMa
t
c
hFl
a
g
)
OCF0Aﾋﾞ
ｯﾄ
は比較一致がﾀｲﾏ/ｶｳﾝﾀ(
TCNT0)
と比較ﾚｼﾞ
ｽﾀ(
OCR0A)
間で起こる時に設定(
1)
されます。対応する割り込み処理ﾍﾞ
ｸﾀ
を実行すると、OCF0Aはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
へ論理1を書くことによってもOCF0Aは解除(
0)
されま
す。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
のﾀｲﾏ/ｶｳﾝﾀ0比較A一致割り込み許
可(
OCI
E0A)
ﾋﾞ
ｯﾄ
、OCF0
Aが設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0比較A一致割り込みが実行されます。
OCF0Aは16ﾋﾞ
ｯﾄ
動作でﾀｲﾏ/ｶｳﾝﾀとOCR0B/A内のﾃﾞ
ｰﾀ間に比較一致が起こる時にも設定(
1)
されます。OCF0Aは捕獲入力ﾚｼﾞ
ｽﾀ
としてOCF0Aが使用される時の捕獲入力では設定(
1)
されません。
■
ﾋﾞ
ｯﾄ
3-OCF0B:ﾀｲﾏ/ｶｳﾝﾀ0比較B割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Cont
e
r
0,Out
putCompa
r
eBMa
t
c
hFl
a
g
)
OCF0Bﾋﾞ
ｯﾄ
は比較一致がﾀｲﾏ/ｶｳﾝﾀ(
TCNT0)
と比較ﾚｼﾞ
ｽﾀ(
OCR0B)
間で起こる時に設定(
1)
されます。対応する割り込み処理ﾍﾞ
ｸﾀ
を実行すると、OCF0Bはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
へ論理1を書くことによってもOCF0Bは解除(
0)
されま
す。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
のﾀｲﾏ/ｶｳﾝﾀ0比較B一致割り込み許
可(
OCI
E0B)
ﾋﾞ
ｯﾄ
、OCF0
Bが設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ0比較B一致割り込みが実行されます。
OCF0Bは16ﾋﾞ
ｯﾄ
動作で1
6ﾋﾞ
ｯﾄ
の比較ﾚｼﾞ
ｽﾀまたは捕獲入力ﾚｼﾞ
ｽﾀの上位ﾊﾞ
ｲﾄ
として使用される時は設定(
1)
されません。
■
ﾋﾞ
ｯﾄ
1-TOV0:ﾀｲﾏ/ｶｳﾝﾀ0溢れ割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Count
e
r
0Ov
e
r
f
l
owFl
a
g
)
TOV0ﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ(
TCNT0)
溢れが起こる時に設定(
1)
されます。対応する割り込み処理ﾍﾞ
ｸﾀを実行すると、TOV0はﾊｰﾄ
ﾞ
ｳｪｱに
よって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
へ論理1を書くことによってもTOV0は解除(
0)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み
許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
のﾀｲﾏ/ｶｳﾝﾀ0溢れ割り込み許可(
TOI
E0)
ﾋﾞ
ｯﾄ
、TOV0が設定(
1)
されると、ﾀｲﾏ/
ｶｳﾝﾀ0溢れ割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
0-I
CF0:ﾀｲﾏ/ｶｳﾝﾀ0捕獲割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Cont
e
r
0,I
nputCa
pt
ur
eFl
a
g
)
I
CP0ﾋﾟ
ﾝ(
または代替のACO)
に捕獲の事象が起こると、このﾌﾗｸﾞ
が設定(
1)
されます。捕獲割り込みﾍﾞ
ｸﾀが実行されると、I
CF0は自動
的に解除(
0)
されます。代わりにこのﾋﾞ
ｯﾄ
位置へ論理1を書くことによってもI
CF0
は解除(
0)
できます。
54
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2
.ﾀｲﾏ/
ｶｳﾝﾀ1
1
2
.
1.特徴
■
■
■
■
■
■
■
■
■
10/8ﾋﾞ
ｯﾄ
精度
3つの独立した比較出力部
比較一致でのﾀｲﾏ/ｶｳﾝﾀ解除 (
自動再設定)
ｸﾞ
ﾘｯﾁなしで正しい位相と周波数のﾊﾟ
ﾙｽ幅変調器 (
PWM)
可変PWM周期
各PWMﾁｬﾈﾙ用の独立した沈黙時間生成器
5つの独立した割り込み (
TOV1,OCF1A,OCF1B,OCF1D,FPF1)
高速非同期と同期のｸﾛｯｸ動作
独立した前置分周器部
1
2
.
2.概要
ﾀｲﾏ/ｶｳﾝﾀ1は3つの独立した比較出力部とPWM支援付きの汎用高速ﾀｲﾏ/ｶｳﾝﾀ部です。
ﾀｲﾏ/ｶｳﾝﾀ1は低前置分周(
使用)
機会での高分解能及び高精度の使用が特徴です。64MHz
(
または低速動作で32MHz
)
までのｸﾛｯｸ
速度を使用する正確で高速な3つのPWMも支援できます。PWM動作でのﾀｲﾏ/ｶｳﾝﾀ1と比較ﾚｼﾞ
ｽﾀは重複しない反転と非反転出力
の3つの自立型PWMとして扱います。同様に高前置分周(
使用)
機会は低速な目的やまれに動く正確なﾀｲﾐ
ﾝｸﾞ
の目的についてこの
部署を有用にします。ﾀｲﾏ/ｶｳﾝﾀ1の簡単化した構成図は図12-1.
で示されます。I
/Oﾋﾟ
ﾝの実際の配置については2頁の「ﾋﾟ
ﾝ配置」を
参照してください。ﾃﾞ
ﾊﾞ
ｲｽ仕様のI
/Oﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
位置は71頁の「ﾀｲﾏ/ｶｳﾝﾀ1用ﾚｼﾞ
ｽﾀ」で一覧されます。
24頁での「電力削減ﾚｼﾞ
ｽﾀ(
PRR)
」のPRTI
M1ﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ1部を許可するために0を書かれなければなりません(
訳注:
共通性か
ら本行追加)
。
図12-1.ﾀｲﾏ/ｶｳﾝﾀ1構成図
ﾀｲﾏ/ｶｳﾝﾀ1比較D割り込み
ﾀｲﾏ/ｶｳﾝﾀ1比較A割り込み
ﾀｲﾏ/ｶｳﾝﾀ1比較B割り込み
ﾀｲﾏ/ｶｳﾝﾀ1溢れ割り込み
OC1A OC1A
OC1B OC1B
OC1D OC1D
ﾀｲﾏ/ｶｳﾝﾀ1
誤り保護割り込み
沈黙時間生成器 沈黙時間生成器 沈黙時間生成器
CCW1
A
CCW1
B
T/C割り込み
要求ﾌﾗｸﾞ
ﾚｼﾞ
ｽﾀ(
TI
FR)
T/C1制御
ﾚｼﾞ
ｽﾀA
(
TCCR1A)
T/C1制御
ﾚｼﾞ
ｽﾀB
(
TCCR1B)
T/C1制御
ﾚｼﾞ
ｽﾀC
(
TCCR1C)
T/C1制御
ﾚｼﾞ
ｽﾀD
(
TCCR1D)
COM1
A1
COM1
A0
COM1
B1
COM1
B0
FOC1
A
FOC1B
PWM1
A
PWM1
B
PWM1
X
PSR1
DTPS1
DTPS0
CS13
CS12
CS11
CS10
COM1
A1S
COM1
A0S
COM1
B1S
COM1
B0S
COM1
D1
COM1
D0
FOC1D
PWM1
D
FPI
E1
FPEN1
FPNC1
FPES1
FPAC1
FPF1
WGM1
1
WGM1
0
T/C割り込み
ﾏｽｸﾚｼﾞ
ｽﾀ
(
TI
MSK)
TOV1
OCF1
D
OCF1
A
OCF1
B
TOI
E1
OCI
E1
D
OCI
E1
A
OCI
E1
B
CCW1
D
CK
PCK
ﾀｲﾏ/ｶｳﾝﾀ1制御回路
10ﾋﾞ
ｯﾄ
比較器
10ﾋﾞ
ｯﾄ
比較器
10ﾋﾞ
ｯﾄ
比較器
10ﾋﾞ
ｯﾄ
比較器
OC1
OE5
OC1
OE4
OC1
OE3
OC1
OE2
OC1
OE1
OC1
OE0
ﾀｲﾏ/ｶｳﾝﾀ1
(
TCNT1) R
計数
ｸﾛｯｸ
解除
方向
10ﾋﾞ
ｯﾄ
比較A
ﾚｼﾞ
ｽﾀ
10ﾋﾞ
ｯﾄ
比較B
ﾚｼﾞ
ｽﾀ
10ﾋﾞ
ｯﾄ
比較C
ﾚｼﾞ
ｽﾀ
10ﾋﾞ
ｯﾄ
比較D
ﾚｼﾞ
ｽﾀ
T/C1制御
ﾚｼﾞ
ｽﾀE
(
TCCR1E)
8ﾋﾞ
ｯﾄT/C1
比較Aﾚｼﾞ
ｽﾀ
(
OCR1A)
8ﾋﾞ
ｯﾄT/C1
比較Bﾚｼﾞ
ｽﾀ
(
OCR1B)
8ﾋﾞ
ｯﾄT/C1
比較Cﾚｼﾞ
ｽﾀ
(
OCR1C)
8ﾋﾞ
ｯﾄT/C1
比較Dﾚｼﾞ
ｽﾀ
(
OCR1D)
2ﾋﾞ
ｯﾄT/C1
上位ﾊﾞ
ｲﾄﾚｼﾞ
ｽﾀ
(
TC1H)
8-bi
tDa
t
aBus
55
1
2.
2.
1.速度
ﾀｲﾏ/ｶｳﾝﾀ1の最高速は64MHz
です。けれども2.
7V以下の供給電圧が使用される場合、ﾀｲﾏ/ｶｳﾝﾀ1が低電圧状態で充分速く動作
しないため、低速動作(
LSM)
を使用することが強く推奨されます。低速動作での高速周辺ｸﾛｯｸは32MHz
に低下されます。低速動作
についてのより多くの詳細に関しては76頁の「PLL制御/状態ﾚｼﾞ
ｽﾀ(
PLLCSR)
」をご覧ください。
1
2.
2.
2.精度
ﾀｲﾏ/ｶｳﾝﾀ1は8ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀとして代替使用できる10ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ部です。ﾀｲﾏ/ｶｳﾝﾀ1ﾚｼﾞ
ｽﾀは基本的に8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀです
が、10ﾋﾞ
ｯﾄ
精度が使用される場合に8ﾋﾞ
ｯﾄﾃﾞ
ｰﾀﾊﾞ
ｽ経由でAVRCPUによって10ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ1の上位2ﾋﾞ
ｯﾄ
をｱｸｾｽするための共
通一時ﾊﾞ
ｯﾌｧとして使用できる、2ﾋﾞ
ｯﾄ
上位ﾊﾞ
ｲﾄ
(
TC1H)
ﾚｼﾞ
ｽﾀが上位にあります。然るに、この10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの上位2ﾋﾞ
ｯﾄ
が0を書かれ
るなら、ﾀｲﾏ/ｶｳﾝﾀ1は8ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀとして働きます。何れかの8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの下位ﾊﾞ
ｲﾄ
読み込み時、上位2ﾋﾞ
ｯﾄ
がTC1Hﾚｼﾞ
ｽﾀへ
書かれ、何れかの8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの下位ﾊﾞ
ｲﾄ
書き込み時、上位2ﾋﾞ
ｯﾄ
がTC1Hﾚｼﾞ
ｽﾀから書かれます。8ﾋﾞ
ｯﾄﾊﾞ
ｽ経由で10ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳ
ﾝﾀ値をｱｸｾｽする時は特別な手順に従わなければなりません。これらの手順は69頁の「10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀｱｸｾｽ」項で記述されます。
1
2.
2.
3.関係ﾚｼﾞ
ｽﾀ
ﾀｲﾏ/ｶｳﾝﾀ1(
TCNT1)
と比較ﾚｼﾞ
ｽﾀ(
OCR1A,
OCR1B,
OCR1C,
OCR1D)
はTCNT1内容と比較されるべきﾃﾞ
ｰﾀ元として使用される8ﾋﾞ
ｯﾄ
ﾚｼﾞ
ｽﾀです。OCR1A,
OCR1B,
OCR1DはOC1A,
OC1B,
OC1Dﾋﾟ
ﾝの動作を決め、それらは比較一致割り込みも生成できます。OCR1C
はﾀｲﾏ/ｶｳﾝﾀ1のTOP値、換言すると比較一致での解除値を保持します。ﾀｲﾏ/ｶｳﾝﾀ1上位ﾊﾞ
ｲﾄ
(
TC1H)
ﾚｼﾞ
ｽﾀは10ﾋﾞ
ｯﾄ
精度が使用
される場合に、ﾀｲﾏ/ｶｳﾝﾀ1ﾚｼﾞ
ｽﾀの上位ﾋﾞ
ｯﾄ
へのｱｸｾｽに共通一時ﾊﾞ
ｯﾌｧとして使用される2ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀです。
割り込み要求(
TOV1,
OCF1A,
OCF1B,
OCF1Dと誤り保護のFPF1)
信号はﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
とﾀｲﾏ/ｶｳﾝﾀ1
制御ﾚｼﾞ
ｽﾀD(
TCCR1D)
で見えます。この割り込みはﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
とTCCR1Dの誤り保護割り込許可(
FPI
E
1
)
ﾋﾞ
ｯﾄ
とで個別に遮蔽(
許可/禁止)
されます。
制御信号はﾀｲﾏ/ｶｳﾝﾀ制御ﾚｼﾞ
ｽﾀ、TCCR1A,
TCCR1B,
TCCR1C,
TCCR1D,
TCCR1Eで見つかります。
1
2.
2.
4.同期化
8-bi
tDa
t
aBus
同期ｸﾛｯｸ動作でのﾀｲﾏ/ｶｳﾝﾀ1と 図12-2.ﾀｲﾏ/ｶｳﾝﾀ1同期化ﾚｼﾞ
ｽﾀ構成図
前置分周器は前置分周器が非同
期動作で高速64MHz(
または低速
入力同期化
出力同期化
I
/Oﾚｼﾞ
ｽﾀ
ﾀｲﾏ/ｶｳﾝﾀ1
動作で32MHz
)
のPCKｸﾛｯｸ動作を
ﾚｼﾞ
ｽﾀ
ﾚｼﾞ
ｽﾀ
TCNT1
する一方、どのｸﾛｯｸ元からもCPU
OCR1A
OCR1A_
SI
TCNT1_
SO
の走行(
動作)
を許します。これはCP
OCR1B
OCR1B_
SI
TC1H
Uｸﾛｯｸ範囲と高速周辺ｸﾛｯｸ範囲
OCR1C
OCR1C_
SI
TC1H_
SO
間の境界同期化があるので可能で
OCR1D
OCR1D_
SI
す。図12-2.
はﾀｲﾏ/ｶｳﾝﾀ1同期化
TCCR1A
TCCR1A_
SI
ﾚｼﾞ
ｽﾀ構成図を示し、ﾚｼﾞ
ｽﾀ間の遅
TCCR1B
TCCR1B_
SI
OCF1A
延を記載します。全てのｸﾛｯｸ開閉
TCCR1C
TCCR1C_
SI
OCF1A_
SO
の詳細はこの図で示されません。
TCCR1D
TCCR1D_
SI
TCNT1
OCF1B
ﾀｲﾏ/ｶｳﾝﾀ1ﾚｼﾞ
ｽﾀ値は計数動作
TCNT1
TCNT1_
SI
OCF1B_
SO
に影響を及ぼす前に入力同期化遅
TC1H
TC1H_
SI
延を引き起こす内部同期化ﾚｼﾞ
ｽﾀ
OCF1D
OCF1A
OCF1A_
SI
OCF1D_
SO
を通ります。TCCR1A,
TCCR1B,
TC
OCF1B
OCF1B_
SI
CR1C,
TCCR1D,
OCR1A,
OCR1B,
O
OCF1D
OCF1D_
SI
TOV1
CR1C,
OCR1Dのﾚｼﾞ
ｽﾀはﾚｼﾞ
ｽﾀ書
TOV1
TOV1_
SI
TOV1_
SO
き込み後に正しく読み戻せます。読
み戻し値はﾀｲﾏ/ｶｳﾝﾀ1(
TCNT1)
、
ﾀｲﾏ/ｶｳﾝﾀ1上位ﾊﾞ
ｲﾄ
(
TC1H)
ﾚｼﾞ
ｽ PCKE
ﾀとﾌﾗｸﾞ
(
TOV1,
OCF1A,
OCF1B,
O
CK
S
CF1D)
に関して入力と出力の同期
A
化のために遅延されます。
S
A
非同期ﾀｲﾏ/ｶｳﾝﾀ1の同期化機構
PCK
はｼｽﾃﾑｸﾛｯｸがHi
g
hの時に最低2
1/2CK遅延
1/2CK遅延
同期動作
1CK遅延
1/2CK遅延
つのPCK端を必要とするため、ｼｽﾃ
∼1/2
CK
1PCK
1PCK
∼1CK
ﾑｸﾛｯｸ周波数はPCK周波数の1/2
非同期動作
遅延
遅延
遅延
遅延
よりも低くなければならなりません。
ｼｽﾃﾑｸﾛｯｸ周波数が高すぎる場合
にﾃﾞ
ｰﾀまたは制御値を失う危険が
あります。
56
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
2.
5.定義
本項でのﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
参照の多くは一般形で書かれます。小文字の'
n' 表12-1.用語定義
はﾀｲﾏ/ｶｳﾝﾀ番号、この場合は1で置き換えます。小文字のx
は比較出
用語
意味
力部のﾁｬﾈﾙ名を表し、この場合はA,
B,
CまたはDです。然しながら
BOTTOM ﾀｲﾏ/ｶｳﾝﾀが$000に到達した時。
ﾌﾟ
ﾛｸﾞ
ﾗﾑでﾚｼﾞ
ｽﾀまたはﾋﾞ
ｯﾄ
定義に使用する時は正確な形式が使用さ
MAX ﾀｲﾏ/ｶｳﾝﾀが$3FF(
1023)
に到達した時。
れなければなりません(
例えばﾀｲﾏ/ｶｳﾝﾀ1のｶｳﾝﾀ値のｱｸｾｽに対して
ﾀｲﾏ/ｶｳﾝﾀが計数中に最高値と等しくなる
のTCNT1のように)
。表12-1.
の定義は本資料を通して広範囲に渡って
TOP 時の(
OCR1Cに格納された)
TOP値。TOP
使用されます。
はﾘ
ｾｯﾄ
後の既定として値$FFを持ちます。
1
2.
3.ｸﾛｯｸ元
ﾀｲﾏ/ｶｳﾝﾀは内部的にCKまたはPCKのどちらかからｸﾛｯｸ駆動されます。73頁の表12-17.
でのｸﾛｯｸ選択(
CS13∼0)
ﾋﾞ
ｯﾄ
と76頁のPLL
制御/状態ﾚｼﾞ
ｽﾀ(
PLLCSR)
のPCK許可(
PCKE)
ﾋﾞ
ｯﾄ
をご覧ください。
1
2.
3.
1.前置分周器
T1CK
T1
CK/2
T1
CK/4
T1
CK/8
T1
CK/16
T1
CK/32
T1
CK/64
T1CK/128
T1CK/256
T1CK/512
T1CK/1024
T1CK/2048
T1CK/4096
T1CK/8192
T1CK/
16384
図12-3.
は同期ｸﾛｯｸ動作と非同期ｸﾛｯｸ動作の2つのｸﾛｯｸ動 図12-3.ﾀｲﾏ/ｶｳﾝﾀ1前置分周器部構成
作を支援するﾀｲﾏ/ｶｳﾝﾀ1の前置分周器部を示します。同期
R
ｸﾛｯｸ動作は基準時間ｸﾛｯｸとしてｼｽﾃﾑｸﾛｯｸ(
CK)
を使用し、
CK S
14ﾋﾞ
ｯﾄ
前置分周器
非同期ｸﾛｯｸ動作は基準時間ｸﾛｯｸとして高速周辺ｸﾛｯｸ(
PC
PCK A
K)
を使用します。PLL制御/状態ﾚｼﾞ
ｽﾀ(
PLLCSR)
のPCK許可
(
64/32MHz
)
(
PCKE)
ﾋﾞ
ｯﾄ
が設定(
1)
の時に非同期動作を許可します。
PCKE
同期ｸﾛｯｸ動作でのｸﾛｯｸ選択はCK∼CK/16384と停止、非同
PSR1
0
期ｸﾛｯｸ動作でのｸﾛｯｸ選択はPCK∼PCK/16384と停止です。
このｸﾛｯｸ任意選択は図12-3.
で図解され、73頁のﾀｲﾏ/ｶｳﾝﾀ1
CS13
制御ﾚｼﾞ
ｽﾀB(
TCCR1B)
で記述されます。
ﾀｲﾏ/ｶｳﾝﾀ1用
CS12
CS11
高速周辺ｸﾛｯｸの周波数は64MHz
または低速動作(
PLLCSR
選択器
CS10
の低速動作(
LSM)
ﾋﾞ
ｯﾄ
=1)
での32MHz
です。低速動作は2.
7V
以下の供給電圧が使用される時の使用が推奨されます。
ﾀｲﾏ/ｶｳﾝﾀ1ｸﾛｯｸ
1
2.
3
.
1.
1.前置分周器ﾘｾｯ
ﾄ
ﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀB(
TCCR1B)
のﾀｲﾏ/ｶｳﾝﾀ1前置分周器ﾘ
ｾｯﾄ
(
PSR1)
ﾋﾞ
ｯﾄ
の設定(
1)
が前置分周器をﾘ
ｾｯﾄ
します。これはﾌﾟ
ﾛｸﾞ
ﾗ
ﾑ実行に対してﾀｲﾏ/ｶｳﾝﾀを同期化するのに前置分周器ﾘ
ｾｯﾄ
を使用することが可能です。
1
2.
3
.
1.
2.非同期動作に対するﾀｲﾏ/ｶｳﾝﾀ1の初期化
ﾀｲﾏ/ｶｳﾝﾀ1を非同期動作へ変更するには以下の手順に従ってください。
1
.PLLを許可してください。
2
.PLLの安定のために1
0
0
μs
待機してください。
3
.PLOCKﾋﾞ
ｯﾄ
が設定(
1
)
されるまでﾎﾟ
ｰﾘ
ﾝｸﾞ
してください。
4
.非同期動作を許可するPLL制御/状態ﾚｼﾞ
ｽﾀ(
PLLCSR)
のPCK許可(
PCKE)
ﾋﾞ
ｯﾄ
を設定(
1)
してください。
57
1
2.
4.計数器部
ﾀｲﾏ/ｶｳﾝﾀ1の主な部分は設定可能な双方向ｶｳﾝﾀ部です。図12-4.
は、このｶｳﾝﾀとその周辺環境の構成図を示します。
図12-4.ｶｳﾝﾀ部構成図
8-bi
tDa
t
aBus
TOVn(
割り込み要求)
c
l
k
Tn
c
ount
TCNT1
di
r
e
c
t
i
on
(
ﾀｲﾏ/ｶｳﾝﾀ)
c
l
e
a
r
制御回路
ﾀｲﾏ/ｶｳﾝﾀ1計数許可(
前置分周器から)
PCKE
PCK
CK
BOTTOM TOP
c
ount
TCNT1
を1
つ進めるまたは戻す信号。
di
r
e
c
t
i
on 進行方向(
上昇または下降)
選択信号。
信号説明
c
l
e
a
r
TCNT1のﾘ
ｾｯﾄ
(
$0
00設定)
信号。
(
内部信号) c
l
k
以降でc
l
k
として参照されるﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ信号。
Tn
T1
TOP
TCNT1
が最大値に到達したことを示す信号。
BOTTOM TCNT1
が最小値(
$0
0
0)
に到達したことを示す信号。
使用した動作種別に依存してｶｳﾝﾀは各ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
c
l
kT1)
で解除(
$000)
、増加(
+1)
、または減少(
-1)
されます。ﾀｲﾏ/ｶｳﾝﾀ
ｸﾛｯｸ(
c
l
k
はｸﾛｯｸ選択(
CS13∼0)
ﾋﾞ
ｯﾄ
とPCK許可(
PCKE)
ﾋﾞ
ｯﾄ
を使用して同期ｸﾛｯｸまたは非同期PLLｸﾛｯｸから生成されます。ｸﾛｯｸ
T1)
元が選択されない(
CS13∼0=0000)
時にﾀｲﾏ/ｶｳﾝﾀは停止されます。けれどもTCNT1値はﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
c
l
k
が存在するしない
T1)
に拘らず、CPUによってｱｸｾｽできます。CPU書き込みは全てのｶｳﾝﾀ解除や計数動作を無視します(
上位優先権を持ちます)
。
計数順序(
方法)
はﾀｲﾏ/ｶｳﾝﾀ制御ﾚｼﾞ
ｽﾀ(
TCCR1A,
TCCR1C,
TCCR1D)
に配置された波形生成種別(
WGM11∼0)
ﾋﾞ
ｯﾄ
とﾊﾟ
ﾙｽ幅変調
x
許可(
PWM1A,
PWM1B)
ﾋﾞ
ｯﾄ
の設定によって決定されます。進化した計数順序と波形生成についてより多くの詳細に関しては62頁の
「動作種別」をご覧ください。
ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV1)
ﾌﾗｸﾞ
はWGM11,
0とPWM1
x
ﾋﾞ
ｯﾄ
によって選択された動作種別に従って設定(
1)
され、CPU割り込み発生に使用
できます。
1
2.
4.
1.非同期動作に対するﾀｲﾏ/ｶｳﾝﾀ1の初期化
ﾀｲﾏ/ｶｳﾝﾀ1を非同期動作へ変更するには以下の手順に従ってください。
1
.PLLを許可してください。
2
.PLLの安定のために100
μs
待機してください。
3
.PLOCKﾋﾞ
ｯﾄ
が設定(
1)
されるまでﾎﾟ
ｰﾘ
ﾝｸﾞ
してください。
4
.非同期動作を許可するPLL制御/状態ﾚｼﾞ
ｽﾀ(
PLLCSR)
のPCK許可(
PCKE)
ﾋﾞ
ｯﾄ
を設定(
1)
してください。
58
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
5.比較出力部
この比較器はTCNT1と比較ﾚｼﾞ
ｽﾀ(
OCR1A,
OCR1B,
OCR1CとOCR1D)
を継続的に比較します。TCNT1が比較ﾚｼﾞ
ｽﾀと等しければ比
較器は一致を指示します。一致は次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で比較割り込み要求ﾌﾗｸﾞ
(
OCF1A,
OCF1BまたはOCF1D)
を設定(
1)
し
ます。対応する割り込みが許可(
I
=1,
OCI
E1x
=1)
されているなら、その比較割り込み要求ﾌﾗｸﾞ
は比較割り込みを発生します。比較割り
込み要求ﾌﾗｸﾞ
は割り込みが実行されると、自動的に解除(
0)
されます。代わりにこのﾌﾗｸﾞ
はこのI
/Oﾋﾞ
ｯﾄ
位置に論理1を書くことによっ
てｿﾌﾄ
ｳｪｱでも解除(
0)
できます。波形生成器は波形生成種別(
WGM11,
0)
ﾋﾞ
ｯﾄ
とPWMx
許可(
PWM1A,
PWM1B)
ﾋﾞ
ｯﾄ
と比較出力選択
(
COM1x
1,
0)
ﾋﾞ
ｯﾄ
によって設定された動作種別に従った出力を生成するのにこの一致信号を使用します。TOPとBOTTOM信号は動
作種別(
62頁の「動作種別」参照)
のいくつかで両端値の特別な場合を扱うために波形生成器によって使用されます。
図12-5.
は比較出力部の構成図を示します。
図12
5.比較出力部構成図
8
-bi
tDa
t
aBus
図12-6.同期/非同期OCR1x
の効果
OCRnx
TCnH
10ﾋﾞ
ｯﾄOCRnx 10ﾋﾞ
ｯﾄTCNTn
=(
10ﾋﾞ
ｯﾄ
比較器)
TOP
BOTTOM
FOCn
x
波形生成器
比較ﾚｼﾞ
ｽﾀ 比較ﾚｼﾞ
ｽ
書き込み ﾀ値更新
TCNTn
OCFnx(
割り込み要求)
PWMnx
WGMn1,
0
COMnx
1,
0
OCWnx
比較ﾚｼﾞ
ｽﾀ値
ﾀｲﾏ/ｶｳﾝﾀ1値
同期OCR1x
OC1xPWM出力
比較ﾚｼﾞ
ｽﾀ値
ﾀｲﾏ/ｶｳﾝﾀ1値
非同期OCR1x
OC1xPWM出力
ｸﾞ
ﾘ
ｯﾁ
OCR1x
はﾊﾟ
ﾙｽ幅変調(
PWM)
のどれかを使用する時に2重ﾊﾞ
ｯﾌｧ化されます。標準動作については2重ﾊﾞ
ｯﾌｧ動作が禁止されます。2
重ﾊﾞ
ｯﾌｧ動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR1x
の更新を同期化します。この同期化は奇数長や非対
称PWMﾊﾟ
ﾙｽの発生を防ぎ、それによってｸﾞ
ﾘ
ｯﾁなしの出力を作成します。例については図12-6.
をご覧ください。書き込みと更新動
作の間の時間中、OCR1A,
OCR1B,
OCR1C,
OCR1Dからの読み込みは一時位置の内容を読みます。これは最も最近書かれた値が
常にOCR1A,
OCR1B,
OPCR1C,
OCR1Dの読み出しであることを意味します。
1
2.
5.
1.強制比較出力
非PWM波形生成動作での比較器の一致出力は強制変更(
FOC1x
)
ﾋﾞ
ｯﾄ
に1を書くことによって強制(
変更)
できます。比較一致の強制
は比較割り込み要求ﾌﾗｸﾞ
(
OCF1x
)
の設定(
1)
やﾀｲﾏ/ｶｳﾝﾀの再設定/解除を行いませんが、波形出力(
OCW1x
)
は実際の比較一致が
起きた場合と同様に更新されます(
COM1x
1,
0
ﾋﾞ
ｯﾄ
設定が波形出力(
OCW1x
)
の設定(
1)
、解除(
0)
、1/0交互のどれかを定義)
。
1
2.
5.
2.TCNT1書き込みによる比較一致妨害
TCNT1への全てのCPU書き込みは、例えﾀｲﾏ/ｶｳﾝﾀが停止されていても、次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で起こるどんな比較一致をも
妨げます。この特質はﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸが許可されている時に割り込みを起動することなしにTCNT1と同じ値に初期化されるのを
OCR1x
に許します。
1
2.
5.
3.比較一致部の使用
どの動作種別でのTCNT1書き込みでも、1ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期間、全ての比較一致を妨げるので、ﾀｲﾏ/ｶｳﾝﾀが走行中であるかな
いかに拘らず比較出力部を使用する場合、TCNT1を変更する時に危険を伴います。TCNT1に書かれた値がOCR1x
値と同じ場合、
比較一致は失われ(
一致が発生せず)
、不正な波形生成に終わります。同様にﾀｲﾏ/ｶｳﾝﾀが下降計数のとき、BOTTOMに等しい
TCNT1値を書いてはいけません。
波形出力(
OCW1x
)
の初期設定はﾎﾟ
ｰﾄﾋﾟ
ﾝに対するﾎﾟ
ｰﾄ
方向ﾚｼﾞ
ｽﾀを出力に設定する前に行われるべきです。OCW1x
値を設定す
る一番簡単な方法は標準動作で強制変更(
FOC1x)
ｽﾄ
ﾛｰﾌﾞﾋﾞ
ｯﾄ
を使用することです。波形生成動作種別間を変更する時でも、
OC1x
(
内部)
ﾚｼﾞ
ｽﾀはその値を保ちます。
比較出力選択(
COM1x
1,
0)
ﾋﾞ
ｯﾄ
が比較値(
OCR1x
)
と共に2重ﾊﾞ
ｯﾌｧされないことに気付いてください。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
の変更は直ちに
有効となります。
59
1
2
.
6.沈黙時間生成器 (
De
a
dTi
meGe
n
e
r
a
t
or
)
沈黙時間生成器は外部電力制御ｽｨ
ｯﾁの安全な駆動を可能とするためにﾀｲﾏ/ｶｳﾝﾀ1のPWM出力対に対して提供されます。この沈
黙時間生成器はPWM動作が許可され、比較出力選択(
COM1x
1,
0)
ﾋﾞ
ｯﾄ
が'
01'
に設定される時のﾀｲﾏ/ｶｳﾝﾀ1相互補完出力対(
OC1x
とOC1x
)
に対して沈黙時間(
非重複時間)
の挿入に使用できる独立部です。下の図12-7.
をご覧ください。
図12-7.ﾀｲﾏ/ｶｳﾝﾀ1と沈黙時間生成器の構成図
TOP
BOTTOM
FOCn
波形生成器
OCWnx
OCnx
沈黙時間生成器
OCnx
PWMnxWGMn1,
0 COMn
x
DTPSn
CKまたはPCKｸﾛｯｸ
DTnH
DTnL
作業の分担は次の通りです。波形生成器が波形出力(
OCW1x
)
を生成し、沈黙時間生成器がこの波形出力から非重複PWM出力を
生成します。各PWM出力に対して1つで、3つの沈黙時間生成器が提供されます。非重複時間は調整可能で、PWM出力とその補完
出力は独立して調整でき、両PWM出力に対して無関係です。
沈黙時間生成器は図12-8.
で示されるように沈黙時間を計数する4ﾋﾞ
ｯﾄ
下降計数器に基きます。
図12-8.沈黙時間生成器
比較器
CKまたはPCKｸﾛｯｸ
沈黙時間
前置分周器
DTPS11 DTPS10
ﾀｲﾏ/ｶｳﾝﾀ1制御
ﾚｼﾞ
ｽﾀB(
TCCR1B)
OCWnx
ｸﾛｯｸ制御
4ﾋﾞ
ｯﾄ
計数器
DT1x
H DT1x
L
沈黙時間nﾚｼﾞ
ｽﾀ
(
DTn)
OC1x
OC1x
PWM1X
8bi
tDa
t
aBu
s
これはﾀｲﾏ/ｶｳﾝﾀ1ｸﾛｯｸ(
CKまたはPCK)
を1,
2,
4,
8分周できる沈黙時間生成器前の専用前置分周器です。これは生成可能な広範囲
の沈黙時間を提供します。この前置分周器はDTPS11,
DTPS10の2つの制御ﾋﾞ
ｯﾄ
によって制御されます。本部署には沈黙時間計時
区間を開始するのに使用される上昇端と下降端の検出器もあります。このｴｯｼﾞ
に対応してOC1x
またはOC1x
の上昇端の遷移は、こ
の(
4ﾋﾞ
ｯﾄ
)
計数器が0へ計数されるまで遅らされます。比較器は計数器と0との比較に使用され、0に達した時に沈黙時間挿入を止め
ます。この計数器は沈黙時間挿入を開始する時に波形出力(
OCW1x
)
のｴｯｼﾞ
に応じてDT1I
/Oﾚｼﾞ
ｽﾀからDT1x
HまたはDT1x
Lの
4ﾋﾞ
ｯﾄ
値が読み込まれます。比較出力は沈黙時間が0に調節される時に波形出力から最小で1ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期遅延されます。
PWM反転動作(
PWM1X)
ﾋﾞ
ｯﾄ
が設定(
1)
なら、OC1x
とOC1x
は反転されます。これは両出力を沈黙時間中、Hi
g
hにもさせます。
この計数時間長はDTPS11,
0ﾋ
ﾞ
ｯﾄ
を使用することによる沈黙時間前置分周器設定の選択と、そして沈黙時間(
DT1)
I
/Oﾚｼﾞ
ｽﾀの沈黙
時間値選択による使用者調整が可能です。DT1ﾚｼﾞ
ｽﾀはPWM出力とその補完出力を前置分周された沈黙時間生成器ｸﾛｯｸ周期数
に換算し、独立して制御するDT1x
HとDT1x
Lの2つの4ﾋﾞ
ｯﾄ
領域から成ります。従ってOC1x
とOC1x
の上昇端は4ﾋﾞ
ｯﾄ
のDT1H値によ
ｯﾄ
のDT1L値によって調節されるt
って調節されるt
non-ov
e
r
l
a
p/上昇端と、4ﾋﾞ
non-ov
e
r
l
a
p/下降端として異なる沈黙時間区間を持ち
ます。
図12-9.非重複出力対 (
COM1x
1,
0
=01)
OCWnx
OCnx
OCnx
t
non-ov
e
r
l
a
p/下降端
t
non-ov
e
r
l
a
p/上昇端
60
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
7.比較一致出力部
比較出力選択(
COM1x
1,
0)
ﾋﾞ
ｯﾄ
は2つの機能を持ちます。波形生成器は次の比較一致での非反転または反転の波形出力(
OCW1x
)
を定義するのにCOM1x
1,
0ﾋ
ﾞ
ｯﾄ
を使用します。またCOM1x
1,
0ﾋ
ﾞ
ｯﾄ
はOC1x
とOC1x
のﾋﾟ
ﾝ出力元を制御します。図12-10.
はCOM1x
1,
0
ﾋﾞ
ｯﾄ
設定によって影響を及ぼされる論理回路の簡単化した回路図を示します。図のI
/Oﾚｼﾞ
ｽﾀ、I
/Oﾋﾞ
ｯﾄ
、I
/Oﾋﾟ
ﾝは赤文字(
訳注:
原
文太字)
で示されます。COM1x
1,
0
ﾋﾞ
ｯﾄ
によって影響を及ぼされる標準I
/Oﾎﾟ
ｰﾄ
制御ﾚｼﾞ
ｽﾀ(
PORTとDDR)
の部分だけが示されます。
標準動作(
非PWM)
での沈黙時間生成器は禁止され、比較出力(
OC1x
)
は波形出力(
OCW1x
)
から1ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期遅延される
同期化器のように働きます。ところがCOM1x
1,
0ﾋ
ﾞ
ｯﾄ
が'
01'
に設定される時の高速PWM動作と位相/周波数基準PWM動作では、非反
転と反転の両比較出力が生成され、使用者が設定可能な沈黙時間がそれらの相互補完出力対(
OC1x
とOC1x
)
に対して挿入されま
す。その他のCOM1x
1,
0ﾋ
ﾞ
ｯﾄ
設定が使用される時のPWM動作での機能は標準動作と同じです。OC1x
の状態を参照する時のその参
照はOC1x
ﾋﾟ
ﾝでなく沈黙時間生成器からの比較出力(
OC1x
)
に対してです。ｼｽﾃﾑﾘ
ｾｯﾄ
が起こると、OC1x
は'
0'
にﾘ
ｾｯﾄ
されます。
図12
-10.比較一致出力回路図
D Q
D Q
D Q
PORTB0
c
l
k
Tn
DDB0
8bi
tDa
t
aBus
D Q
D Q
D Q
PORTB1
D Q
D Q
D Q
OC1OE3,
2
COM1B1,
0
PORTB2
DDB2
PORTB3
c
l
k
I
/O
OC1B
沈黙時間 Q
OC1B
生成器BQ
OC1OE5,
4
COM1D1,
0
DDB4
DDB5
OC1D
沈黙時間 Q
OC1D
生成器D Q
1
0
OC1A
0
1
OC1B
1
0
OC1B
比較出力ﾋﾟ
ﾝ形成
2
1
0
PORTB5
OC1A
1
0
DDB3
PORTB4
0
1
比較出力ﾋﾟ
ﾝ形成
2
1
0
OCW1D
D Q
OC1A
沈黙時間 Q
OC1A
生成器A Q
DDB1
OCW1B
D Q
比較出力ﾋﾟ
ﾝ形成
0
1
OCW1A
D Q
WGM11,
0
OC1OE1,
0
COM1A1,
0
0
1
OC1D
1
0
OC1D
1
0
COM1x
1,
0ﾋ
ﾞ
ｯﾄ
のどちらかが設定(
1)
されると、標準I
/Oﾎﾟ
ｰﾄ
機能は沈黙時間生成器からの比較出力(
OC1x
/OC1x
)
によって無効にさ
れます。けれどもOC1x
ﾋﾟ
ﾝの方向(
入出力)
はﾎﾟ
ｰﾄﾋﾟ
ﾝに対するﾎﾟ
ｰﾄ
方向ﾚｼﾞ
ｽﾀ(
DDR)
によって未だ制御されます。OC1x
とOC1x
ﾋﾟ
ﾝに
対するﾎﾟ
ｰﾄ
方向ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
(
DDR_
OC1x
とDDR_
OC1x
)
はOC1x
とOC1x
値がﾋﾟ
ﾝで見えるのに先立って出力として設定されなければ
なりません。このﾎﾟ
ｰﾄ
の兼用機能は比較出力動作種別と無関係です。
比較出力ﾋﾟ
ﾝ論理回路の設計は出力が許可される前のOC1x
状態の初期化を許します。いくつかのCOM1x
1,
0ﾋ
ﾞ
ｯﾄ
設定が或る種の
動作種別に対して予約されることに注意してください。比較出力ﾋﾟ
ﾝ形成については62頁の表12-2.
、63頁の表12-3.
、64頁の表12-4.
と66頁の表12-5.
、表12-6.
、表12-7.
を参照してください。
61
1
2.
7.
1.比較一致出力選択と波形生成
波形生成器は標準とPWM動作でCOM1x
1,
0ﾋ
ﾞ
ｯﾄ
を違うふうに使用します。全動作種別に対してCOM1x
1,
0=
'
00'
設定は次の比較一致
で実行すべきOCW1x
出力の動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については71頁の表12-8.
を
参照してください。高速PWM動作については71頁の表12-9.
、位相基準PWMについては71頁の表12-10.
を参照してください。
COM1x
1,
0ﾋ
ﾞ
ｯﾄ
の状態変更はこのﾋﾞ
ｯﾄ
が書かれた後の最初の比較一致で有効になります。非PWM動作に対して、この動作は強制変
更(
FOC1x
)
ｽﾄ
ﾛｰﾌﾞﾋﾞ
ｯﾄ
を使用することによって直ちに効果を得ることを強制できます。
1
2.
8.動作種別
動作種別、換言するとﾀｲﾏ/ｶｳﾝﾀと比較出力ﾋﾟ
ﾝの動作は波形生成種別(
WGM11,
0とPWM1
A,
PWM1Bﾋﾞ
ｯﾄ
)
と比較出力選択(
COM1x
1∼0)
ﾋﾞ
ｯﾄ
の組み合わせによって定義されます。比較出力選択ﾋﾞ
ｯﾄ
は計数順序(
動作)
に影響しませんが、一方波形生成種別ﾋﾞ
ｯﾄ
は
影響を及ぼします。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
は生成されるPWM出力が反転されるべきか、されないべきか、または相互補完かのどれかを制御
します。非PWM動作に対するCOM1x
1,
0
ﾋﾞ
ｯﾄ
は比較一致で出力が解除(
0)
、設定(
1)
、1/0交互のどれにされるべきかを制御します。
1
2.
8.
1.標準動作
最も単純な動作種別が標準動作(
PWM1A/PWM1B=0)
で、ｶｳﾝﾀはBOTTOMから(
OCR1Cとして定義した)
TOPへ計数し、そしてBOT
TOMから再び始めます。OCR1Cはｶｳﾝﾀに対するTOP値、従って分解能も定義し、比較一致出力周波数の制御を許します。交互切
り替え比較出力動作での波形出力(
OCW1x)
はTCNT1とOCR1x間の比較一致で交互切り替えされます。非反転比較出力動作
(
COM1x
1,
0=
10)
での波形出力は比較一致で解除(
0)
されます。反転比較出力動作(
COM1x
1,
0=
11)
での波形出力は比較一致で設定
(
1)
されます。標準動作に対するﾀｲﾐ
ﾝｸﾞ
図は図12-11.
で示されます。
図12
-1
1.標準動作ﾀｲﾐ
ﾝｸﾞ
OCFnx
割り込み要求ﾌﾗｸﾞ
設定
TOVn割り込み要求ﾌﾗｸﾞ
設定
TOP
TCNTn
OCRnx
OCWnx
(
交互)
周期
1
2
3
4
5
注:COMnx
1
,
0=
0
1
図12-11.
で折れ線として示されるｶｳﾝﾀ値(
TCNT1)
はｶｳﾝﾀ値はTOP値に達するまで増加(
+1)
されます。そしてｶｳﾝﾀは次のｸﾛｯｸ周期
で解除されます。この図は交互切り替え比較出力動作での波形出力(
OCW1x
)
を含みます。細い赤線はOCR1x
値を示し、TCNT1値
との交点(
接点)
がTCNT1とOCR1x
間の比較一致を示します(
訳注:
図補正に伴い本行若干変更)
。
ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV1)
ﾌﾗｸﾞ
はTCNT1が$000になるのと同じﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で設定(
1)
されます。この場合のTOV1ﾌﾗｸﾞ
は設
定(
1)
のみで解除(
0)
されないことを除いて第11ﾋﾞ
ｯﾄ
のようになります。けれどもTOV1ﾌﾗｸﾞ
を自動的に解除(
0)
するﾀｲﾏ/ｶｳﾝﾀ1溢れ割り
込みと組み合わせたﾀｲﾏ/ｶｳﾝﾀの分解能はｿﾌﾄ
ｳｪｱによって増やせます。標準動作での考慮に特別な場合はなく、新しいｶｳﾝﾀ値は
何時でも書けます。
比較出力部は与えられた或る時間に割り込みを生成するのに使用できます。標準動作で波形を生成するのに比較出力を使用する
のはそれが大変多くのCPU時間を占有するために推奨されません。波形生成に関して、OCW1x
出力は比較出力選択(
COM1x
1,
0)
ﾋﾞ
ｯﾄ
を交互動作(
=01)
に設定することによって各比較一致での論理ﾚﾍﾞ
ﾙ交互切り替えに設定できます。OC1x
値はそのﾋﾟ
ﾝに対する
ﾃﾞ
ｰﾀ方向が出力に設定されない限りﾎﾟ
ｰﾄﾋﾟ
ﾝで見えないでしょう。生成された波形はOCR1Cが0(
$000)
に設定される時に f OC1x
=f c
l
k
T1/2の最大周波数を得ます。生成波形周波数は次式によって定義されます。
fc
l
k
T1
fOC1x=
2
×(
1
＋OCR1
C)
分解能(
RPWM)
はOCR1C内の表現するのに何ﾋﾞ
ｯﾄ
必要とされるかを示します。これは次式によって計算されます。
RPWM =l
o
g2
(
OCR1
C+
1
)
標準動作での比較出力ﾋﾟ
ﾝ形成は表12
-2
.
で記述されます。
表12-2.標準動作比較出力ﾋﾟ
ﾝ形成
COM1x
1 COM1
x
0
OC1x
ﾋﾟ
ﾝ
0
0
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
0
1
OC1x
1
0
OC1x
1
1
OC1x
62
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
OC1x
ﾋﾟ
ﾝ
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
8.
2.高速PWM動作
高速ﾊﾟ
ﾙｽ幅変調または高速PWM動作(
WGM11,
0=
00とPWM1A/PWM1B=1)
は高周波数PWM波形生成選択を提供します。高速
PWMはそれが単一傾斜(
鋸波)
動作であることで他のPWM動作と異なります。ｶｳﾝﾀはBOTTOMから(
OCR1Cとして定義された)
TOP
まで計数し、その後にBOTTOMから再び始めます。非反転比較出力動作(
COM1x1,
0=
10)
での波形出力(
OCW1x)
はTCNT1と
OCR1x
間の比較一致で解除(
0)
され、BOTTOMで設定(
1)
されます。反転出力動作(
COM1x
1,
0=
11)
の出力は、比較一致で設定(
1)
さ
れ、BOTTOMで解除(
0)
されます。相互補完比較出力動作(
COM1x
1,
0=
01)
での波形出力は比較一致で解除(
0)
され、BOTTOMで設
定(
1)
されます。
この単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜 (
三角波)
動作を使用する位相/周波数基準PWM動作よりも2倍高
くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に
小さな外部部品(
ｺｲﾙやｺﾝﾃﾞ
ﾝｻ)
を許し、従ってｼｽﾃﾑ総費用を削減します。
高速PWM動作に関するﾀｲﾐ
ﾝｸﾞ
図は図12-12.
で示されます。ｶｳﾝﾀはｶｳﾝﾀ値がTOP値と一致するまで増加されます。そして、ｶｳﾝﾀは
(
一致の)
次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で解除(
$000)
されます。TCNT1値はﾀｲﾐ
ﾝｸﾞ
図で単一傾斜動作(
鋸波)
を表す折れ線ｸﾞ
ﾗﾌとして示
されます。この図は非反転と反転の波形出力を含みます。細い赤線はOCR1x
値を示し、TCNT1値との交点(
接点)
がTCNT1とOCR1x
間の比較一致を示します(
訳注:
図補正に伴い本行若干変更)
。
図12
-1
2.高速PWM動作ﾀｲﾐ
ﾝｸﾞ
OCRnx
更新、TOVn割り込み要求ﾌﾗｸﾞ
設定
OCFnx
割り込み要求ﾌﾗｸﾞ
設定
OCRnx
TCNTn
OCWnx
(
非反転)
(
COMnx
1∼0=
10)
OCWnx
(
反転)
(
COMnx
1∼0=
11)
周期
1
2
3
4
5
6
7
ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV1)
ﾌﾗｸﾞ
はｶｳﾝﾀがTOPに到達する時毎に設定(
1)
されます。割り込みが許可されるなら、その割り込み処理ﾙｰﾁ
ﾝは比較値を更新するのに使用できます。
高速PWM動作での比較部はOC1x
ﾋﾟ
ﾝでのPWM波形の生成を許します。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
の'
10'
設定は非反転PWM出力を作成し、
COM1x
1,
0の'
11'
設定は反転PWM出力を生成します。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
の'
01'
設定は相互補完比較出力動作を許可し、非反転(
OC1x
)
と反転(
OC1x
)
の両出力を生成します。実際の値はﾎﾟ
ｰﾄﾋﾟ
ﾝに対するﾃﾞ
ｰﾀ方向が出力として設定される場合にだけ見えるでしょう。
PWM波形はTCNT1とOCR1x
間の比較一致で、OCW1x
を設定(
1)
(
または解除(
0)
)
することによって生成されます。
PWM出力周波数は次式によって計算できます。
f l
kT1
fOCnxPWM = c
N
変数Nは単一傾斜動作での段数を表します。Nの値はTOP値と同じです。
OCR1Cの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR1CがBOTTOM(
$000)
に等しく設
定されると、出力はMAX+1ﾀｲﾏ/ｶｸﾝﾀｸﾛｯｸ周期毎の狭いｽﾊﾟ
ｲｸ(
ﾊﾟ
ﾙｽ)
になるでしょう。OCR1CがMAXに等しく設定されると、(
COM
1x
1,
0ﾋ
ﾞ
ｯﾄ
によって設定される出力極性に依存して)
定常的なLo
wまたはHi
g
h
出力に終わるでしょう。
高速PWM動作での(
ﾃﾞ
ｭｰﾃｨ
比50%
)
周波数の波形出力は比較一致毎に論理反転する波形出力(
OCW1x
)
設定(
COM1x
1,
0=
01)
によっ
て達成できます。生成された波形はOCR1Cが3(
$00
3)
に設定される時に f OC1x=f c
/
4
の最大周波数でしょう。
l
k
T1
COM1x
1,
0ﾋ
ﾞ
ｯﾄ
のどちらかが設定(
1)
され、OC1x
とOC1x
のﾋﾟ
ﾝに対するﾃﾞ
ｰﾀ方向ﾚｼﾞ
ｽﾀﾋﾞ
ｯﾄ
が出力として設定されている場合、標準
I
/Oﾎﾟ
ｰﾄ
機能は沈黙時間生成器からの比較出力値(
OC1x
/OC1x
)
によって無効にされます。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
が記所(
00)
なら、ﾎﾟ
ｰﾄ
出
力ﾚｼﾞ
ｽﾀからの実際の値がﾎﾟ
ｰﾄﾋﾟ
ﾝで見えるでしょう。比較出力ﾋﾟ
ﾝ形成は表1
2
3
.
で記述されます。
表12-3.高速PWM動作比較出力ﾋﾟ
ﾝ形成
COM1x
1 COM1
x
0
OC1x
ﾋﾟ
ﾝ
0
0
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
0
1
OC1x
1
0
OC1x
1
1
OC1x
OC1x
ﾋﾟ
ﾝ
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
OC1x
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
63
1
2.
8.
3.位相/周波数基準PWM動作
位相/周波数基準PWM動作(
WGM11,
0=
01とPWM1A/PWM1B=1)
は高い分解能で正しい位相と周波数のPWM波形生成選択を提供
します。位相/周波数基準PWM動作は両傾斜(
三角波)
動作が基準です。ｶｳﾝﾀはBOTTOM(
$000)
から(
OCR1Cとして定義した)
TOP
へ、そしてその後TOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(
COM1x
1,
0=
10)
での波形出力(
OCW1x
)
は上昇
計数中のTCNT1とOCR1x
間の比較一致で解除(
0)
され、下降計数中の比較一致で設定(
1)
されます。反転出力動作(
COM1x
1,
0=
11)
での動作は逆にされます。相互補完比較出力動作(
COM1x
1,
0=
01)
での波形出力は比較一致で解除(
0)
され、BOTTOMで設定(
1)
さ
れます。両傾斜(
三角波)
動作は単一傾斜(
鋸波)
動作よりも低い最大動作周波数になります。けれども両傾斜(
三角波)
PWM動作の対
称特性なのでこれらの動作種別はﾓｰﾀ制御の応用に好まれます。TCNT1値は1ﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期間TOPと等しくなります。
TCNT1値がﾀｲﾐ
ﾝｸﾞ
図で両傾斜動作(
三角波)
を表す折れ線ｸﾞ
ﾗﾌとして示される、位相/周波数基準PWM動作のﾀｲﾐ
ﾝｸﾞ
図は図12-13.
で示されます。ｶｳﾝﾀはｶｳﾝﾀ値がTOPと一致するまで増加されます。ｶｳﾝﾀがTOPに到達した時に計数方向を変更します。この図は
非反転と反転での波形出力(
OCW1x
)
を含みます。細い赤線はOCR1x
値を示し、TCNT1値との交点(
接点)
がTCNT1とOCR1x
間の比
較一致を示します (
訳注:
図補正に伴い本行若干変更)
。
図12
-1
3.位相/周波数基準PWM動作ﾀｲﾐ
ﾝｸﾞ
OCFnA割り込み
要求ﾌﾗｸﾞ
設定
OCRnx
更新、TOVn割り込み
要求ﾌﾗｸﾞ
設定(
BOTTOM値割り込み)
TOP
OCRnx
TCNTn
OCWnx
(
非反転)
(
COMnx
1∼0=
10)
OCWnx
(
反転)
(
COMnx
1∼0=
11)
周期
1
2
3
4
ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV1)
ﾌﾗｸﾞ
はｶｳﾝﾀがBOTTOMに達する時毎に設定(
1)
されます。割り込み要求ﾌﾗｸﾞ
はｶｳﾝﾀがBOTTOMに達する
時毎に割り込みを発生するのに使用できます。
位相/周波数基準PWM動作での比較部はOC1x
ﾋﾟ
ﾝでのPWM波形の生成を許します。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
の'
10'
設定は非反転PWMを作
成し、COM1x
1,
0の'
11'
設定は反転PWM出力を生成します。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
の'
01'
設定は相互補完比較出力動作を許可し、非反転
(
OC1x
)
と反転(
OC1x
)
の両出力を生成します。実際の値はﾎﾟ
ｰﾄﾋﾟ
ﾝに対するﾃﾞ
ｰﾀ方向が出力として設定される場合だけ見えるでしょ
う。PWM波形はｶｳﾝﾀが増加する時のTCNT1とOCR1x
間の比較一致で波形出力(
OCW1x
)
を設定(
1)
(
または解除(
0)
)
と、ｶｳﾝﾀが減少
する時のTCNT1とOCR1x間の比較一致で波形出力を解除(
0)
(
または設定(
1)
)
することによって生成されます。位相/周波数基準
PWMを使用する時の出力に対するPWM周波数は次式によって計算できます。
f l
k
T1
fOCnxPFCPWM = c
N
変数Nは両傾斜動作での段数を表します。Nの値はTOP値と同じです。
OCR1Cに対する両端値は位相/周波数基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動
作ではOCR1x
がBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHi
g
hになるでしょう。反転
PWMに対する出力は逆の論理値になります。
COM1x
1,
0ﾋ
ﾞ
ｯﾄ
のどちらかが設定(
1)
され、OC1x
とOC1x
のﾋﾟ
ﾝに対するﾃﾞ
ｰﾀ方向ﾚｼﾞ
ｽﾀﾋﾞ
ｯﾄ
が出力として設定されている場合、標準
I
/Oﾎﾟ
ｰﾄ
機能は沈黙時間生成器からの比較出力値(
OC1x
/OC1x
)
によって無効にされます。COM1x
1,
0ﾋ
ﾞ
ｯﾄ
が解除(
00)
なら、ﾎﾟ
ｰﾄ
出
力ﾚｼﾞ
ｽﾀからの実際の値がﾎﾟ
ｰﾄﾋﾟ
ﾝで見えるでしょう。比較出力ﾋﾟ
ﾝ形成は表1
2
4
.
で記述されます。
表12-4.位相/周波数基準PWM動作比較出力ﾋﾟ
ﾝ形成
COM1x
1 COM1
x
0
OC1x
ﾋﾟ
ﾝ
OC1x
ﾋﾟ
ﾝ
ｰﾄ
動作 (
OC1x
切断)
0
0
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断) 標準ﾎﾟ
OC1x
0
1
OC1x
1
0
OC1x
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
標準ﾎﾟ
ｰﾄ
動作 (
OC1x
切断)
1
1
OC1x
64
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
8.
4.PWM6動作
PWM6動作(
WGM11,
0=
1x
とPWM1A=1)
は例えばﾌﾞ
ﾗｼﾚｽDCﾓｰﾀ用のPWM波形生成選択を提供します。WPM6動作でのOCR1Aは
全波形を生成するのに使用される波形生成器からの同じ波形出力(
OCW1A)
として6つ全ての比較出力波形を制御します。PWM6動
作は比較出力ﾋﾟ
ﾝを許可/禁止するための瞬時応答で使用できる比較出力での無効化許可(
OC1OEm:
m=0∼5)
ﾋﾞ
ｯﾄ
も提供します。
比較出力での無効化許可ﾋﾞ
ｯﾄ
が解除(
0)
なら、ﾎﾟ
ｰﾄ
出力ﾚｼﾞ
ｽﾀからの実際の値がﾎﾟ
ｰﾄﾋﾟ
ﾝで見えるでしょう。
PWM6動作は単一傾斜動作と両傾斜動作の2つのｶｳﾝﾀ操作種別を提供します。単一傾斜動作が選択(
WGM10=0)
されるなら、ｶｳﾝﾀ
は高速PWM動作のようにBOTTOMから(
OCR1Cとして定義された)
TOPまで計数し、その後BOTTOMから再び始めます。PWM波形
はTCNT1とOCR1A間の比較一致で波形出力(
OCW1A)
を解除(
0)
(
または設定(
1)
)
と、ｶｳﾝﾀが解除(
$000、TOPからBOTTOMへ変更)
されるﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で波形出力を設定(
1)
(
または解除(
0)
)
することによって生成されます。ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV1)
ﾌﾗｸﾞ
はｶｳﾝ
ﾀがTOPに到達する時毎に設定(
1)
され、割り込みが許可されるなら、その割り込み処理ﾙｰﾁﾝは比較値を更新するのに使用すること
ができます。
ところが両傾斜動作が選択(
WGM10=1)
される場合、ｶｳﾝﾀは位相/周波数基準PWM動作のようにBOTTOM(
$000)
から(
OCR1Cとして
定義した)
TOPへ、そしてその後TOPからBOTTOMへを繰り返し計数します。PWM波形は上昇計数中のTCNT1とOCR1A間の比較
一致で波形出力(
OCW1A)
を解除(
0)
(
または設定(
1)
)
と、下降計数中の比較一致で波形出力を設定(
1)
(
または解除(
0)
)
することによっ
て生成されます。ﾀｲﾏ/ｶｳﾝﾀ溢れ(
TOV1)
ﾌﾗｸﾞ
はｶｳﾝﾀがBOTTOMに到達する時毎に設定(
1)
され、割り込みが許可されるなら、その
割り込み処理ﾙｰﾁﾝは比較値を更新するのに使用できます。
COM1x
1,
0ﾋ
ﾞ
ｯﾄ
が'
10'
に設定される時の単一傾斜動作でのPWM6動作に関するﾀｲﾐ
ﾝｸﾞ
図は図12-14.
で示されます。ｶｳﾝﾀはｶｳﾝﾀ値
がTOP値と一致するまで増加(
+1)
されます。そしてｶｳﾝﾀは次のﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ周期で解除(
$000)
されます。TCNT1値はﾀｲﾐ
ﾝｸﾞ
図
で単一傾斜動作(
鋸波)
を表す折れ線ｸﾞ
ﾗﾌとして示されます。この図はOC1AとOC1Aの比較出力ﾋﾟ
ﾝと、対応する比較出力有効許可
(
OC1OE1
,
OC1OE0)
ﾋﾞ
ｯﾄ
を含みます。
図12-14.PWM6
単一傾斜動作ﾀｲﾐ
ﾝｸﾞ
OCRnx
更新、TOVn割り込み要求ﾌﾗｸﾞ
設定(
BOTTOM値割り込み)
TOP
OCR1A
TCNTn
OCW1A
OC1OE0
OC1Aﾋﾟ
ﾝ
OC1OE1
OC1Aﾋﾟ
ﾝ
OC1OE2
OC1Bﾋﾟ
ﾝ
OC1OE3
OC1Bﾋﾟ
ﾝ
OC1OE4
OC1Dﾋﾟ
ﾝ
OC1OE5
OC1Dﾋﾟ
ﾝ
注:COM1
x
1,
0
=10,
非反転動作
COM1x
1,
0ﾋ
ﾞ
ｯﾄ
のどちらかが設定(
1)
されている場合、標準I
/Oﾎﾟ
ｰﾄ
機能は沈黙時間生成器からの比較出力値(
OC1x
/OC1x
)
によって
無効にされます。比較出力ﾋﾟ
ﾝは比較出力での無効化許可(
OC1OE5∼OC1OE0)
ﾋﾞ
ｯﾄ
によっても無効にできます。無効化許可ﾋﾞ
ｯﾄ
が解除(
0)
なら、ﾎﾟ
ｰﾄ
出力ﾚｼﾞ
ｽﾀからの実際の値がﾎﾟ
ｰﾄﾋﾟ
ﾝで見え、無効化許可ﾋﾞ
ｯﾄ
が設定(
1)
なら、比較出力ﾋﾟ
ﾝはﾎﾟ
ｰﾄﾋﾟ
ﾝへの接
続が許されます。比較出力ﾋﾟ
ﾝ形成は表1
2
-5.
、表12
-6.
、表1
2
7
.
で記述されます。
65
表12-5.PWM6動作でのOC1A,
OC1A比較出力ﾋﾟ
ﾝ形態設定
COM1A1 COM1A0
OC1Aﾋﾟ
ﾝ(
PB1)
OC1Aﾋﾟ
ﾝ(
PB0)
0
0
標準ﾎﾟ
ｰﾄ
動作 (
OC1A切断) 標準ﾎﾟ
ｰﾄ
動作 (
OC1A切断)
OC1A・OC1OE0
0
1
OC1A・OC1OE1
1
0
OC1A・OC1OE1
OC1A・OC1OE0
1
1
OC1A・OC1OE1
OC1A・OC1OE0
表12-6.PWM6動作でのOC1B,
OC1B比較出力ﾋﾟ
ﾝ形態設定
COM1B1 COM1B0
OC1Bﾋﾟ
ﾝ(
PB3)
OC1Bﾋﾟ
ﾝ(
PB2)
0
0
標準ﾎﾟ
ｰﾄ
動作 (
OC1A切断) 標準ﾎﾟ
ｰﾄ
動作 (
OC1A切断)
OC1A・OC1OE2
0
1
OC1A・OC1OE3
1
0
OC1A・OC1OE3
OC1A・OC1OE2
1
1
OC1A・OC1OE3
OC1A・OC1OE2
表12-7.PWM6動作でのOC1D,
OC1D比較出力ﾋﾟ
ﾝ形態設定
COM1D1 COM1D0
OC1Dﾋﾟ
ﾝ(
PB5)
OC1Dﾋﾟ
ﾝ(
PB4)
0
0
標準ﾎﾟ
ｰﾄ
動作 (
OC1A切断) 標準ﾎﾟ
ｰﾄ
動作 (
OC1A切断)
OC1A・OC1OE4
0
1
OC1A・OC1OE5
1
0
OC1A・OC1OE5
OC1A・OC1OE4
1
1
OC1A・OC1OE5
OC1A・OC1OE4
(
訳補)PWM6動作は基本的に高速PWM動作と位相/周波数基準PWM動作に対して波形出力にOCW1Aを共通で使用し、各比較
出力ﾋﾟ
ﾝを比較出力での無効化許可ﾋﾞ
ｯﾄ
によって個別に許可/
禁止できるようにしたものと考えられます。
66
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
9.ﾀｲﾏ/ｶｳﾝﾀのﾀｲﾐ
ﾝｸﾞ
このﾀｲﾏ/ｶｳﾝﾀは同期設計で、従って以下の図でﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ(
c
l
kT1)
がｸﾛｯｸ許可信号として示されます。この図は割り込み
ﾌﾗｸﾞ
が設定(
1)
される時の情報を含みます。
図12-15.
は基本的なﾀｲﾏ/ｶｳﾝﾀ動作についてのﾀｲﾐ
ﾝｸﾞﾃﾞ
ｰﾀを含みます。この図は位相/周波数基準PWM動作以外の全ての動作
種別でのTOP値近辺の計数の流れを示します。
図1215.前置分周なし(
1/1
)
のﾀｲﾏ/ｶｳﾝﾀﾀｲﾐ
ﾝｸﾞ
c
l
k
PCK
c
l
k
c
l
k
Tn(
PCK/
1)
TCNTn
TOP-1
TOP
BOTTOM
BOTTOM+
1
TOVn
図12-16.
は位相/周波数基準PWM動作と両傾斜PWM6動作以外の全ての動作種別での同じﾀｲﾐ
ﾝｸﾞﾃﾞ
ｰﾀを示しますが、前置分周
器が許可されています。
図12-16.前置分周器(
f
のﾀｲﾏ/ｶｳﾝﾀﾀｲﾐ
ﾝｸﾞ(
位相/
周波数基準PWM動作と両傾斜PWM6
動作以外)
c
l
k
PCK/8)
c
l
k
PCK
c
l
k
c
l
k
Tn(
PCK/
8)
TCNTn
TOP-1
TOP
BOTTOM
BOTTOM+
1
OCRn
x
+
1
OCRn
x
+
2
TOVn
図12-17
.
は全動作種別でのOCF1A,
OCF1B,
OCF1Dの設定を示します。
図1217.前置分周器(
f
)
のﾀｲﾏ/
ｶｳﾝﾀ、OCF1
x
設定 ﾀｲﾐ
ﾝｸﾞ
c
l
k
_
PCK/8
c
l
k
PCK
c
l
k
c
l
k
Tn(
PCK/
8)
TCNTn
OCRn
x
1
OCRn
x
OCRn
x
OCRn
x
値
OCFn
x
図12-18.
は位相/周波数基準PWM動作と両傾斜PWM6動作でのTOV1の設定を示します。
図1218.前置分周器(
f
のﾀｲﾏ/ｶｳﾝﾀﾀｲﾐ
ﾝｸﾞ(
位相/
周波数基準PWM動作と両傾斜PWM6
動作)
c
l
k
PCK/8)
c
l
k
PCK
c
l
k
c
l
k
Tn(
PCK/
8)
TCNTn
BOTTOM+2
BOTTOM+
1
BOTTOM
BOTTOM+
1
TOVn
67
1
2.
10.誤り保護部
ﾀｲﾏ/ｶｳﾝﾀ1は外部事象が起動される場合にPWM出力ﾋﾟ
ﾝを禁止にできる誤り保護部を併設します。出来事を指示する外部信号は
外部割り込みI
NT0経由、または代わりにｱﾅﾛｸﾞ
比較器部経由で印加できます。誤り保護部は図12-19.
で示される構成図によって表
されます。誤り保護部の直接の部分でない構成図の要素は青枠(
訳注:
原文は灰色背景)
で示されます。
図12
19.誤り保護部構成図
ｱﾅﾛｸﾞ
比較器 FPAC1
+ ACO
-
I
NT0
FPNC1
FPES1 FPEN1
雑音消去器
ｴｯｼﾞ
検出器
FPF1(
割り込み要求)
TC1H(
8ﾋﾞ
ｯﾄ
) TCNT1
(
8ﾋﾞ
ｯﾄ
)
TCNT1(
10/8ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀ)
誤り保護動作は誤り保護許可(
FPEN1)
ﾋﾞ
ｯﾄ
と外部割り込み(
I
NT0)
ﾋﾟ
ﾝ、または代わりにｱﾅﾛｸﾞ
比較器出力で論理ﾚﾍﾞ
ﾙ(
事象)
の変化に
よって許可され、この変化がｴｯｼﾞ
検出器の設定に通知して誤り保護が起動されます。誤り保護が起動されると、比較出力選択(
COM
1x
1.
0)
ﾋﾞ
ｯﾄ
が解除(
00)
され、比較出力はPWM出力ﾋﾟ
ﾝから切断されてPORTBﾚｼﾞ
ｽﾀﾋﾞ
ｯﾄ
がPWM出力ﾋﾟ
ﾝに接続されます。誤り保護許
可(
FPEN1)
はCOM1x
ﾋﾞ
ｯﾄ
が解除(
00)
されるのと同じｼｽﾃﾑｸﾛｯｸで自動的に解除(
0)
されます。誤り保護割り込み許可(
FPI
E1)
が設定
(
1)
なら、誤り保護割り込みが生成され、FPEN1ﾋﾞ
ｯﾄ
が解除(
0)
されます。代わりにFPEN1はﾀｲﾏ/ｶｳﾝﾀが誤り保護動作へ移行されてし
まった時を了解するのにｿﾌﾄ
ｳｪｱによってﾎﾟ
ｰﾘ
ﾝｸﾞ
することもできます。
1
2.
10.
1.誤り保護起動元
誤り保護部に対する主な起動元は外部割り込み(
I
NT0)
ﾋﾟ
ﾝです。代わりにｱﾅﾛｸﾞ
比較器出力が誤り保護部に対する起動元として使
用できます。ｱﾅﾛｸﾞ
比較器はﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀD(
TCCR1D)
の誤り保護ｱﾅﾛｸﾞ
比較器(
FPAC1)
ﾋﾞ
ｯﾄ
の設定(
1)
によって選択され
ます。起動元変更が誤り保護動作を起動し得ることに注意してください。従って起動元変更、ｴｯｼﾞ
検出器設定、または誤り保護許可
後に誤り保護割り込み要求ﾌﾗｸﾞ
(
FPF1)
を解除(
0)
することが推奨されます。
外部割り込み(
I
NT0)
ﾋﾟ
ﾝとｱﾅﾛｸﾞ
比較器出力(
ACO)
入力はT0ﾋﾟ
ﾝ(
45頁の図11-3.
参照)
と同じ技法を使用して採取されます。ｴｯｼﾞ
検出
器も同じですが、雑音消去器許可時に伝播遅延を4ｼｽﾃﾑｸﾛｯｸ周期増やす付加論理回路がｴｯｼﾞ
検出器の前に挿入されます。
誤り保護動作はI
NT0ﾋﾟ
ﾝのﾎﾟ
ｰﾄ
を制御することによってｿﾌﾄ
ｳｪｱでも起動することができます。
1
2.
10.
2.雑音消去器
雑音消去器は雑音耐性を改善するために簡単なﾃﾞ
ｼﾞ
ﾀﾙ濾波技法を用います。連続する採取は4段の深さのﾊﾟ
ｲﾌﾟ
ﾗｲﾝで監視されま
す。ｴｯｼﾞ
検出器へ行く信号は4
つ全ての採取が等しい時にだけ変更が許されます。
雑音消去器はﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀD(
TCCR1D)
の誤り保護雑音消去許可(
FPNC1)
ﾋﾞ
ｯﾄ
の設定(
1)
によって許可されます。許可した
時に雑音消去器は入力に印加した変更に対して4ｼｽﾃﾑｸﾛｯｸ周期の追加遅延をもたらします。雑音消去器はｼｽﾃﾑｸﾛｯｸを直接使
用し、従って前置分周器によって影響を及ぼされません。
68
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
11.10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ
10ﾋﾞ
ｯﾄ
値がTCNT1とOCR1A/B/C/Dﾚｼﾞ
ｽﾀに書かれる場合、その10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀは2回の読みまたは書き操作を使用して8ﾋﾞ
ｯﾄﾊﾞ
ｽ経
由でAVRCPUによってｱｸｾｽできます。10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀは10ﾋﾞ
ｯﾄｱｸｾｽの上位2ﾋﾞ
ｯﾄ
の一時保存用に共通2ﾋﾞ
ｯﾄ
のﾀｲﾏ/ｶｳﾝﾀ1上位ﾊﾞ
ｲ
ﾄ
(
TC1H)
ﾚｼﾞ
ｽﾀを持ちます。全ての10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ間で、この同じTC1Hﾚｼﾞ
ｽﾀが共用されます。下位ﾊﾞ
ｲﾄｱｸｾｽが10ﾋﾞ
ｯﾄ
読み書き動
作を起動します。10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの下位ﾊﾞ
ｲﾄ
がCPUによって書かれると、TC1Hﾚｼﾞ
ｽﾀに格納した上位ﾊﾞ
ｲﾄ
と書かれた下位ﾊﾞ
ｲﾄ
は同じ
ｸﾛｯｸ周期で10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀに両方が複写されます。10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの下位ﾊﾞ
ｲﾄ
がCPUによって読まれると、10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀの上位ﾊﾞ
ｲﾄ
は下位ﾊﾞ
ｲﾄ
が読まれるのと同じｸﾛｯｸ周期でTC1Hﾚｼﾞ
ｽﾀに複写されます。
10ﾋﾞ
ｯﾄ
書き込みを行うために上位ﾊﾞ
ｲﾄ
は下位ﾊﾞ
ｲﾄ
が書かれるのに先立ってTC1Hﾚｼﾞ
ｽﾀへ書かれなければなりません。10ﾋﾞ
ｯﾄ
読み
込みについては下位ﾊﾞ
ｲﾄ
が上位ﾊﾞ
ｲﾄ
に先立って読まれなければなりません。
1
2.
11.
1.上位ﾊﾞ
ｲﾄ
一時ﾚｼﾞ
ｽﾀの再使用
書かれる全ﾚｼﾞ
ｽﾀについて上位ﾊﾞ
ｲﾄ
が同じ複数10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ書き込みなら、上位ﾊﾞ
ｲﾄ
は1度書かれることだけが必要です。けれども
直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。
1
2.
11.
2.ｺｰﾄ
ﾞ
例
次のｺｰﾄ
ﾞ
例は割り込みがTC1Hﾚｼﾞ
ｽﾀを更新しないことが前提の10ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀﾚｼﾞ
ｽﾀのｱｸｾｽ法を示します。OCR1A/B/C/D
ﾚｼﾞ
ｽﾀのｱｸｾｽに対して同じ原理が直接的に使用できます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
∼
L
D
I
L
D
I
O
U
T
O
U
T
R
1
7
,
$
0
1
R
1
6
,
$
F
F
T
C
1
H
,
R
1
7
T
C
N
T
1
,
R
1
6
I
N
I
N
∼
R
1
6
,
T
C
N
T
1
R
1
7
,
T
C
1
H
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
u
n
s
i
g
n
e
di
n
ti
;
∼
T
C
1
H=0
x
0
1
;
T
C
N
T
1=0
x
F
F
;
i=T
C
N
T
1
;
i￨
=(
(
u
n
s
i
g
n
e
di
n
t
)
T
C
1
H
<
<
8
)
;
∼
;
;
[
10ﾋﾞ
ｯﾄ
(
$1FF)
書き込み]
;
$1FFの上位ﾊﾞ
ｲﾄ
値取得
;
$1FFの下位ﾊﾞ
ｲﾄ
値取得
;
上位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ)
;
下位ﾊﾞ
ｲﾄ
設定(
TC1H⇒上位ﾊﾞ
ｲﾄ
)
;
[
10ﾋﾞ
ｯﾄ
読み込み]
;
下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒一時ﾚｼﾞ
ｽﾀ)
;
上位ﾊﾞ
ｲﾄ
取得(
TC1Hﾚｼﾞ
ｽﾀ)
;
/**/
/*[
10ﾋﾞ
ｯﾄ
(
$1FF)
書き込み]*/
/*上位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ)*/
/*下位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)*/
/*[
10ﾋﾞ
ｯﾄ
読み込み]*/
/*下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒TC1Hﾚｼﾞ
ｽﾀ)*/
/*上位ﾊﾞ
ｲﾄ
取得(
TC1Hﾚｼﾞ
ｽﾀ)
合成 */
/**/
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
ｱｾﾝﾌﾞ
ﾘ
言語ｺｰﾄ
ﾞ
例はR17:
R16ﾚｼﾞ
ｽﾀ対にTCNT1値を戻します。
10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀｱｸｾｽが非分断操作であるのに注意することが重要です。10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀをｱｸｾｽする2命令間で割り込みが起き、割り
込みｺｰﾄ
ﾞ
がその10ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀﾚｼﾞ
ｽﾀの同じ若しくは他の何れかをｱｸｾｽすることによってTC1Hﾚｼﾞ
ｽﾀを更新する場合、割り込
み外のその後のｱｸｾｽ結果は不正にされます。従って主ｺｰﾄ
ﾞ
と割り込みｺｰﾄ
ﾞ
の両方がTC1Hﾚｼﾞ
ｽﾀを更新する時に主ｺｰﾄ
ﾞ
は10ﾋﾞ
ｯﾄ
ｱｸｾｽ中の割り込みを禁止しなければなりません。
69
次のｺｰﾄ
ﾞ
例はTCNT1ﾚｼﾞ
ｽﾀ内容の非分断読み込み法を示します。同じ原理を使用することにより、OCR1A/B/C/Dのどんな読み込
みも行えます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
R
D
_
T
C
N
T
1
: I
N
R
1
8
,
S
R
E
G
C
L
I
I
N
R
1
6
,
T
C
N
T
1
I
N
R
1
7
,
T
C
1
H
O
U
T
S
R
E
G
,
R
1
8
R
E
T
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
u
n
s
i
g
n
e
di
n
tT
I
M
1
6
_
R
e
a
d
_
T
C
N
T
1
(
v
o
i
d
)
{
u
n
s
i
g
n
e
dc
h
a
rs
r
e
g
;
u
n
s
i
g
n
e
di
n
ti
;
s
r
e
g=S
R
E
G
;
_
C
L
I
(
)
;
i=T
C
N
T
1
;
i￨
=(
(
u
n
s
i
g
n
e
di
n
t
)
T
C
1
H
<
<
8
)
;
S
R
E
G=s
r
e
g
;
r
e
t
u
r
ni
;
}
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
;
現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存
;
全割り込み禁止
;
TCNT1下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒TC1Hﾚｼﾞ
ｽﾀ)
;
TCNT1上位ﾊﾞ
ｲﾄ
取得(
TC1Hﾚｼﾞ
ｽﾀ)
;
全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰
;
呼び出し元へ復帰
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ一時保存変数定義 */
/*TCNT1読み出し変数定義 */
/*現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存 */
/*全割り込み禁止 */
/*下位ﾊﾞ
ｲﾄ
取得(
上位ﾊﾞ
ｲﾄ
⇒TC1Hﾚｼﾞ
ｽﾀ)*/
/*上位ﾊﾞ
ｲﾄ
取得(
TC1Hﾚｼﾞ
ｽﾀ)
合成 */
/*全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰 */
/*TCNT1値で呼び出し元へ復帰 */
ｱｾﾝﾌﾞ
ﾘ
言語ｺｰﾄ
ﾞ
例はR17:
R16ﾚｼﾞ
ｽﾀ対にTCNT1値を戻します。
次のｺｰﾄ
ﾞ
例はTCNT1ﾚｼﾞ
ｽﾀ内容の非分断書き込み法を示します。同じ原理を使用することにより、OCR1A/B/C/Dのどんな書き込
みも行えます。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
W
R
_
T
C
N
T
1
: I
N
R
1
8
,
S
R
E
G
C
L
I
O
U
T
T
C
1
H
,
R
1
7
O
U
T
T
C
N
T
1
,
R
1
6
O
U
T
S
R
E
G
,
R
1
8
R
E
T
C言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
v
o
i
dT
I
M
1
6
_
W
r
i
t
e
_
T
C
N
T
1
(
u
n
s
i
g
n
e
di
n
ti
)
{
u
n
s
i
g
n
e
dc
h
a
rs
r
e
g
;
u
n
s
i
g
n
e
di
n
ti
;
s
r
e
g=S
R
E
G
;
_
C
L
I
(
)
;
T
C
1
H=(
i
>
>
8
)
;
T
C
N
T
1=(
u
n
s
i
g
n
e
dc
h
a
r
)
i
;
S
R
E
G=s
r
e
g
;
}
;
現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存
;
全割り込み禁止
;
TCNT1上位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ)
;
TCNT1下位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)
;
全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰
;
呼び出し元へ復帰
/*ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ一時保存変数定義 */
/*TCNT1書き込み変数定義 */
/*現全割り込み許可ﾌﾗｸﾞ
(
I
)
を保存 */
/*全割り込み禁止 */
/*上位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ)*/
/*下位ﾊﾞ
ｲﾄ
設定(
TC1Hﾚｼﾞ
ｽﾀ⇒上位ﾊﾞ
ｲﾄ
)*/
/*全割り込み許可ﾌﾗｸﾞ
(
I
)
を復帰 */
注:4頁の「ｺｰﾄ
ﾞ
例」をご覧ください。
ｱｾﾝﾌﾞ
ﾘ
言語ｺｰﾄ
ﾞ
例はR17:
R16ﾚｼﾞ
ｽﾀ対がTCNT1へ書かれるべき値を含むことが必要です。
70
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
12.
12.ﾀｲﾏ/ｶｳﾝﾀ1用ﾚｼﾞ
ｽﾀ
12.
12.
1.
ﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀA(
Ti
me
r
/Count
e
r
1Cont
r
olRe
g
i
s
t
e
rA)TCCR1A
ﾋﾞ
ｯﾄ
$30(
$50)
Re
a
d/
Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
COM1A1 COM1A0 COM1B1 COM1B0 FOC1A FOC1B PWM1A PWM1B TCCR1A
R/W
0
R/W
0
R/W
0
R/W
0
W
0
W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7,
6-COM1A1,
0:
比較A出力選択 (
Compa
r
eAOut
putModebi
t
s1a
nd0)
これらのﾋﾞ
ｯﾄ
は波形出力(
OCW1A)
の動きとOC1A比較出力ﾋﾟ
ﾝの接続を制御します。COM1A1,
0ﾋ
ﾞ
ｯﾄ
の1つまたは両方が1を書かれる
と、OC1A出力はそのI
/Oﾋﾟ
ﾝの標準ﾎﾟ
ｰﾄ
機能を無効にし、そのI
/Oﾋﾟ
ﾝに接続されます。相互補間OC1A出力はCOM1A1,
0ﾋ
ﾞ
ｯﾄ
が'
01'
に設定される時のPWM動作でだけ接続されます。けれども出力駆動部を許可するのにOC1AとOC1Aﾋﾟ
ﾝに対応するﾎﾟ
ｰﾄ
方向ﾚｼﾞ
ｽﾀ
(
DDR)
のﾋﾞ
ｯﾄ
が設定(
1)
されなければならないことに注意してください。
COM1A1,
0
ﾋﾞ
ｯﾄ
の機能はPWM1AとWGM1
1,
0
ﾋﾞ
ｯﾄ
設定に依存します。
表12-8.
はPWM1A 表12-8.標準(
非PWM)
動作比較A出力選択
ﾋﾞ
ｯﾄ
が標準動作(
つ
COM1A1,
0
OCW1Aの動き
OC1Aﾋﾟ
ﾝ OC1Aﾋﾟ
ﾝ
まり非PWM)
に設定
00
標準ﾎﾟ
ｰﾄ
動作
切断
切断
される時のCOM1A
01
比較一致でﾄ
ｸﾞ
ﾙ(
交互切り替え)
出力
接続
切断
1,
0ﾋﾞ
ｯﾄ
の機能を示
10
比較一致で解除(
0)
接続
切断
します。
11
比較一致で設定(
1)
接続
切断
表12-9.
はPWM1A 表12-9.高速PWM動作比較A出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1A1,
0
OCW1Aの動き
高速PWM動作に設
00
標準ﾎﾟ
ｰﾄ
動作
定される時のCOM
0
1
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
1A1,
0ﾋﾞ
ｯﾄ
の機能を
10
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
示します。
11
比較一致で設定(
1)
、TCNT1=$000で解除(
0)
OC1Aﾋﾟ
ﾝ OC1Aﾋﾟ
ﾝ
切断
切断
接続
接続
接続
切断
接続
切断
表12-10.
はPWM1A 表12-10.位相/周波数基準PWM動作比較A出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1A1,
0
OCW1Aの動き
OC1Aﾋﾟ
ﾝ OC1Aﾋﾟ
ﾝ
位 相 /周 波 数 基 準
00
標準ﾎﾟ
ｰﾄ
動作
切断
切断
PWM動作に設定さ
0
1
上昇計数時の比較一致で解除(
0
)
、
下降計数時の比較一致で設定(
1
)
接続
接続
れる時のCOM1A1,
10
上昇計数時の比較一致で解除(
0)
、下降計数時の比較一致で設定(
1)
接続
切断
0ﾋﾞ
ｯﾄ
の機能を示し
ます。
11
上昇計数時の比較一致で設定(
1)
、下降計数時の比較一致で解除(
0)
接続
切断
表12-11.
はPWM1AとWGM11,
0ﾋ
ﾞ
ｯﾄ
が単一傾斜PWM6動作に設定される時のCOM1A1,
0ﾋ
ﾞ
ｯﾄ
の機能を示します。PWM6動作では全
ての波形生成に波形出力(
OCW1A)
が使用され、以下で記述されるようにOC1AとOC1Aが全てのOC1x
とOC1x
ﾋﾟ
ﾝに接続されます。
表12-11.単一傾斜PWM6動作比較x
出力選択
COM1A1,
0
OCW1Aの動き
00
標準ﾎﾟ
ｰﾄ
動作
01
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
10
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
11
比較一致で設定(
1)
、TCNT1=$000で解除(
0)
OC1x
ﾋﾟ
ﾝ
切断
OC1A
OC1A
OC1A
OC1x
ﾋﾟ
ﾝ
切断
OC1A
OC1A
OC1A
表12-12.
はPWM1A 表12-12.両傾斜PWM6動作比較x
出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1A1,
0
OCW1Aの動き
OC1x
ﾋﾟ
ﾝ
両傾斜PWM6動作
00
標準ﾎﾟ
ｰﾄ
動作
切断
に設 定 される時 の
01
上昇計数時の比較一致で解除(
0)
、下降計数時の比較一致で設定(
1) OC1A
COM1A1,
0ﾋﾞ
ｯﾄの
1
0
上昇計数時の比較一致で解除(
0
)
、
下降計数時の比較一致で設定(
1) OC1A
機能を示します。
11
上昇計数時の比較一致で設定(
1)
、下降計数時の比較一致で解除(
0) OC1A
OC1x
ﾋﾟ
ﾝ
切断
OC1A
OC1A
OC1A
COM1A1とCOM1A0のﾋﾞ
ｯﾄ
はTCCR1Cで投影されます。COM1A1とCOM1A0のﾋﾞ
ｯﾄ
への書き込みはTCCR1C内のCOM1A1SとCOM
1A0Sのﾋﾞ
ｯﾄ
も変更します。同様にTCCR1C内のCOM1A1SとCOM1A0Sのﾋﾞ
ｯﾄ
書き込み変更はここでも見えます。73頁の「ﾀｲﾏ/ｶｳﾝﾀ
1制御ﾚｼﾞ
ｽﾀC(
TCCR1C)
」をご覧ください。
71
ﾋﾞ
ｯﾄ
5,
4-COM1B1,
0:
比較B出力選択 (
Compa
r
eBOut
putModebi
t
s1a
nd0)
これらのﾋﾞ
ｯﾄ
は波形出力(
OCW1B)
の動きとOC1B比較出力ﾋﾟ
ﾝの接続を制御します。COM1B1,
0ﾋ
ﾞ
ｯﾄ
の1つまたは両方が1を書かれる
と、OC1B出力はそのI
/Oﾋﾟ
ﾝの標準ﾎﾟ
ｰﾄ
機能を無効にし、そのI
/Oﾋﾟ
ﾝに接続されます。相互補間OC1B出力はCOM1B1,
0ﾋ
ﾞ
ｯﾄ
が'
01'
に設定される時のPWM動作でだけ接続されます。けれども出力駆動部を許可するのにOC1AとOC1Bﾋﾟ
ﾝに対応するﾎﾟ
ｰﾄ
方向ﾚｼﾞ
ｽﾀ
(
DDR)
のﾋﾞ
ｯﾄ
が設定(
1)
されなければならないことに注意してください。
COM1B1,
0
ﾋﾞ
ｯﾄ
の機能はPWM1BとWGM1
1,
0
ﾋﾞ
ｯﾄ
設定に依存します。
表12-13.
はPWM1B 表12-13.標準(
非PWM)
動作比較B出力選択
ﾋﾞ
ｯﾄ
が標準動作(
つ
COM1B1,
0
OCW1Bの動き
OC1Bﾋﾟ
ﾝ OC1Bﾋﾟ
ﾝ
まり非PWM)
に設定
00
標準ﾎﾟ
ｰﾄ
動作
切断
切断
される時のCOM1B
01
比較一致でﾄ
ｸﾞ
ﾙ(
交互切り替え)
出力
接続
切断
1,
0ﾋﾞ
ｯﾄ
の機能を示
1
0
比較一致で解除(
0
)
接続
切断
します。
11
比較一致で設定(
1)
接続
切断
■
表12-14.
はPWM1B 表12-14.高速PWM動作比較B出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1B1,
0
OCW1Bの動き
高速PWM動作に設
00
標準ﾎﾟ
ｰﾄ
動作
定される時のCOM
01
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
1B1,
0ﾋﾞ
ｯﾄ
の機能を
10
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
示します。
11
比較一致で設定(
1)
、TCNT1=$000で解除(
0)
OC1Bﾋﾟ
ﾝ OC1Bﾋﾟ
ﾝ
切断
切断
接続
接続
接続
切断
接続
切断
表12-15.
はPWM1B 表12-15.位相/周波数基準PWM動作比較B出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1B1,
0
OCW1Bの動き
OC1Bﾋﾟ
ﾝ OC1Bﾋﾟ
ﾝ
位 相 /周 波 数 基 準
00
標準ﾎﾟ
ｰﾄ
動作
切断
切断
PWM動作に設定さ
0
1
上昇計数時の比較一致で解除(
0
)
、
下降計数時の比較一致で設定(
1
)
接続
接続
れ る時 のCOM1B
10
上昇計数時の比較一致で解除(
0)
、下降計数時の比較一致で設定(
1)
接続
切断
1,
0ﾋﾞ
ｯﾄ
の機能を示
します。
11
上昇計数時の比較一致で設定(
1)
、下降計数時の比較一致で解除(
0)
接続
切断
COM1B1とCOM1B0のﾋﾞ
ｯﾄ
はTCCR1Cで投影されます。COM1B1とCOM1B0のﾋﾞ
ｯﾄ
への書き込みはTCCR1C内のCOM1B1SとCOM
1B0Sのﾋﾞ
ｯﾄ
も変更します。同様にTCCR1C内のCOM1B1SとCOM1B0Sのﾋﾞ
ｯﾄ
書き込み変更はここでも見えます。73頁の「ﾀｲﾏ/ｶｳﾝﾀ
1制御ﾚｼﾞ
ｽﾀC(
TCCR1C)
」をご覧ください。
■
ﾋﾞ
ｯﾄ
3-FOC1
A:比較A強制変更 (
For
c
eOut
pu
tCompa
r
eMa
t
c
h1A)
FOC1Aﾋﾞ
ｯﾄ
はPWM1Aﾋﾞ
ｯﾄ
が非PWM動作を指示する時だけ有効です。
このﾋﾞ
ｯﾄ
への1書き込みは波形出力(
OCW1A)
と既にCOM1A1,
0ﾋ
ﾞ
ｯﾄ
で設定した値に従って比較出力(
OC1A,
OC1A)
ﾋﾟ
ﾝの変更を強
制します。COM1A1,
0をFOC1
Aと同じ周期で書いた場合、新しい設定が使用されます。比較出力強制ﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ値と無関係
に出力ﾋﾟ
ﾝを変更するのに使用できます。COM1A1,
0で設定した自動動作は比較一致が起こった場合のように実行しますが、割り込
みは生成されません。
FOC1Aﾋﾞ
ｯﾄ
は常に0として読まれます。
■
ﾋﾞ
ｯﾄ
2-FOC1
B:比較B強制変更 (
For
c
eOut
putCompa
r
eMa
t
c
h1B)
FOC1Bﾋﾞ
ｯﾄ
はPWM1Bﾋﾞ
ｯﾄ
が非PWM動作を指示する時だけ有効です。
このﾋﾞ
ｯﾄ
への1書き込みは波形出力(
OCW1B)
と既にCOM1B1,
0ﾋ
ﾞ
ｯﾄ
で設定した値に従って比較出力(
OC1B,
OC1B)
ﾋﾟ
ﾝの変更を強制
します。COM1B1,
0をFOC1
Bと同じ周期で書いた場合、新しい設定が使用されます。比較出力強制ﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ値と無関係に
出力ﾋﾟ
ﾝを変更するのに使用できます。COM1B1,
0で設定した自動動作は比較一致が起こった場合のように実行しますが、割り込み
は生成されません。
FOC1Bﾋﾞ
ｯﾄ
は常に0として読まれます。
■
ﾋﾞ
ｯﾄ
1-PWM1A:PWM-A許可 (
Pul
s
ewi
dt
hModur
a
t
i
onAEna
bl
e
)
設定(
1)
時、このﾋﾞ
ｯﾄ
はOCR1A比較器を基にしたPWM動作を許可します。
■
ﾋﾞ
ｯﾄ
0-PWM1B:PWM-B許可 (
Pul
s
ewi
dt
hMo
dur
a
t
i
onBEna
bl
e
)
設定(
1)
時、このﾋﾞ
ｯﾄ
はOCR1B比較器を基にしたPWM動作を許可します。
72
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
12.
2.ﾀｲﾏ/ｶｳﾝﾀ1
制御ﾚｼﾞ
ｽﾀB(
Ti
me
r
/Count
e
r
1Cont
r
olRe
g
i
s
t
e
rB)TCCR1B
ﾋﾞ
ｯﾄ
$2F(
$4F)
Re
a
d/Wr
i
t
e
初期値
■
7
6
PWM1X
PSR1
R/W
0
R/W
0
5
4
DTPS11 DTPS10
R/W
0
R/W
0
3
2
1
0
CS13
CS12
CS11
CS10
R/W
0
R/W
0
R/W
0
R/W
0
TCCR1B
ﾋﾞ
ｯﾄ
7-PWM1X:PWM反転動作 (
PWM I
nv
e
r
s
i
onMode
)
このﾋﾞ
ｯﾄ
が設定(
1)
されると、PWM反転動作が選択され、沈黙時間生成器出力、OC1x
とOC1x
が反転されます。
■
ﾋﾞ
ｯﾄ
6-PSR1:ﾀｲﾏ/ｶｳﾝﾀ1
前置分周器ﾘｾｯﾄ(
Pr
e
s
c
a
l
e
rRe
s
e
tTi
me
r
/Count
e
r
1)
このﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ前置分周器がﾘ
ｾｯﾄ
します(
TCNT1は影響されません)
。このﾋﾞ
ｯﾄ
はこの操作が実行された後、
ﾊｰﾄ
ﾞ
ｳｪｱによって自動的に解除(
0)
されます。このﾋﾞ
ｯﾄ
への0書き込みは無効です。このﾋﾞ
ｯﾄ
は常に0として読まれます。
■
ﾋﾞ
ｯﾄ
5,
4-DTPS11,
0:
沈黙時間前置分周器選択 (
De
a
dTi
mePr
e
s
c
a
l
e
rBi
t
s
)
沈黙時間生成器前の沈黙時間専用前置分周器はﾀｲﾏ/ｶｳﾝﾀ1ｸﾛｯｸ 表12-16.沈黙時間前置分周器の分周値
(
CKまたはPCK)
を1,
2,
4,
8分周でき、生成され得る広範囲な沈黙時間を
DTPS11 DTPS10
ﾀｲﾏ/ｶｳﾝﾀ1ｸﾛｯｸ分周数
提供します。この前置分周器はﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀB(
TCCR1B)
から
0
0
1(
分周なし)
のDTPS11,
DTPS10の2つの制御ﾋﾞ
ｯﾄ
によって制御されます。これらのﾋﾞ
ｯﾄ
0
1
2
分周
は沈黙時間前置分周器の分周値を定義します。この分周値は表12-16.
1
0
4分周
で与えられます。
1
1
8分周
■
ﾋﾞ
ｯﾄ
3∼0-CS1
3∼0:
ｸﾛｯｸ選択1(
Cl
oc
kSe
l
e
c
t
1,bi
t
s3,
2,
1a
nd0)
このｸﾛｯｸ選択ﾋﾞ
ｯﾄ
3,
2,
1,
0
はﾀｲﾏ/ｶｳﾝﾀ1の前置分周元を定義します。
表12-17.ﾀｲﾏ/ｶｳﾝﾀ1前置分周ｸﾛｯｸ選択
CS1
3 CS1
2 CS1
1 CS1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
意味
CS1
3 CS1
2 CS1
1 CS1
0
非同期動作
同期動作
停止 (
ﾀｲﾏ/ｶｳﾝﾀ1動作停止)
1
0
0
0
PCK
CK(
CPUｸﾛｯｸ) 1
0
0
1
PCK/2
CK/
2
1
0
1
0
PCK/4
CK/
4
1
0
1
1
PCK/8
CK/
8
1
1
0
0
PCK/16
CK/
16
1
1
0
1
PCK/32
CK/
32
1
1
1
0
PCK/64
CK/
64
1
1
1
1
意味
非同期動作
PCK/128
PCK/256
PCK/512
PCK/1024
PCK/2048
PCK/4096
PCK/8192
PCK/16384
同期動作
CK/128
CK/256
CK/512
CK/1024
CK/2048
CK/4096
CK/8192
CK/16384
停止状態はﾀｲﾏ/ｶｳﾝﾀの許可/禁止機能を提供します。
12.
12.
3.
ﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀC(
Ti
me
r
/Count
e
r
1Cont
r
olRe
g
i
s
t
e
rC)TCCR1C
ﾋﾞ
ｯﾄ
$27(
$47)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
COM1A1SCOM1A0SCOM1B1SCOM1B0SCOM1D1 COM1D0 FOC1D PWM1D TCCR1C
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
W
0
R/W
0
ﾋﾞ
ｯﾄ
7,
6-COM1A1S,
COM1A0S:比較A出力選択 (
Compa
r
eAOut
putModebi
t
s1a
nd0)
これらのﾋﾞ
ｯﾄ
はTCCR1A内のCOM1A1とCOM1A0の投影ﾋﾞ
ｯﾄ
です。COM1A1SとCOM1A0Sのﾋﾞ
ｯﾄ
への書き込みはTCCR1A内の
COM1A1とCOM1A0のﾋﾞ
ｯﾄ
も変更します。同様にTCCR1A内のCOM1A1とCOM1A0のﾋﾞ
ｯﾄ
書き込み変更はここでも見えます。
ﾋﾞ
ｯﾄ
の使い方の情報については70頁の「ﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀA(
TCCR1A)
」をご覧ください。
■
ﾋﾞ
ｯﾄ
5,
4-COM1B1S,
COM1B0S:比較B出力選択 (
Compa
r
eBOut
putModebi
t
s1a
nd0)
これらのﾋﾞ
ｯﾄ
はTCCR1A内のCOM1B1とCOM1B0の投影ﾋﾞ
ｯﾄ
です。COM1B1SとCOM1B0Sのﾋﾞ
ｯﾄ
への書き込みはTCCR1A内の
COM1B1とCOM1B0のﾋﾞ
ｯﾄ
も変更します。同様にTCCR1A内のCOM1B1とCOM1B0のﾋﾞ
ｯﾄ
書き込み変更はここでも見えます。
ﾋﾞ
ｯﾄ
の使い方の情報については71頁の「ﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀA(
TCCR1A)
」をご覧ください。
73
■
ﾋﾞ
ｯﾄ
3,
2-COM1D1,
0:
比較D出力選択 (
Compa
r
eDOut
putModebi
t
s1a
nd0)
これらのﾋﾞ
ｯﾄ
は波形出力(
OCW1D)
の動きとOC1D比較出力ﾋﾟ
ﾝの接続を制御します。COM1D1,
0ﾋ
ﾞ
ｯﾄ
の1つまたは両方が1を書かれる
と、OC1D出力はそのI
/Oﾋﾟ
ﾝの標準ﾎﾟ
ｰﾄ
機能を無効にし、そのI
/Oﾋﾟ
ﾝに接続されます。相互補間OC1D出力はCOM1D1,
0ﾋ
ﾞ
ｯﾄ
が
'
01'
に設定される時のPWM動作でだけ接続されます。けれども出力駆動部を許可するのにOC1DとOC1Dﾋﾟ
ﾝに対応するﾎﾟ
ｰﾄ
方向
ﾚｼﾞ
ｽﾀ(
DDR)
のﾋﾞ
ｯﾄ
が設定(
1)
されなければならないことに注意してください。
COM1D1,
0
ﾋﾞ
ｯﾄ
の機能はPWM1DとWGM1
1,
0
ﾋﾞ
ｯﾄ
設定に依存します。
表12-18.
はPWM1D 表12-18.標準(
非PWM)
動作比較D出力選択
ﾋﾞ
ｯﾄ
が標準動作(
つ
COM1D1,
0
OCW1Dの動き
OC1Dﾋﾟ
ﾝ OC1Dﾋﾟ
ﾝ
まり非PWM)
に設定
00
標準ﾎﾟ
ｰﾄ
動作
切断
切断
される時のCOM1D
0
1
比較一致でﾄ
ｸ
ﾞ
ﾙ
(
交互切り
替え)
出力
接続
切断
1,
0ﾋﾞ
ｯﾄ
の機能を示
10
比較一致で解除(
0)
接続
切断
します。
11
比較一致で設定(
1)
接続
切断
表12-19.
はPWM1D 表12-19.高速PWM動作比較D出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1D1,
0
OCW1Dの動き
高速PWM動作に設
00
標準ﾎﾟ
ｰﾄ
動作
定される時のCOM
0
1
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
1D1,
0ﾋ
ﾞ
ｯﾄ
の機能を
10
比較一致で解除(
0)
、TCNT1=$000で設定(
1)
示します。
11
比較一致で設定(
1)
、TCNT1=$000で解除(
0)
OC1Dﾋﾟ
ﾝ OC1Dﾋﾟ
ﾝ
切断
切断
接続
接続
接続
切断
接続
切断
表12-20.
はPWM1D 表12-20.位相/周波数基準PWM動作比較D出力選択
とWGM11,
0ﾋﾞ
ｯﾄが COM1D1,
0
OCW1Dの動き
OC1Dﾋﾟ
ﾝ OC1Dﾋﾟ
ﾝ
位 相 /周 波 数 基 準
00
標準ﾎﾟ
ｰﾄ
動作
切断
切断
PWM動作に設定さ
0
1
上昇計数時の比較一致で解除(
0
)
、
下降計数時の比較一致で設定(
1
)
接続
接続
れ る時 のCOM1D
10
上昇計数時の比較一致で解除(
0)
、下降計数時の比較一致で設定(
1)
接続
切断
1,
0ﾋﾞ
ｯﾄ
の機能を示
します。
11
上昇計数時の比較一致で設定(
1)
、下降計数時の比較一致で解除(
0)
接続
切断
■
ﾋﾞ
ｯﾄ
1-FOC1
D:比較D強制変更 (
For
c
eOut
pu
tCompa
r
eMa
t
c
h1D)
FOC1Dﾋﾞ
ｯﾄ
はPWM1Dﾋﾞ
ｯﾄ
が非PWM動作を指示する時だけ有効です。
このﾋﾞ
ｯﾄ
への1書き込みは波形出力(
OCW1D)
と既にCOM1D1,
0ﾋ
ﾞ
ｯﾄ
で設定した値に従って比較出力(
OC1D,
OC1D)
ﾋﾟ
ﾝの変更を強
制します。COM1D1,
0をFOC1
Dと同じ周期で書いた場合、新しい設定が使用されます。比較出力強制ﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ値と無関係
に出力ﾋﾟ
ﾝを変更するのに使用できます。COM1D1,
0で設定した自動動作は比較一致が起こった場合のように実行しますが、割り込
みは生成されません。
FOC1Dﾋﾞ
ｯﾄ
は常に0として読まれます。
■
ﾋﾞ
ｯﾄ
0-PWM1D:PWM-D許可 (
Pul
s
ewi
dt
hModur
a
t
i
onDEna
bl
e
)
設定(
1)
時、このﾋﾞ
ｯﾄ
はOCR1D比較器を基にしたPWM動作を許可します。
1
2.
12.
4.ﾀｲﾏ/ｶｳﾝﾀ1
制御ﾚｼﾞ
ｽﾀD(
Ti
me
r
/Count
e
r
1Cont
r
olRe
g
i
s
t
e
rD)TCCR1D
ﾋﾞ
ｯﾄ
$2F(
$4F)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
FPI
E1
FPEN1
FPNC1
FPES1
FPAC1
FPF1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
1
0
WGM11 WGM10 TCCR1D
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7-FPI
E1:誤り保護割り込み許可 (
Fa
ul
tPr
ot
e
c
t
i
onI
nt
e
r
r
uptEna
bl
e
)
このﾋﾞ
ｯﾄ
の(
1への)
設定が誤り保護割り込みを許可します。
■
ﾋﾞ
ｯﾄ
6-FPEN1:誤り保護動作許可 (
Fa
ul
tPr
ot
e
c
t
i
onModeEna
bl
e
)
このﾋﾞ
ｯﾄ
の(
1への)
設定が誤り保護動作を活性(
有効)
にします。
■
ﾋﾞ
ｯﾄ
5-FPNC1:誤り保護雑音消去許可 (
Fa
ul
tPr
ot
e
c
t
i
onNoi
s
eCa
nc
e
l
e
r
)
このﾋﾞ
ｯﾄ
の(
1)
設定が誤り保護雑音消去器を活性(
有効)
にします。雑音消去器が有効にされると、誤り保護入力(
I
NT0)
ﾋﾟ
ﾝからの入力
が濾波されます。この濾波器機能はそれが出力を更新するのに対して連続4回等しく評価されたI
NT0ﾋﾟ
ﾝの採取を必要とします。従
って誤り保護は雑音消去器が許可される時に4発振器(
ｼｽﾃﾑｸﾛｯｸ)
周期遅らされます。
74
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
■
ﾋﾞ
ｯﾄ
4-FPES1:誤り保護起動入力端選択 (
Fa
ul
tPr
ot
e
c
t
i
onEdg
eSe
l
e
c
t
)
このﾋﾞ
ｯﾄ
は誤り事象を起動するのに使用される誤り保護入力(
I
NT0)
ﾋﾟ
ﾝのどちらかのｴｯｼﾞ
を選択します。FPES1ﾋﾞ
ｯﾄ
が0を書かれると
起動動作として下降(
負)
端が使用され、FPES1ﾋﾞ
ｯﾄ
が1を書かれると上昇(
正)
端が誤りを起動します。
■
ﾋﾞ
ｯﾄ
3-FPAC1:誤り保護ｱﾅﾛｸﾞ
比較器許可 (
Fa
ul
tPr
ot
e
c
t
i
onAna
l
ogCompa
r
a
t
orEna
bl
e
)
論理1を書かれると、このﾋﾞ
ｯﾄ
はｱﾅﾛｸﾞ
比較器によって起動されるﾀｲﾏ/ｶｳﾝﾀ1の誤り保護機能を許可します。この場合、比較器出力
は比較器にﾀｲﾏ/ｶｳﾝﾀ1誤り保護割り込みの雑音消去機能とｴｯｼﾞ
選択機能を利用させる誤り保護前置論理回路へ直接的に接続さ
れます。論理0を書かれると、ｱﾅﾛｸﾞ
比較器と誤り保護機能間の接続は存在しません。比較器がﾀｲﾏ/ｶｳﾝﾀ1誤り保護割り込みを起動
するにはﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀD(
TCCR1D)
の誤り保護割り込み許可(
FPI
E1)
ﾋﾞ
ｯﾄ
が設定(
1)
されなければなりません。
■
ﾋﾞ
ｯﾄ
2-FPF1:誤り保護割り込み要求ﾌﾗｸﾞ(
Fa
u
l
tPr
ot
e
c
t
i
onI
nt
e
r
r
uptFl
a
g
)
FPI
E1ﾋﾞ
ｯﾄ
が設定(
1)
されると、誤り保護割り込みが許可されます。ﾋﾟ
ﾝ上の動きは例え誤り保護ﾋﾟ
ﾝが出力として設定されていても割り
込み要求を引き起こします。誤り保護割り込み要求に対応する割り込みは誤り保護割り込みﾍﾞ
ｸﾀから実行されます。FPF1ﾋﾞ
ｯﾄ
は対
応する割り込み処理ﾍﾞ
ｸﾀを実行するとき、ﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにFPF1はこのﾌﾗｸﾞ
への論理1書き込みによって
も同期化ｸﾛｯｸ周期後に解除(
0)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、FP1E1とFPF1が設定(
1)
される時に誤り保
護割り込みが実行されます。
ﾋﾞ
ｯﾄ
1,
0-WGM11,
0:
波形生成種別 (
Wa
v
e
f
or
mGe
ne
r
a
t
i
onModeBi
t
s
)
PWM1A/PWM1Bのﾋﾞ
ｯﾄ
と組み合わせたこれらのﾋﾞ
ｯﾄ
はｶｳﾝﾀの計数順序(
方向)
と使用されるべき波形生成のどの形式かを制御しま
す(
表16-21.
参照)
。ﾀｲﾏ/ｶｳﾝﾀ1によって支援される動作種別は標準動作(
ｶｳﾝﾀ)
、高速PWM動作、位相/周波数基準PWM動作と
PWM6動作です。
■
表16-21.波形生成種別選択
PWM1A/PWM1B WGM1
1,
0
0
xx
1
00
1
01
1
10
1
11
ﾀｲﾏ/ｶｳﾝﾀ動作種別
TOP値
OCR1C
OCR1C
OCR1C
OCR1C
OCR1C
標準動作
高速PWM動作
位相/周波数基準PWM動作
単一傾斜PWM6動作
両傾斜PWM6動作
OCR1x
更新時
即時
TOP
BOTTOM
TOP
BOTTOM
TOV1設定時
TOP
TOP
BOTTOM
TOP
BOTTOM
1
2.
12.
5.ﾀｲﾏ/ｶｳﾝﾀ1
制御ﾚｼﾞ
ｽﾀE(
Ti
me
r
/Count
e
r
1Cont
r
olRe
g
i
s
t
e
rE)TCCR1E
ﾋﾞ
ｯﾄ
$00(
$20)
Re
a
d/Wr
i
t
e
初期値
■
7
6
-
-
R
0
R
0
5
4
3
2
1
0
OC1OE5 OC1OE4 OC1OE3 OC1OE2 OC1OE1 OC1OE0 TCCR1E
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7,
6-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
5∼0-OC1OE5∼OC1OE0:比較出力での無効化許可 (
Out
putCompa
r
eOv
e
r
r
i
deEna
bl
eBi
t
s
)
これらのﾋﾞ
ｯﾄ
は対応する比較出力ﾋﾟ
ﾝでの瞬時応答を持つPWM6動作で比較出力ﾋﾟ
ﾝを接続または切断する、比較出力での(
標準
ﾎﾟ
ｰﾄ
機能)
無効化許可ﾋﾞ
ｯﾄ
です。比較出力での無効化許可ﾋﾞ
ｯﾄ
が解除(
0)
されると、ﾎﾟ
ｰﾄ
出力ﾚｼﾞ
ｽﾀからの実際の値がﾎﾟ
ｰﾄﾋﾟ
ﾝで見
えるでしょう。表12-22.
は比較出力での無効化許可ﾋﾞ
ｯﾄ
とそれらに対応する比較出力ﾋﾟ
ﾝを示します。
表12-22.比較出力での無効化許可ﾋﾞ
ｯﾄ対 比較出力ﾋﾟ
ﾝ
比較出力での無効化許可ﾋﾞ
ｯﾄ OC1OE5 OC1OE4
比較出力信号
OC1D
OC1D
比較出力ﾋﾟ
ﾝ
PB5
PB4
OC1OE3
OC1B
PB3
OC1OE2
OC1B
PB2
OC1OE1
OC1A
PB1
OC1OE0
OC1A
PB0
75
1
2.
12.
6.
PLL制御/状態ﾚｼﾞ
ｽﾀ(
PLLCont
r
ola
ndSt
a
t
usRe
g
i
s
t
e
r
)PLLCSR
ﾋﾞ
ｯﾄ
$27(
$47)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
LSM
-
-
-
-
PCKE
PLLE
R/W
0
R
0
R
0
R
0
R
0
R/W
0
R/W
1/0
0
PLOCK PLLCSR
R
0
ﾋﾞ
ｯﾄ
7-LSM :低速動作 (
LowSpe
e
dMode
)
LSMﾋﾞ
ｯﾄ
が1を書かれると、低速動作が選択され、そして高速周辺ｸﾛｯｸは64MHz
から32MHz
に下げられます。既定としてLSMﾋﾞ
ｯﾄ
は
0にﾘ
ｾｯﾄ
され、低速動作が禁止され、高速周辺ｸﾛｯｸは64MHz
です。ﾀｲﾏ/ｶｳﾝﾀ1が低電圧状態で充分速く走行できないので、供給
電圧が2.
7V以下の場合、低速動作が設定されなければなりません。LSMﾋﾞ
ｯﾄ
が変更される時に必ずﾀｲﾏ/ｶｳﾝﾀ1は停止されているこ
とが強く推奨されます。
PLLCLKがｼｽﾃﾑｸﾛｯｸとして使用される場合、LSMが設定(
1)
できないことに注意してください。
■
ﾋﾞ
ｯﾄ
6∼3-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読めます。
■
ﾋﾞ
ｯﾄ
2-PCKE:PCK許可 (
PCKEna
bl
e
)
PCKEﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ1のｸﾛｯｸ元を変更します。設定(
1)
されると、非同期ｸﾛｯｸ動作が許可され、ﾀｲﾏ/ｶｳﾝﾀ1のｸﾛｯｸ元として高速
64MHz
(
または低速動作で32MHz
)
のPCKｸﾛｯｸが使用されます。このﾋﾞ
ｯﾄ
が解除(
0)
されると、同期ｸﾛｯｸ動作が許可され、ﾀｲﾏ/ｶｳﾝﾀ
1のｸﾛｯｸ元としてｼｽﾃﾑｸﾛｯｸ(
CK)
が使用されます。このﾋﾞ
ｯﾄ
はPLLEﾋﾞ
ｯﾄ
が設定(
1)
されている場合にだけ設定(
1)
できます。PLLが固
定化される、換言するとPLOCKﾋﾞ
ｯﾄ
が1の時にだけ、このﾋﾞ
ｯﾄ
を設定(
1)
するのが無難です。PCKEﾋﾞ
ｯﾄ
は先にPLLが許可されてしま
っている場合にだけ設定できることに注意してください。PLLはCKSELﾋｭｰｽﾞ
が'
0001'
にﾌﾟ
ﾛｸﾞ
ﾗﾑ(
PLLｸﾛｯｸ動作が選択)
、またはPLLE
ﾋﾞ
ｯﾄ
が1に設定されている時に許可されます。
■
ﾋﾞ
ｯﾄ
1-PLLE:PLL許可 (
PLLEna
bl
e
)
PLLEが設定(
1)
されると、PLLが起動され、必要とされるなら、PLL基準ｸﾛｯｸとして内蔵RC発振器が起動されます。ｼｽﾃﾑｸﾛｯｸ元とし
てPLLが選択されると、このﾋﾞ
ｯﾄ
に対する値は常に1です。
■
ﾋﾞ
ｯﾄ
0-PLOCK:PLL固定化検出 (
PLLLoc
kDe
t
e
c
t
or
)
PLOCKﾋﾞ
ｯﾄ
が設定(
1)
されると、PLLは基準ｸﾛｯｸに固定化されます。PLL周波数が上下超過する初期PLL固定化間、PLOCKﾋﾞ
ｯﾄ
は
無視されるべきです。安定状態は100
μs
以内に得られます。PLL固定化後、ﾀｲﾏ/ｶｳﾝﾀ1に対してPCKを許可する前にPLOCKﾋﾞ
ｯﾄ
の
調査が推奨されます。
76
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
12.
7.
ﾀｲﾏ/ｶｳﾝﾀ1(
Ti
me
r
/Count
e
r
1)TCNT1
ﾋﾞ
ｯﾄ
$2E(
$4E)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) TCNT1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この8ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀはﾀｲﾏ/ｶｳﾝﾀ1の下位ﾊﾞ
ｲﾄ
を含みます。
ﾀｲﾏ/ｶｳﾝﾀ1は読み書きｱｸｾｽで10ﾋﾞ
ｯﾄ
昇降ｶｳﾝﾀとして実現されます。CPUの同期化のため、ﾀｲﾏ/ｶｳﾝﾀ1に書かれたﾀｲﾏ/ｶｳﾝﾀ1
ﾃﾞ
ｰﾀは同期動作で1.
5CPUｸﾛｯｸ周期、非同期動作で更に1CPUｸﾛｯｸ周期遅延されます。10ﾋﾞ
ｯﾄ
精度が好まれる時は8ﾋﾞ
ｯﾄAVR
ﾃﾞ
ｰﾀﾊﾞ
ｽ経由での10ﾋﾞ
ｯﾄ
TCNT1ｱｸｾｽに関して特別な手順に従わなければなりません。これらの手順は69頁の「10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸ
ｾｽ」項で記述されます。代わりにﾀｲﾏ/ｶｳﾝﾀ1は8ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀとしても使用できます。ﾀｲﾏ/ｶｳﾝﾀ1が常にTCNT1ﾚｼﾞ
ｽﾀ書き込み
後に計数を開始することに注意してください。
1
2.
12.
8.ﾀｲﾏ/ｶｳﾝﾀ1
上位ﾊﾞ
ｲﾄﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
1Hi
g
hBy
t
e
)TC1H
ﾋﾞ
ｯﾄ
$25(
$45)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
0
-
-
-
-
-
-
TC19
TC18
R
0
R
0
R
0
R
0
R
0
R
0
R/W
0
R/W
0
TC1H
このﾀｲﾏ/ｶｳﾝﾀ1一時ﾚｼﾞ
ｽﾀは2ﾋﾞ
ｯﾄ
読み書きﾚｼﾞ
ｽﾀです。
■
ﾋﾞ
ｯﾄ
7∼2-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
1,
0-TC19,
8:
10ﾋﾞ
ｯﾄｱｸｾｽの上位2ﾋﾞ
ｯﾄ(
TwoMSBbi
t
soft
he10-bi
ta
c
c
e
s
s
e
s
)
10ﾋﾞ
ｯﾄ
精度が使用される場合、ﾀｲﾏ/ｶｳﾝﾀ1上位ﾊﾞ
ｲﾄﾚｼﾞ
ｽﾀは10ﾋﾞ
ｯﾄｱｸｾｽのMSB(
TC19,
TC18)
ﾋﾞ
ｯﾄ
を一時的に格納するのに使用
されます。ﾀｲﾏ/ｶｳﾝﾀ1内の全10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀ間で同じTC1Hﾚｼﾞ
ｽﾀが共用されます。10ﾋﾞ
ｯﾄ
TCNT1を8ﾋﾞ
ｯﾄAVRﾃﾞ
ｰﾀﾊﾞ
ｽ経由でｱｸｾ
ｽする時に特別な手順に従わなければならないことに注意してください。これらの手順は69頁の「10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ」項で記述さ
れます。
77
12.
12.
9.ﾀｲﾏ/ｶｳﾝﾀ1比較Aﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
1Out
putCompa
r
eRe
g
i
s
t
e
rA)OCR1A
ﾋﾞ
ｯﾄ
$2D(
$4D)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) OCR1A
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この比較Aﾚｼﾞ
ｽﾀは8ﾋﾞ
ｯﾄ
読み書きﾚｼﾞ
ｽﾀです。
比較Aﾚｼﾞ
ｽﾀは継続的にﾀｲﾏ/ｶｳﾝﾀ(
TCNT1)
と比較されるﾃﾞ
ｰﾀを含みます。比較一致での動作はﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀA(
TCCR1
A)
で指定されます。比較一致はﾀｲﾏ/ｶｳﾝﾀ1がOCR1A値へ計数する場合にだけ起こります。TCNT1とOCR1Aを同じ値に設定する
ｿﾌﾄ
ｳｪｱ書き込みは比較一致を生成しません。
比較一致は比較事象に続く同期化遅延後に比較A一致割り込み要求ﾌﾗｸﾞ
(
OCF1A)
を設定(
1)
します。
10ﾋﾞ
ｯﾄ
精度が使用される場合、8ﾋﾞ
ｯﾄAVRﾃﾞ
ｰﾀﾊﾞ
ｽ経由で10ﾋﾞ
ｯﾄ
比較A内部ﾚｼﾞ
ｽﾀをｱｸｾｽする時に特別な手順に従わなければな
らないことに注意してください。これらの手順は69頁の「10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ」項で記述されます。
1
2.
12.
10.ﾀｲﾏ/ｶｳﾝﾀ1比較Bﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
1Out
putCompa
r
eRe
g
i
s
t
e
rB)OCR1B
ﾋﾞ
ｯﾄ
$2C(
$4C)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) OCR1B
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この比較Bﾚｼﾞ
ｽﾀは8ﾋﾞ
ｯﾄ
読み書きﾚｼﾞ
ｽﾀです。
比較Bﾚｼﾞ
ｽﾀは継続的にﾀｲﾏ/ｶｳﾝﾀ(
TCNT1)
と比較されるﾃﾞ
ｰﾀを含みます。比較一致での動作はﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀA(
TCCR1
A)
で指定されます。比較一致はﾀｲﾏ/ｶｳﾝﾀ1がOCR1B値へ計数する場合にだけ起こります。TCNT1とOCR1Bを同じ値に設定する
ｿﾌﾄ
ｳｪｱ書き込みは比較一致を生成しません。
比較一致は比較事象に続く同期化遅延後に比較B一致割り込み要求ﾌﾗｸﾞ
(
OCF1B)
を設定(
1)
します。
10ﾋﾞ
ｯﾄ
精度が使用される場合、8ﾋﾞ
ｯﾄAVRﾃﾞ
ｰﾀﾊﾞ
ｽ経由で10ﾋﾞ
ｯﾄ
比較B内部ﾚｼﾞ
ｽﾀをｱｸｾｽする時に特別な手順に従わなければな
らないことに注意してください。これらの手順は69頁の「10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ」項で記述されます。
1
2.
12.
11.ﾀｲﾏ/ｶｳﾝﾀ1比較Cﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
1Out
putCompa
r
eRe
g
i
s
t
e
rC)OCR1C
ﾋﾞ
ｯﾄ
$2B(
$4B)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) OCR1C
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この比較Cﾚｼﾞ
ｽﾀは8ﾋﾞ
ｯﾄ
読み書きﾚｼﾞ
ｽﾀです。
比較Cﾚｼﾞ
ｽﾀは継続的にﾀｲﾏ/ｶｳﾝﾀ(
TCNT1)
と比較されるﾃﾞ
ｰﾀを含み、比較一致はTCNT1を解除(
=$000)
します。このﾚｼﾞ
ｽﾀは標準
動作とPWM動作で同じ機能を持ちます。
3より小さな値が比較Cﾚｼﾞ
ｽﾀに書かれると、このﾚｼﾞ
ｽﾀへ書き込むことが許された最小値である3によって置換されることに注意してく
ださい。
10ﾋﾞ
ｯﾄ
精度が使用される場合、8ﾋﾞ
ｯﾄAVRﾃﾞ
ｰﾀﾊﾞ
ｽ経由で10ﾋﾞ
ｯﾄ
比較C内部ﾚｼﾞ
ｽﾀをｱｸｾｽする時に特別な手順に従わなければな
らないことに注意してください。これらの手順は69頁の「1
0ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ」項で記述されます。
1
2.
12.
12.ﾀｲﾏ/ｶｳﾝﾀ1比較Dﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
1Out
putCompa
r
eRe
g
i
s
t
e
rD)OCR1D
ﾋﾞ
ｯﾄ
$2A(
$4A)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) OCR1D
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
この比較Dﾚｼﾞ
ｽﾀは8ﾋﾞ
ｯﾄ
読み書きﾚｼﾞ
ｽﾀです。
比較Dﾚｼﾞ
ｽﾀは継続的にﾀｲﾏ/ｶｳﾝﾀ(
TCNT1)
と比較されるﾃﾞ
ｰﾀを含みます。比較一致での動作はﾀｲﾏ/ｶｳﾝﾀ1制御ﾚｼﾞ
ｽﾀC(
TCCR1
C)
で指定されます。比較一致はﾀｲﾏ/ｶｳﾝﾀ1がOCR1D値へ計数する場合にだけ起こります。TCNT1とOCR1Dを同じ値に設定する
ｿﾌﾄ
ｳｪｱ書き込みは比較一致を生成しません。
比較一致は比較事象に続く同期化遅延後に比較D一致割り込み要求ﾌﾗｸﾞ
(
OCF1D)
を設定(
1)
します。
10ﾋﾞ
ｯﾄ
精度が使用される場合、8ﾋﾞ
ｯﾄAVRﾃﾞ
ｰﾀﾊﾞ
ｽ経由で10ﾋﾞ
ｯﾄ
比較D内部ﾚｼﾞ
ｽﾀをｱｸｾｽする時に特別な手順に従わなければな
らないことに注意してください。これらの手順は69頁の「1
0ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ」項で記述されます。
78
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
2.
12.
13.ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
rI
nt
e
r
r
uptMa
s
kRe
g
i
s
t
e
r
)TI
MSK
ﾋﾞ
ｯﾄ
$39(
$59)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
OCI
E1D OCI
E1A OCI
E1B OCI
E0A OCI
E0B
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
2
1
TOI
E1
TOI
E0
R/W
0
R/W
0
0
TI
CI
E0 TI
MSK
R/W
0
ﾋﾞ
ｯﾄ
7-OCI
E1D:ﾀｲﾏ/ｶｳﾝﾀ1比較D割り込み許可 (
Ti
me
r
/Count
e
r
1Out
putCompa
r
eMa
t
c
hDI
nt
e
r
r
uptEna
bl
e
)
OCI
E1Dﾋﾞ
ｯﾄ
が設定(
1)
され、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1比較D一致割り込みが許
可されます。比較D一致が起きると、ﾍﾞ
ｸﾀ$0011の対応する割り込みが実行されます。ﾀｲﾏ/ｶｳﾝﾀ1の比較D一致ﾌﾗｸﾞ
(
OCF1D)
がﾀｲﾏ
/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
で設定(
1)
されます。
■
ﾋﾞ
ｯﾄ
6-OCI
E1A:ﾀｲﾏ/ｶｳﾝﾀ1比較A割り込み許可 (
Ti
me
r
/Count
e
r
1Out
putCompa
r
eMa
t
c
hAI
nt
e
r
r
uptEna
bl
e
)
OCI
E1Aﾋﾞ
ｯﾄ
が設定(
1)
され、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1比較A一致割り込みが許
可されます。比較A一致が起きると、ﾍﾞ
ｸﾀ$0003の対応する割り込みが実行されます。ﾀｲﾏ/ｶｳﾝﾀ1の比較A一致ﾌﾗｸﾞ
(
OCF1A)
がﾀｲﾏ
/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
で設定(
1)
されます。
■
ﾋﾞ
ｯﾄ
5-OCI
E1B:ﾀｲﾏ/ｶｳﾝﾀ1比較B割り込み許可 (
Ti
me
r
/Count
e
r
1Out
putCompa
r
eMa
t
c
hBI
nt
e
r
r
uptEna
bl
e
)
OCI
E1Bﾋﾞ
ｯﾄ
が設定(
1)
され、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1比較B一致割り込みが許
可されます。比較B一致が起きると、ﾍﾞ
ｸﾀ$0004の対応する割り込みが実行されます。ﾀｲﾏ/ｶｳﾝﾀ1の比較B一致ﾌﾗｸﾞ
(
OCF1B)
がﾀｲﾏ
/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
で設定(
1)
されます。
■
ﾋﾞ
ｯﾄ
2-TOI
E1:ﾀｲﾏ/ｶｳﾝﾀ1溢れ割り込み許可 (
Ti
me
r
/Count
e
r
1Ov
e
r
f
l
owI
nt
e
r
r
uptEna
bl
e
)
TOI
E1ﾋﾞ
ｯﾄ
が設定(
1)
され、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1溢れ割り込みが許可され
ます。ﾀｲﾏ/ｶｳﾝﾀ1溢れが起きると、(
ﾍﾞ
ｸﾀ$0005の)
対応する割り込みが実行されます。(
ﾀｲﾏ/ｶｳﾝﾀ1)
溢れ割り込み要求(
TOV1)
ﾌﾗｸﾞ
はﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
TI
FR)
で設定(
1)
されます。
12.
12.
14.ﾀｲﾏ/ｶｳﾝﾀ割り込み要求ﾌﾗｸﾞﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
rI
nt
e
r
r
uptFl
a
gRe
g
i
s
t
e
r
)TI
FR
ﾋﾞ
ｯﾄ
$38(
$58)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
OCF1D OCF1A OCF1B OCF0A OCF0B
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
2
1
0
TOV1
TOV0
I
CF0
R/W
0
R/W
0
R/W
0
TI
FR
ﾋﾞ
ｯﾄ
7-OCF1D:ﾀｲﾏ/ｶｳﾝﾀ1比較D割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Cont
e
r
1,Out
p
utCompa
r
eDMa
t
c
hFl
a
g
)
OCF1Dﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ1(
TCNT1)
と比較Dﾚｼﾞ
ｽﾀ(
OCR1D)
のﾃﾞ
ｰﾀ値間で比較一致が起こる時に設定(
1)
されます。対応する割り込
み処理ﾍﾞ
ｸﾀを実行すると、OCF1Dはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
への論理1書き込みによっても同期化ｸﾛｯ
ｸ周期後にOCF1Dが解除(
0)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
の
ﾀｲﾏ/ｶｳﾝﾀ1比較D一致割り込み許可(
OCI
E1D)
ﾋﾞ
ｯﾄ
、OCF1Dが設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1比較D一致割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
6-OCF1A:ﾀｲﾏ/ｶｳﾝﾀ1比較A割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Cont
e
r
1,Out
p
utCompa
r
eAMa
t
c
hFl
a
g
)
OCF1Aﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ1(
TCNT1)
と比較Aﾚｼﾞ
ｽﾀ(
OCR1A)
のﾃﾞ
ｰﾀ値間で比較一致が起こる時に設定(
1)
されます。対応する割り込
み処理ﾍﾞ
ｸﾀを実行すると、OCF1Aはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
への論理1書き込みによっても同期化ｸﾛｯ
ｸ周期後にOCF1Aが解除(
0)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
の
ﾀｲﾏ/ｶｳﾝﾀ1比較A一致割り込み許可(
OCI
E1A)
ﾋﾞ
ｯﾄ
、OCF1Aが設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1比較A一致割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
5-OCF1B:ﾀｲﾏ/ｶｳﾝﾀ1比較B割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Cont
e
r
1,Out
putCompa
r
eBMa
t
c
hFl
a
g
)
OCF1Bﾋﾞ
ｯﾄ
はﾀｲﾏ/ｶｳﾝﾀ1(
TCNT1)
と比較Bﾚｼﾞ
ｽﾀ(
OCR1B)
のﾃﾞ
ｰﾀ値間で比較一致が起こる時に設定(
1)
されます。対応する割り込
み処理ﾍﾞ
ｸﾀを実行すると、OCF1Bはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
への論理1書き込みによっても同期化ｸﾛｯ
ｸ周期後にOCF1Bが解除(
0)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽﾀ(
TI
MSK)
の
ﾀｲﾏ/ｶｳﾝﾀ1比較B一致割り込み許可(
OCI
E1B)
ﾋﾞ
ｯﾄ
、OCF1Bが設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1比較B一致割り込みが実行されます。
■
ﾋﾞ
ｯﾄ
2-TOV1:ﾀｲﾏ/ｶｳﾝﾀ1溢れ割り込み要求ﾌﾗｸﾞ(
Ti
me
r
/Count
e
r
1Ov
e
r
f
l
owFl
a
g
)
標準動作と高速PWM動作でのTOV1ﾋﾞ
ｯﾄ
はｶｳﾝﾀがTOPに達する時毎で、ｶｳﾝﾀがBOTTOMにﾘ
ｾｯﾄ
される時と同じｸﾛｯｸ周期で設定
(
1)
されます。位相/周波数基準PWM動作でのTOV1ﾋﾞ
ｯﾄ
はBOTTOMに達する時毎で、$000がｶｳﾝﾀへ計数される時と同じｸﾛｯｸ周期
で設定(
1)
されます。
対応する割り込み処理ﾍﾞ
ｸﾀを実行すると、TOV1はﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
への論理1書き込みによっ
ても同期化ｸﾛｯｸ周期後にTOV1が解除(
0)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
、ﾀｲﾏ/ｶｳﾝﾀ割り込みﾏｽｸﾚｼﾞ
ｽ
ﾀ(
TI
MSK)
のﾀｲﾏ/ｶｳﾝﾀ1溢れ割り込み許可(
TOI
E1)
ﾋﾞ
ｯﾄ
、TOV1が設定(
1)
されると、ﾀｲﾏ/ｶｳﾝﾀ1溢れ割り込みが実行されます。
79
1
2.
12.
15.ﾀｲﾏ/ｶｳﾝﾀ1沈黙時間値ﾚｼﾞ
ｽﾀ(
Ti
me
r
/Count
e
r
1De
a
dTi
meVa
l
ue
)DT1
ﾋﾞ
ｯﾄ
$24(
$44)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
DT1H3
DT1H2
DT1H1
DT1H0
DT1L3
DT1L2
DT1L1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
0
DT1L0 DT1
R/W
0
この沈黙時間値ﾚｼﾞ
ｽﾀは8ﾋﾞ
ｯﾄ
読み書きﾚｼﾞ
ｽﾀです。
ﾀｲﾏ/ｶｳﾝﾀ1の全ﾁｬﾈﾙの沈黙時間遅延は沈黙時間値ﾚｼﾞ
ｽﾀ(
DT1)
によって調節されます。このﾚｼﾞ
ｽﾀは各相互補完出力に対して1
組のDT1H3∼0とDT1L3∼0の2つの領域から成ります。従ってOC1x
の上昇端とOC1x
の上昇端に対して異なる沈黙時間遅延に調節
できます。
■
ﾋﾞ
ｯﾄ
7∼4-DT1H3∼0:OC1x
沈黙時間 (
De
a
dTi
meVa
l
uef
orOC1xOut
put
)
OC1x
出力に対する沈黙時間値です。沈黙時間遅延は前置分周したﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ数として設定されます。最小沈黙時間は0で、
最大沈黙時間は前置分周したﾀｲﾏ/ｶｳﾝﾀ1ｸﾛｯｸ周期×15です。
■
ﾋﾞ
ｯﾄ
3∼0-DT1L3∼0:OC1x
沈黙時間 (
De
a
dTi
meVa
l
uef
orOC1xOut
put
)
OC1x
出力に対する沈黙時間値です。沈黙時間遅延は前置分周したﾀｲﾏ/ｶｳﾝﾀｸﾛｯｸ数として設定されます。最小沈黙時間は0で、
最大沈黙時間は前置分周したﾀｲﾏ/ｶｳﾝﾀ1ｸﾛｯｸ周期×15です。
80
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
3
.多用途直列ｲﾝﾀｰﾌｪ
ｰｽ(
USI
:Uni
v
e
r
s
a
lSe
r
i
a
lI
nt
e
r
f
a
c
e
)
1
3
.
1.特徴
■
■
■
■
■
■
2線同期ﾃﾞ
ｰﾀ転送 (
主装置または従装置)
3線同期ﾃﾞ
ｰﾀ転送 (
主装置または従装置)
ﾃﾞ
ｰﾀ受信割り込み
ｱｲﾄ
ﾞ
ﾙ動作からの起動復帰
2線動作でのﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作を含む全休止形態からの起動復帰
割り込み能力を持つ2線動作開始条件検出器
1
3
.
2.概要
多用途直列ｲﾝﾀｰﾌｪｰｽ(
USI
)
は直列通信で必要とされる基本的なﾊｰﾄ
ﾞ
ｳｪｱ資源(
機能)
を提供します。最低限の制御ｿﾌﾄ
ｳｪｱとの組み
合わせで、USI
はｿﾌﾄ
ｳｪｱのみを元とした方法よりも少ないｺｰﾄ
ﾞ
量と重要な高い転送ﾚｰﾄ
を許します。ﾌﾟ
ﾛｾｯｻ負荷を最小とするために
割り込みが含まれます。
USI
の簡単化した構成図は図13-1.
で示されます。実際のI
/Oﾋﾟ
ﾝの配置は2頁の「ﾋﾟ
ﾝ配置」を参照してください。I
/Oﾋﾞ
ｯﾄ
とI
/Oﾋﾟ
ﾝを含
み、CPUがｱｸｾｽ可能なI
/Oﾚｼﾞ
ｽﾀは赤文字(
訳注:
原文は太字)
で示されます。ﾃﾞ
ﾊﾞ
ｲｽ仕様のI
/Oﾚｼﾞ
ｽﾀとﾋﾞ
ｯﾄ
位置は86頁の「USI
用
ﾚｼﾞ
ｽﾀ」で一覧されます。
2
4頁での「電力削減ﾚｼﾞ
ｽﾀ(
PRR)
」のPRUSI
ﾋﾞ
ｯﾄ
はUSI
部を許可するために0を書かれなければなりません(
訳注:
本行追加)
。
図13-1.多用途直列ｲﾝﾀｰﾌｪ
ｰｽ構成図
D Q
0
E Q US
I
WM1,
0
USI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
(
USI
DR)
USI
ﾊﾞ
ｯﾌｧﾚｼﾞ
ｽﾀ
(
USI
BR)
USI
SI
F
USI
OI
F
USI
PF
USI
DC
8-bi
tDa
t
aBus
7
4ﾋﾞ
ｯﾄ
計数器
USI
状態ﾚｼﾞ
ｽﾀ
(
USI
SR)
DO
(
出力専用)
(
ｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力)
DI
/SDA
3
2
1
0
(
入出力)
(
入力)
OCF0A
3
2
1
0
0
1
USI
CS1
USI
SI
E
USI
OI
E
USI
WM1
USI
WM0
USI
CS1
USI
CS0
USI
CLK
USI
TC
00
01
1x
(
入力)
2線ｸﾛｯｸ
制御回路
ｸﾛｯｸ
保持
USCK/SCL (
入出力)
(
ｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力)
USI
制御ﾚｼﾞ
ｽﾀ
(
USI
CR)
8ﾋﾞ
ｯﾄ
のUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
USI
DR)
はﾃﾞ
ｰﾀﾊﾞ
ｽ経由で直接的にｱｸｾｽ可能で、入って来るﾃﾞ
ｰﾀと出て行くﾃﾞ
ｰﾀを含みます。このﾚｼﾞ
ｽﾀ
は緩衝部を持たないので(
訳注:
USI
DBの新設によって前部が不適切、削除されるべき)
、ﾃﾞ
ｰﾀが失われないことを保証するために
ﾃﾞ
ｰﾀは可能な限り早く読まなければなりません。最上位ﾋﾞ
ｯﾄ
は動作種別設定に依存して2つの出力ﾋﾟ
ﾝの1つに接続されます。ﾄ
ﾗﾝｽ
ﾍﾟ
ｱﾚﾝﾄ
(
透過型)
ﾗｯﾁは直列(
ｼﾌﾄ
)
ﾚｼﾞ
ｽﾀ出力と出力ﾋﾟ
ﾝ間に挿入され、ﾃﾞ
ｰﾀの変更をﾃﾞ
ｰﾀ入力採取と逆のｸﾛｯｸ端に遅らせます。直
列入力は(
種別)
設定に拘らず、常にﾃﾞ
ｰﾀ入力(
DI
)ﾋﾟ
ﾝから採取されます。
4ﾋﾞ
ｯﾄ
計数器はﾃﾞ
ｰﾀﾊﾞ
ｽ経由で読み書き両方ができ、溢れ割り込みを生成できます。この計数器と直列(
ｼﾌﾄ
)
ﾚｼﾞ
ｽﾀは同じｸﾛｯｸ元に
よって同時にｸﾛｯｸ駆動されます。これは受信または送信したﾋﾞ
ｯﾄ
数を数え、転送完了時に割り込みの生成を計数器に許します。外
部ｸﾛｯｸ元が選択されると、この計数器が両ｸﾛｯｸ端で計数することに注意してください。この場合、計数器はﾋﾞ
ｯﾄ
数ではなく、ｴｯｼﾞ
数
を数えます。ｸﾛｯｸは3つの異なるｸﾛｯｸ元(
USCKﾋﾟ
ﾝ、ﾀｲﾏ/ｶｳﾝﾀ0の比較A一致、ｿﾌﾄ
ｳｪｱ)
から選択できます。
2線ｸﾛｯｸ制御部(
回路)
は2線ﾊﾞ
ｽで開始条件が検出される時に割り込みを発生できます。開始条件検出後または計数器溢れ後に
ｸﾛｯｸﾋﾟ
ﾝをLowへ保持することによって待ち状態を生成することもできます。
(
訳注)本ﾃﾞ
ﾊﾞ
ｲｽはUSI
関係ﾋﾟ
ﾝをﾎﾟ
ｰﾄ
AとBに切り替え割り当てできます。従って本章内のﾎﾟ
ｰﾄ
参照は基本的に「AまたはB」のような
記述になりますが、一部に関して代表としての既定ﾎﾟ
ｰﾄ
B割り当てでの記述があります。その場合、割り当て変更時はﾎﾟ
ｰﾄ
Aと
読み換えてください。
81
1
3.
3.機能説明
1
3.
3.
1.3線動作
USI
の3線動作は直列周辺ｲﾝﾀｰﾌｪｰｽ(
SPI
)
の動作種別0と1に準拠していますが、従装置選択(
SS)
ﾋﾟ
ﾝ機能を持ちません。けれども、
この特性(
機能)
は必要ならばｿﾌﾄ
ｳｪｱで実現できます。この動作で使用されるﾋﾟ
ﾝ名はDI
,
DO,
USCKです。
図13-2.3線動作簡略構成図
主装置
DO
DI
Bi
t
7 Bi
t
6 Bi
t
5 Bi
t
4 Bi
t
3 Bi
t
2 Bi
t
1 Bi
t
0
3
2
1
0
USCK
PORTx
n
従装置
DO
DI
Bi
t
7 Bi
t
6 Bi
t
5 Bi
t
4 Bi
t
3 Bi
t
2 Bi
t
1 Bi
t
0
3
2
1
0
USCK
図13-2.
は3線動作での2つのUSI
部(
一方は主装置、他方は従装置)
動作を示します。このような方法で連結された2つのUSI
ﾃﾞ
ｰﾀ
ﾚｼﾞ
ｽﾀは8USCKｸﾛｯｸ後、各々のﾚｼﾞ
ｽﾀのﾃﾞ
ｰﾀが交換されます。この同じｸﾛｯｸ(
USCK)
がUSI
の4ﾋﾞ
ｯﾄ
計数器も増加(
+1)
します。従って
計数器溢れ割り込み要求ﾌﾗｸﾞ
(
USI
OI
F)
は転送が完了される時を決めるのに使用できます。このｸﾛｯｸはPORTﾚｼﾞ
ｽﾀ経由
USCKﾋﾟ
ﾝ1/0交互切り替え、またはUSI
CRのUSI
TCﾋﾞ
ｯﾄ
への1書き込みによる主装置装置ｿﾌﾄ
ｳｪｱによって生成されます。
図1
3
3
.3
線動作ﾀｲﾐ
ﾝｸﾞ
周期 (
参照基準)
1
2
3
4
5
6
7
8
USCK
USCK
MSB
DO
DI
MSB
Ａ
Ｂ
Ｃ
ﾋ
ﾞ
ｯ
ﾄ
6
ﾋ
ﾞ
ｯ
ﾄ
5
ﾋ
ﾞ
ｯ
ﾄ
4
ﾋ
ﾞ
ｯ
ﾄ
3
ﾋ
ﾞ
ｯ
ﾄ
2
ﾋ
ﾞ
ｯ
ﾄ
1
LSB
ﾋ
ﾞ
ｯ
ﾄ
6
ﾋ
ﾞ
ｯ
ﾄ
5
ﾋ
ﾞ
ｯ
ﾄ
4
ﾋ
ﾞ
ｯ
ﾄ
3
ﾋ
ﾞ
ｯ
ﾄ
2
ﾋ
ﾞ
ｯ
ﾄ
1
LSB
Ｄ
Ｅ
3線動作ﾀｲﾐ
ﾝｸﾞ
は図13-3.
で示されます。図の最上部はUSCK周期参照基準です。これらの各周期に対して1ﾋﾞ
ｯﾄ
がUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
(
USI
DR)
にｼﾌﾄ
されます。USCKﾀｲﾐ
ﾝｸﾞ
は両方の外部ｸﾛｯｸ動作について示されます。外部ｸﾛｯｸ動作0(
USI
CS0=0)
でのDI
は上昇端で
採取され、DOは下降端で変更(
USI
DRが1つｼﾌﾄ
)
されます。外部ｸﾛｯｸ動作1(
USI
CS0=1)
は外部ｸﾛｯｸ動作0に対して逆端を使用、換
言すると下降端でﾃﾞ
ｰﾀを採取、上昇端で出力を変更します。USI
ｸﾛｯｸ動作種別はSPI
ﾃﾞ
ｰﾀ動作種別0と1に対応します。
このﾀｲﾐ
ﾝｸﾞ
図(
図13-3.
)
を参照すると、ﾊﾞ
ｽ転送は次の手順を含みます。
1.主装置と従装置はそれらのﾃﾞ
ｰﾀ出力を設定し、使用規約に依存してそれらの出力駆動部を許可します(
ＡとＢ)
。この出力は送信さ
れるべきﾃﾞ
ｰﾀをUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀへ書くことによって設定します。出力の許可はﾎﾟ
ｰﾄ
Bのﾃﾞ
ｰﾀ方向ﾚｼﾞ
ｽﾀ内の対応するﾋﾞ
ｯﾄ
を設定
(
1)
することによって行います。図のＡ点とＢ点の優先順はありませんが、両方共にﾃﾞ
ｰﾀが採取されるＣ点の最低1/2USCK周期前
でなければならないことに注意してください。これはﾃﾞ
ｰﾀ設定の必要条件を満足させるのを保証するためです。4ﾋﾞ
ｯﾄ
計数器は0に
ﾘ
ｾｯﾄ
します。
2.主装置ｿﾌﾄ
ｳｪｱはUSCK線をｿﾌﾄ
ｳｪｱで2度切り替えることによってｸﾛｯｸﾊﾟ
ﾙｽを生成します(
ＣとＤ)
。ﾃﾞ
ｰﾀ入力(
DI
)
ﾋﾟ
ﾝのﾋﾞ
ｯﾄ
値は最
初のｴｯｼﾞ
(
Ｃ)
でUSI
によって採取され、ﾃﾞ
ｰﾀ出力は逆端(
Ｄ)
で変更されます。4ﾋﾞ
ｯﾄ
計数器は両端で計数します。
3
.ﾚｼﾞ
ｽﾀ(
ﾊﾞ
ｲﾄ
)
転送完了のために手順2.
が8回繰り返されます。
4.8ｸﾛｯｸﾊﾟ
ﾙｽ(
換言すると16ｸﾛｯｸ端)
後、計数器が溢れて転送完了を示します。転送したﾊﾞ
ｲﾄﾃﾞ
ｰﾀは新規転送が開始され得るの
に先立って直ぐに処置されなければなりません。溢れ割り込みはﾌﾟ
ﾛｾｯｻがｱｲﾄ
ﾞ
ﾙ動作に設定されているなら、ﾌﾟ
ﾛｾｯｻを起動復帰
します。使用規約によって、従装置は直ぐに出力をHi
-Z設定にできます。
82
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
3
.
3
.
2.SPI
主装置操作例
次のｺｰﾄ
ﾞ
はSPI
主装置としてのUSI
使用法を実際に示します。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
S
P
I
M
:
O
U
T
U
S
I
D
R
,
R
1
6
L
D
I
R
1
6
,
(
1
<
<
U
S
I
O
I
F
)
O
U
T
U
S
I
S
R
,
R
1
6
L
D
I
R
1
6
,
(
1
<
<
U
S
I
W
M
0
)
￨
(
1
<
<
U
S
I
C
S
1
)
￨
(
1
<
<
U
S
I
C
L
K
)
￨
(
1
<
<
U
S
I
T
C
)
;
S
P
I
M
_
L
P
: O
U
T
U
S
I
C
R
,
R
1
6
S
B
I
S U
S
I
S
R
,
U
S
I
O
I
F
R
J
M
P S
P
I
M
_
L
P
;
I
N
R
1
6
,
U
S
I
D
R
R
E
T
;
送信ﾃﾞ
ｰﾀを設定
;
USI
OI
Fﾋﾞ
ｯﾄ
のみ1値を取得
;
ﾌﾗｸﾞ
解除/計数器初期化
;
3線動作ｸﾛｯｸ生成値を取得
;
SCKｸﾛｯｸ端発生
;
計数器溢れでｽｷｯﾌﾟ
;
計数器溢れまで継続
;
受信ﾃﾞ
ｰﾀを取得
;
呼び出し元へ復帰
このｺｰﾄ
ﾞ
は8命令(
+RET)
のみ使用の容量最適化です。このｺｰﾄ
ﾞ
例はDOとUSCKﾋﾟ
ﾝがDDRAまたはDDRB出力として許可される仮定
です。この関数が呼び出される前にR16ﾚｼﾞ
ｽﾀへ格納した値は従装置に転送され、転送が完了された時に従装置から受信したﾃﾞ
ｰﾀ
がR16ﾚｼﾞ
ｽﾀに格納されて戻ります。
2行目と3行目の命令は計数器溢れ割り込み要求ﾌﾗｸﾞ
(
USI
OI
F)
を解除(
0)
し、USI4ﾋﾞ
ｯﾄ
計数器値を解除(
=0)
します。4行目と6行目の
命令は3線動作、上昇端ｸﾛｯｸ、USI
TCｽﾄ
ﾛｰﾌﾞ
計数、SCK出力交互切り替え(
PORTA2またはPORTB2)
を設定します。この繰り返しは
1
6回繰り返されます。
次のｺｰﾄ
ﾞ
は最高速(f SCK=f CK/2)
でのSPI
主装置としてのUSI
使用法を実際に示します。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
S
P
I
M
_
F
: O
U
T
U
S
I
D
R
,
R
1
6
L
D
I
R
1
6
,
(
1
<
<
U
S
I
W
M
0
)
￨
(
0
<
<
U
S
I
C
S
0
)
￨
(
1
<
<
U
S
I
T
C
)
L
D
I
R
1
7
,
(
1
<
<
U
S
I
W
M
0
)
￨
(
0
<
<
U
S
I
C
S
0
)
￨
(
1
<
<
U
S
I
T
C
)
￨
(
1
<
<
U
S
I
C
L
K
)
;
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
U
S
I
C
R
,
R
1
7
;
I
N
R
1
6
,
U
S
I
D
R
R
E
T
;
送信ﾃﾞ
ｰﾀを設定
;
3線動作初期値を取得
;
3線動作ｸﾛｯｸ生成値を取得
;
MSB転送
;
;
ﾋﾞ
ｯﾄ
6転送
;
;
ﾋﾞ
ｯﾄ
5転送
;
;
ﾋﾞ
ｯﾄ
4転送
;
;
ﾋﾞ
ｯﾄ
3転送
;
;
ﾋﾞ
ｯﾄ
2転送
;
;
ﾋﾞ
ｯﾄ
1転送
;
;
LSB転送
;
;
受信ﾃﾞ
ｰﾀを取得
;
呼び出し元へ復帰
83
1
3
.
3
.
3.SPI
従装置操作例
次のｺｰﾄ
ﾞ
はSPI
従装置としてのUSI
使用法を実際に示します。
ｱｾﾝﾌﾞ
ﾘ言語ﾌﾟ
ﾛｸﾞ
ﾗﾑ例
i
n
i
t
:
L
D
I
R
1
6
,
(
1
<
<
U
S
I
W
M
0
)
￨
(
1
<
<
U
S
I
C
S
1
)
O
U
T
U
S
I
C
R
,
R
1
6
O
U
T
L
D
I
O
U
T
∼
S
P
I
S
:
;
S
P
I
S
_
L
P
: S
B
I
S
R
J
M
P
;
I
N
R
E
T
;
3線動作,
外部ｸﾛｯｸ値を取得
;
3線動作,
外部ｸﾛｯｸ設定
U
S
I
D
R
,
R
1
6
R
1
6
,
(
1
<
<
U
S
I
O
I
F
)
U
S
I
S
R
,
R
1
6
;
送信ﾃﾞ
ｰﾀを設定
;
USI
OI
Fﾋﾞ
ｯﾄ
のみ1値を取得
;
ﾌﾗｸﾞ
解除/計数器初期化
U
S
I
S
R
,
U
S
I
O
I
F
S
P
I
S
_
L
P
;
計数器溢れでｽｷｯﾌﾟ
;
計数器溢れまで継続
R
1
6
,
U
S
I
D
R
;
受信ﾃﾞ
ｰﾀを取得
;
呼び出し元へ復帰
このｺｰﾄ
ﾞ
は8命令(
+RET)
のみ使用の容量最適化です。このｺｰﾄ
ﾞ
例はDDRAまたはDDRBﾚｼﾞ
ｽﾀでDOﾋﾟ
ﾝが出力、USCKﾋﾟ
ﾝが入力とし
て設定されると仮定します。この関数が呼び出される前にR16ﾚｼﾞ
ｽﾀへ格納した値は主装置に転送され、転送が完了された時に主装
置から受信したﾃﾞ
ｰﾀがR16ﾚｼﾞ
ｽﾀに格納されて戻ります。
最初の2命令は初期化用だけで、一度だけ実行されるのを必要とすることに注意してください。これらの命令は3線動作と上昇端
ｸﾛｯｸを設定します。この繰り返しはUSI
計数器溢れﾌﾗｸﾞ
が設定(
1)
されるまで繰り返されます。
1
3
.
3
.
4.2
線動作
2C(
USI
の2線動作はI
TWI
)
ﾊﾞ
ｽ規約に準拠していますが、出力のｽﾘ
ｭｰﾚｰﾄ
制限と入力雑音濾波器がありません。この動作で使用され
るﾋﾟ
ﾝ名はSCLとSDAです。
図13-4.
は2線動作での2つのUSI
部(
一方は主装置、他方は従装置)
動作を示します。ｼｽﾃﾑ動作が使用通信構造に大きく依存するた
めに示されるのは物理層のみです。この段階での主装置動作と従装置動作間の主な違いは常に主装置によって行われる直列ｸﾛｯｸ
生成と、従装置だけがｸﾛｯｸ制御部(
回路)
を使用することです。ｸﾛｯｸ生成はｿﾌﾄ
ｳｪｱで実行されなければなりませんが、ｼﾌﾄ
動作は両
装置で自動的に行われます。ﾃﾞ
ｰﾀのｼﾌﾄ
に関してこの動作種別で下降端でのｸﾛｯｸだけを実際に使用することに注意してください。
従装置はSCLｸﾛｯｸをLowに強制することにより、転送の開始と終了で待ち状態(
ｳｪｲﾄｽﾃｰﾄ
)
を挿入できます。これは(
主装置が)
上昇
端を生成してしまった後に主装置はSCL線が実際に開放されたかを常に検査しなければならないことを意味します。
このｸﾛｯｸが(
4ﾋﾞ
ｯﾄ
)
計数器も増加(
+1)
するため、計数器溢れ(
USI
OI
F)
は転送が完了されたことを示すのに使用できます。このｸﾛｯｸは
主装置によるPORTAまたはPORTBﾚｼﾞ
ｽﾀ経由のSCLﾋﾟ
ﾝ交互切り替えによって生成されます。
図13-4.2線動作簡略構成図
VCC
主装置
SDA
Bi
t
7 Bi
t
6 Bi
t
5 Bi
t
4 Bi
t
3 Bi
t
2 Bi
t
1 Bi
t
0
3
2
1
0
SCL
PORTx
n
従装置
SDA
Bi
t
7 Bi
t
6 Bi
t
5 Bi
t
4 Bi
t
3 Bi
t
2 Bi
t
1 Bi
t
0
3
2
1
0
2線ｸﾛｯｸ
制御回路
SCL
SCL
保持
ﾃﾞ
ｰﾀ方向は物理層によって与えられません。ﾃﾞ
ｰﾀの流れを制御するためにTWI
ﾊﾞ
ｽで使用したような或る種の規約が実装されなけ
ればなりません。
84
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
このﾀｲﾐﾝｸﾞ
図(
図13-5.
)
を 図13-5.代表的な2線動作ﾀｲﾐ
ﾝｸﾞ
参照すると、ﾊﾞ
ｽ転送は次
開始条件
の手順を含みます。
SDA
SLA(
ｱﾄ
ﾞ
ﾚｽ) R/W ACK
SCL
1∼7
ＡＢ
Ｃ
8
Ｄ
9
停止条件
ﾃﾞ
ｰﾀ
ACK
ﾃﾞ
ｰﾀ
ACK
1∼8
9
1∼8
9
Ｅ
Ｆ
1.開始条件は主装置によるSCL線Hi
g
h保持中のSDA線Low強制によって生成されます(
Ａ)
。SDAはUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
7への0書
き込みか、またはPORTﾚｼﾞ
ｽﾀでの対応ﾋﾞ
ｯﾄ
の0設定のどちらかによってLowを強制できます。許可されるべき出力に対してﾃﾞ
ｰﾀ方
向(
DDR)
ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
が1に設定されなければならないことに注意してください。従装置の開始条件検出器論理回路(
図13-6.
参照)
が開始条件を検出してUSI
SI
Fﾌﾗｸﾞ
を設定(
1)
します。このﾌﾗｸﾞ
は必要ならば割り込みを発生できます。
2.加えて開始条件検出器は主装置がSCL線で上昇端を強制してしまった後にSCL線をLowに保持します(
Ｂ)
。これはｱﾄ
ﾞ
ﾚｽを受信す
るためにｼﾌﾄﾚｼﾞ
ｽﾀを設定する前に休止形態から起動復帰または他の処理を完了することを従装置に許します。これ(
保持解除)
は(
4ﾋﾞ
ｯﾄ
)
計数器をﾘ
ｾｯﾄ
(
=0)
して開始条件検出ﾌﾗｸﾞ
(
USI
SI
F)
を解除(
0)
することによって行われます。
3.主装置は転送されるべき最初のﾋﾞ
ｯﾄ
を設定してSCL線を開放します(
Ｃ)
。従装置はSCLｸﾛｯｸの上昇端でﾃﾞ
ｰﾀを採取してｼﾌﾄ
ﾚｼﾞ
ｽﾀへｼﾌﾄ
します。
4.従装置ｱﾄ
ﾞ
ﾚｽとﾃﾞ
ｰﾀ方向(
R/W)
を含む8ﾋﾞ
ｯﾄ
が転送された後、従装置の(
4ﾋﾞ
ｯﾄ
)
計数器が溢れてSCL線がLowを強制されます(
Ｄ)
。
従装置は主装置の1つがｱﾄ
ﾞ
ﾚｽ指定してしまわない場合、SCL線を開放して新規開始条件を待ちます。
5.従装置がｱﾄ
ﾞ
ﾚｽ指定されると、再びSCL線をLowに保持する前の応答(
ACK)
周期の間中、SDA線をLowに保持します(
換言するとＤ
点でSCLを開放する前にUSI
(
4ﾋﾞ
ｯﾄ
)
計数器ﾚｼﾞ
ｽﾀは14に設定されなければなりません)
。R/Wﾋﾞ
ｯﾄ
に依存して主装置か従装置は
出力を許可します。このﾋﾞ
ｯﾄ
が設定(
1)
の場合、主装置読み込み動作が進行中です(
換言すると従装置がSDA線を駆動します)
。従
装置は応答後(
Ｅ)
にSCL線をLowに保持することができます。
6
.主装置によって停止条件(
Ｆ)
か新規開始条件(
再送開始条件)
が与えられるまで全て同方向で複数ﾊﾞ
ｲﾄ
が直ぐに転送できます。
従装置はより多くのﾃﾞ
ｰﾀを受信できない場合、最後に受信したﾊﾞ
ｲﾄﾃﾞ
ｰﾀに応答しません。主装置が読み込み動作を行うとき、最後
のﾊﾞ
ｲﾄ
が転送された後の応答ﾋﾞ
ｯﾄ
をLowに強制することよってこの動作を終了しなければなりません。
1
3
.
3
.
5.開始条件検出器
開始条件検出器は図13-6.
で示されます。SDA線はSCL線の有効な採取を保証するために(
50∼300ns
の範囲で)
遅延されます。開始
条件検出器は2線動作でだけ許可されます。
開始条件検出器は非同期に動作し、従ってﾊﾟ
ﾜｰﾀﾞ
ｳﾝ休止 図13-6.開始条件検出器回路構成
動作からﾌﾟ
ﾛｾｯｻを起動できます。けれども使用する規約が
USI
SI
F
SCL保持時間で制限を持つかもしれません。従ってこの場
D Q
D Q
ｸﾛｯｸ保持
合にこの特徴(
機能)
を使用する時にCKSELﾋｭｰｽﾞ
で設定す
遅延
る発振器起動時間(
15頁の「ｸﾛｯｸ体系」参照)
も考慮内に取り SDA
RQ
RQ
回路
入れられなければなりません。より多くの詳細については85
SCL
頁のUSI
SI
Fﾌﾗｸﾞ
記述を参照してください。
USI
SI
F書き込み
1
3
.
3
.
6.ｸﾛｯ
ｸ速度の考察
SCLとUSCKに対する最大周波数は f CK/2です。これは2線と3線の両動作での最大ﾃﾞ
ｰﾀ転送と受信速度でもあります。2線従装置動
作では従装置が更にﾃﾞ
ｰﾀを受信する準備ができるまで、2線ｸﾛｯｸ制御部がSCLを保持します。これは2線動作で実ﾃﾞ
ｰﾀ速度を減ら
すかもしれません。
1
3.
4.USI
での代替使用
USI
の柔軟な設計は直列通信が不要の時に他の作業への使用を許します。
1
3
.
4
.
1.半二重非同期ﾃﾞ
ｰﾀ転送
3線動作でのUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀの使用はｿﾌﾄ
ｳｪｱだけよりも簡潔で高性能のUART実装が可能で
す。
1
3
.
4
.
2.4
ﾋﾞ
ｯﾄ
計数器
4ﾋﾞ
ｯﾄ
計数器は溢れ割り込みとの自立型計数器として使用できます。この計数器が外部的に
ｸﾛｯｸ駆動される場合、両ｸﾛｯｸ端が計数値を増加(
+1)
することに注意してください。
1
3
.
4
.
3.1
2ﾋﾞ
ｯﾄ
計数器
4ﾋﾞ
ｯﾄ
USI
計数器と8ﾋﾞ
ｯﾄﾀｲﾏ/ｶｳﾝﾀの1つとの組み合わせは12ﾋﾞ
ｯﾄ
計数器を作成します。
1
3
.
4
.
4.ｴｯ
ｼﾞ
起動外部割り込み
4ﾋﾞ
ｯﾄ
計数器を最大値(
$F)
に設定することによって追加外部割り込みとして機能できます。溢れ
ﾌﾗｸﾞ
と割り込み許可ﾋﾞ
ｯﾄ
はこの外部割り込みに対して使用されます。この特徴(
機能)
はUSI
CS1
ﾋﾞ
ｯﾄ
によって選択(
=1)
されます。
1
3
.
4
.
5.ｿﾌﾄ
ｳｪ
ｱ割り込み
4ﾋﾞ
ｯﾄ
計数器の溢れ割り込みはｸﾛｯｸｽﾄ
ﾛｰﾌﾞ
によって起動するｿﾌﾄ
ｳｪｱ割り込みとして使用でき
ます。
85
1
3
.
5.USI
用 ﾚｼﾞ
ｽﾀ
1
3
.
5
.
1.USIﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
USIDa
t
aRe
g
i
s
t
e
r
)USI
DR
ﾋﾞ
ｯﾄ
$0F(
$2F)
Re
a
d/
Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) USI
DR
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
USI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
USI
DR)
は直接ｱｸｾｽすることができます。
USI
制御ﾚｼﾞ
ｽﾀ(
USI
CR)
のUSI
CS1,
0ﾋ
ﾞ
ｯﾄ
設定に依存して(
左)
ｼﾌﾄ
動作が実行されます。このｼﾌﾄ
動作は外部ｸﾛｯｸ端、ﾀｲﾏ/ｶｳﾝﾀ0比
較A一致により、またはUSI
CLKﾋﾞ
ｯﾄ
経由のｿﾌﾄ
ｳｪｱ直接によって同期することができます。ﾚｼﾞ
ｽﾀが書かれる同じ周期で直列ｸﾛｯｸが
起こると、ﾚｼﾞ
ｽﾀは書かれた値を含み、ｼﾌﾄ
は実行されません。
2または3線動作種別が選択されない(
USI
WM1,
0=
00)
時でも外部ﾃﾞ
ｰﾀ入力(
DI
/SDA)
と外部ｸﾛｯｸ入力(
USCK/SCL)
の両方が未だUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀによって使用され得ることに注意してください。
出力ﾋﾟ
ﾝ(
DOまたはSDA、動作種別依存)
は出力ﾗｯﾁを経由してUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀの最上位ﾋﾞ
ｯﾄ
(
ﾋﾞ
ｯﾄ
7)
に接続されます。出力ﾗｯﾁは違
う(
逆の)
ｸﾛｯｸ端でﾃﾞ
ｰﾀ入力が採取、及びﾃﾞ
ｰﾀ出力が変更されるのを保証します。このﾗｯﾁは外部ｸﾛｯｸ元が選択される(
USI
CS1=1)
時に直列ｸﾛｯｸ周期の前半中が透過(
ﾄ
ﾗﾝｽﾍﾟ
ｱﾚﾝﾄ
)
で、内部ｸﾛｯｸ元が使用される(
USI
CS1=0)
時に定常的な透過です。ﾗｯﾁが透過で
ある限り、新規MSBが書かれると、出力は直ちに変更されます。
USI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀからのﾃﾞ
ｰﾀ出力を許可するため、出力ﾋﾟ
ﾝに対応するﾃﾞ
ｰﾀ方向ﾚｼﾞ
ｽﾀ(
DDx
n)
が1に設定されなければならないことに
注意してください。
1
3
.
5
.
2.USIﾊﾞ
ｯﾌｧﾚｼﾞ
ｽﾀ(
USIBuf
f
e
rRe
g
i
s
t
e
r
)USI
BR
ﾋﾞ
ｯﾄ
$10(
$30)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R
0
0
(
LSB) USI
BR
R
0
R
0
R
0
R
0
R
0
R
0
R
0
ｼﾌﾄﾚｼﾞ
ｽﾀの内容は転送が完了される時にUSI
ﾊﾞ
ｯﾌｧﾚｼﾞ
ｽﾀ(
USI
BR)
へ格納され、CPUが受信したﾃﾞ
ｰﾀを読むとき、USI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
(
USI
DR:
直列ｼﾌﾄﾚｼﾞ
ｽﾀ)
をｱｸｾｽする代わりにUSI
ﾃﾞ
ｰﾀﾊﾞ
ｯﾌｧ(
USI
BR)
をｱｸｾｽできます。これはUSI
制御が微妙なﾀｲﾐ
ﾝｸﾞ
でなくなるた
め、他のﾌﾟ
ﾛｸﾞ
ﾗﾑ処理にも取り扱うためのCPU時間を与えます。USI
のﾌﾗｸﾞ
はUSI
DRを読む時と同様に設定されます。
1
3.
5
.
3
.USI
状態ﾚｼﾞ
ｽﾀ(
USISt
a
t
usRe
g
i
s
t
e
r
)USI
SR
ﾋﾞ
ｯﾄ
$0E(
$2E)
Re
a
d/Wr
i
t
e
初期値
7
6
5
USI
SI
F
USI
OI
F
USI
PF
R/W
0
R/W
0
R/W
0
4
3
2
1
0
USI
DC USI
CNT3 USI
CNT2 USI
CNT1 USI
CNT0 USI
SR
R
0
R/W
0
R/W
0
R/W
0
R/W
0
この状態ﾚｼﾞ
ｽﾀは割り込み要求ﾌﾗｸﾞ
、状態ﾌﾗｸﾞ
、計数器値を含みます。
■
ﾋﾞ
ｯﾄ
7-USI
SI
F:開始条件検出割り込み要求ﾌﾗｸﾞ(
St
a
r
tCondi
t
i
onI
nt
e
r
r
uptFl
a
g
)
2線動作選択時に開始条件が検出されると、USI
SI
Fﾌﾗｸﾞ
が設定(
1)
されます。出力禁止動作または3線動作の選択時、USCKﾋﾟ
ﾝのど
のｴｯｼﾞ
もがこのﾌﾗｸﾞ
を設定(
1)
します。
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
とUSI
制御ﾚｼﾞ
ｽﾀ(
USI
CR)
で開始条件検出許可(
USI
SI
E)
ﾋﾞ
ｯﾄ
が設定(
1)
の場合にこの
ﾌﾗｸﾞ
が設定(
1)
されると、割り込みが生成されます。このﾌﾗｸﾞ
はUSI
SI
Fﾋﾞ
ｯﾄ
への論理1書き込みによってのみ解除(
0)
されます。この
ﾋﾞ
ｯﾄ
の解除(
0)
は2線動作でのSCLの開始条件保持を解除(
開放)
します。
開始条件検出割り込みは全ての休止形態からﾌﾟ
ﾛｾｯｻを起動します。
■
ﾋﾞ
ｯﾄ
6-USI
OI
F:計数器溢れ割り込み要求ﾌﾗｸﾞ(
Count
e
rOv
e
r
f
l
owI
nt
e
r
r
uptFl
a
g
)
このﾌﾗｸﾞ
は4ﾋﾞ
ｯﾄ
計数器が溢れると(
換言すると15から0への遷移で)
設定(
1)
されます。SREGの全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
とUSI
CRで計数
器溢れ割り込み許可(
USI
OI
E)
ﾋﾞ
ｯﾄ
が設定(
1)
の場合にこのﾌﾗｸﾞ
が設定(
1)
されると、割り込みが生成されます。このﾌﾗｸﾞ
はUSI
OI
Fﾋﾞ
ｯﾄ
への論理1書き込みによってのみ解除(
0)
されます。このﾋﾞ
ｯﾄ
の解除(
0)
は2線動作でのSCLの計数器溢れ保持を解除(
開放)
します。
計数器溢れ割り込みはｱｲﾄ
ﾞ
ﾙ休止動作からﾌﾟ
ﾛｾｯｻを起動します。
■
ﾋﾞ
ｯﾄ
5-USI
PF:停止条件検出ﾌﾗｸﾞ(
St
opCond
i
t
i
onFl
a
g
)
2線動作が選択された時に停止条件が検出されると、USI
PFﾌﾗｸﾞ
が設定(
1)
されます。このﾌﾗｸﾞ
はこのﾋﾞ
ｯﾄ
への1書き込みによって解
除(
0)
されます。これが割り込み要求ﾌﾗｸﾞ
でないことに注意してください。この合図は2線ﾊﾞ
ｽ主装置調停の実装時に有用です。
■
ﾋﾞ
ｯﾄ
4-USI
DC:出力ﾃﾞ
ｰﾀ衝突ﾌﾗｸﾞ(
Da
t
aOut
putCol
l
i
s
i
onFl
a
g
)
USI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
USI
DR)
のﾋﾞ
ｯﾄ
7(
MSB)
が物理ﾋﾟ
ﾝ値と異なる時にこのﾋﾞ
ｯﾄ
は論理1です。このﾌﾗｸﾞ
は2線動作が使用される時にだけ有
効です。この合図は2線ﾊﾞ
ｽ主装置調停の実装時に有用です。
86
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
■
ﾋﾞ
ｯﾄ
3∼0-USI
CNT3∼0:計数器値 (
Count
e
rVa
l
ue
)
これらのﾋﾞ
ｯﾄ
は現在の4ﾋﾞ
ｯﾄ
計数器値を反映します。この4ﾋﾞ
ｯﾄ
計数器値はCPUによって直接的に読み書きできます。
この4ﾋﾞ
ｯﾄ
計数器は外部ｸﾛｯｸ端検出器、ﾀｲﾏ/ｶｳﾝﾀ0比較A一致、USI
CLKまたはUSI
TCｽﾄ
ﾛｰﾌﾞﾋﾞ
ｯﾄ
を使用するｿﾌﾄ
ｳｪｱのどれかに
よって生成した各ｸﾛｯｸに対して1つ増加します。このｸﾛｯｸ元はUSI
CS1,
0ﾋ
ﾞ
ｯﾄ
設定に依存します。外部ｸﾛｯｸ動作に対してUSI
TCｽﾄ
ﾛｰ
ﾌﾞﾋﾞ
ｯﾄ
への書き込みによって生成されるのをｸﾛｯｸに許す特別な特徴が付加されます。この特徴は外部ｸﾛｯｸ元(
USI
CS1=1)
設定と
USI
CLKへの1書き込みによって許可されます。
出力禁止動作(
USI
WM1,
0=
00)
が選択されている時でも、外部ｸﾛｯｸ入力(
USCK/SCL)
が未だ計数器によって使用されることに注意し
てください。
1
3
.
5
.
4.USI制御ﾚｼﾞ
ｽﾀ(
USICont
r
o
lRe
g
i
s
t
e
r
)USI
CR
ﾋﾞ
ｯﾄ
$0D(
$2D)
Re
a
d/Wr
i
t
e
初期値
7
USI
SI
E
R/W
0
6
5
4
3
2
1
USI
OI
E USI
WM1 USI
WM0 USI
CS1 USI
CS0 USI
CLK
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
0
USI
TC
W
0
USI
CR
W
0
この制御ﾚｼﾞ
ｽﾀは割り込み許可制御、動作種別設定、ｸﾛｯｸ選択設定、ｸﾛｯｸｽﾄ
ﾛｰﾌﾞ
を含みます。
■
ﾋﾞ
ｯﾄ
7-USI
SI
E:開始条件検出割り込み許可 (
St
a
r
tCondi
t
i
onI
nt
e
r
r
uptEna
b
l
e
)
このﾋﾞ
ｯﾄ
を1に設定することが開始条件検出割り込みを許可します。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
とUSI
SI
Eﾋﾞ
ｯﾄ
が1
に設定され、保留割り込みありなら、割り込みが直ちに実行されます。より多くの詳細については86頁の開始条件検出割り込み要求
ﾌﾗｸﾞ
(
USI
SI
F)
記述を参照してください。
■
ﾋﾞ
ｯﾄ
6-USI
OI
E:計数器溢れ割り込み許可 (
Count
e
rOv
e
r
f
l
owI
nt
e
r
r
uptEna
bl
e
)
このﾋﾞ
ｯﾄ
を1に設定することが計数器溢れ割り込みを許可します。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
とUSI
OI
Eﾋﾞ
ｯﾄ
が1に
設定され、保留割り込みありなら、割り込みが直ちに実行されます。より多くの詳細については86頁の計数器溢れ割り込み要求ﾌﾗｸﾞ
(
USI
OI
F)
記述を参照してください。
■
ﾋﾞ
ｯﾄ
5,
4-USI
WM1,
0:
動作種別選択 (
Wi
r
eMode
)
これらのﾋﾞ
ｯﾄ
は表13
-1.
で示されるように使用されるべき動作種別(
2または3線動作)
を設定します。
基本的に出力の機能だけがこれらのﾋﾞ
ｯﾄ
によって影響を及ぼされます。ﾃﾞ
ｰﾀとｸﾛｯｸ入力は選択した動作種別によって影響を及ぼさ
れず、常に同じ機能を持ちます。従って出力が禁止される時でもｼﾌﾄﾚｼﾞ
ｽﾀと計数器は外部的にｸﾛｯｸ駆動でき、入力ﾃﾞ
ｰﾀが採取さ
れます。
表13-1.USI
操作とUSI
WM1,
0の関係
USI
WM1 USI
WM0
説明
出力、ｸﾛｯｸ保持、開始条件検出器は禁止。ﾎﾟ
ｰﾄﾋﾟ
ﾝは標準として動作。
0
0
0
1
1
1
3線動作。DO,
DI
,
USCKﾋﾟ
ﾝを使用。
ﾃﾞ
ｰﾀ出力(
DO)
ﾋﾟ
ﾝはPORTBﾚｼﾞ
ｽﾀの対応ﾋﾞ
ｯﾄ
を無視します。けれども対応するDDRBﾋﾞ
ｯﾄ
は未だﾃﾞ
ｰﾀ方
向を制御します。ﾎﾟ
ｰﾄﾋﾟ
ﾝが入力として設定(
DDBn=0)
されると、そのﾋﾟ
ﾝのﾌﾟ
ﾙｱｯﾌﾟ
はPORTBﾋﾞ
ｯﾄ
によって
制御されます。
ﾃﾞ
ｰﾀ入力(
DI
)
と直列ｸﾛｯｸ(
USCK)
ﾋﾟ
ﾝは標準ﾎﾟ
ｰﾄ
操作に影響を及ぼしません。主装置として動作する時の
ｸﾛｯｸﾊﾟ
ﾙｽはﾃﾞ
ｰﾀ方向が出力に設定されている(
DDBn=1)
間のPORTBﾚｼﾞ
ｽﾀの交互切り替えによってｿﾌﾄ
ｳｪｱで生成されます。USI
CRのUSI
TCﾋﾞ
ｯﾄ
がこの目的に使用できます。
0
2線動作。SDA(
DI
)
とSCL(
USCK)
ﾋﾟ
ﾝを使用。(
注1)
直列ﾃﾞ
ｰﾀ(
SDA)
と直列ｸﾛｯｸ(
SCL)
ﾋﾟ
ﾝは双方向でｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ出力駆動を使用します。この出力駆動部は
DDRBﾚｼﾞ
ｽﾀでSDAとSCLに対応するﾋﾞ
ｯﾄ
の設定(
=1)
によって許可されます。
SDAﾋﾟ
ﾝに対して出力駆動部が許可されると、出力駆動部はUSI
ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
USI
DR)
の出力またはPORTB
ﾚｼﾞ
ｽﾀの対応ﾋﾞ
ｯﾄ
が0ならばSDA線をLowに強制します。さもなければ、SDA線は駆動されません(
換言する
と開放されます)
。SCLﾋﾟ
ﾝ出力駆動部が許可されると、SCL線はPORTBﾚｼﾞ
ｽﾀの対応ﾋﾞ
ｯﾄ
が0なら、または
開始条件検出器によってLowを強制されます。さもなければSCL線は駆動されません。
SCL線は出力が許可され、開始条件検出器が開始条件を検出すると、Lowに保持されます。開始条件検
出ﾌﾗｸﾞ
(
USI
SI
F)
の解除(
0)
がその線を開放します。SDAとSCLﾋﾟ
ﾝ入力はこの動作の許可によって影響を及
ぼされません。SDAとSCLﾋﾟ
ﾝのﾌﾟ
ﾙｱｯﾌﾟ
は2線動作で禁止されます。
1
2線動作。SDAとSCLﾋﾟ
ﾝを使用。
計数器溢れが起きた時から計数器溢れﾌﾗｸﾞ
(
USI
OI
F)
が解除(
0)
されるまでにもSCL線がLowに保持される
ことを除いて、上の2線動作と同じ動作です。
注1:DI
とUSCKﾋﾟ
ﾝは動作種別間での混乱を避けるため、各々直列ﾃﾞ
ｰﾀ(
SDA)
と直列ｸﾛｯｸ(
SCL)
に改称されます。
87
■
ﾋﾞ
ｯﾄ
3,
2-USI
CS1,
0:
ｸﾛｯｸ選択 (
Cl
oc
kSour
c
eSe
l
e
c
t
)
これらのﾋﾞ
ｯﾄ
はｼﾌﾄﾚｼﾞ
ｽﾀと計数器に対するｸﾛｯｸ元を設定します。外部ｸﾛｯｸ元(
USCK/SCL)
を使用する時にﾃﾞ
ｰﾀ出力ﾗｯﾁはﾃﾞ
ｰﾀ
入力(
DI
/SDA)
の採取の逆端で出力が変更されるのを保証します。ﾀｲﾏ/ｶｳﾝﾀ0比較A一致またはｿﾌﾄ
ｳｪｱｽﾄ
ﾛｰﾌﾞ
が選択されると、出
力ﾗｯﾁは透過で、従って出力は直ちに変更されます。USI
CS1,
0ﾋ
ﾞ
ｯﾄ
の解除(
=00)
がｿﾌﾄ
ｳｪｱｽﾄ
ﾛｰﾌﾞ
選択を許可します。この選択を使
用する時のUSI
CLKﾋﾞ
ｯﾄ
への1書き込みはｼﾌﾄﾚｼﾞ
ｽﾀと計数器の両方をｸﾛｯｸ駆動します。外部ｸﾛｯｸ元(
USI
CS1=1)
に対してUSI
CLK
ﾋﾞ
ｯﾄ
はもはやｽﾄ
ﾛｰﾌﾞ
として使用されませんが、外部ｸﾛｯｸとUSI
TCｽﾄ
ﾛｰﾌﾞﾋﾞ
ｯﾄ
によるｿﾌﾄ
ｳｪｱｸﾛｯｸ間を選択します。
表13-2.
はｼﾌﾄﾚｼﾞ
ｽﾀと4
ﾋﾞ
ｯﾄ
計数器に対して使用されるｸﾛｯｸ元とUSI
CS1,
0
、USI
CLK設定間の関連を示します。
表13-2.USI
CS1,
0とUSI
CLK設定との関係
USI
CS1
USI
CS0
USI
CLK
0
0
0
1
1
X
0
0
1
1
0
1
1
■
ｼﾌﾄﾚｼﾞ
ｽﾀｸﾛｯｸ元
ｸﾛｯｸなし
ｿﾌﾄ
ｳｪｱｸﾛｯｸｽﾄ
ﾛｰﾌﾞ(
USI
CLK)
ﾀｲﾏ/ｶｳﾝﾀ0比較A一致
外部ｸﾛｯｸ上昇端
外部ｸﾛｯｸ下降端
外部ｸﾛｯｸ上昇端
外部ｸﾛｯｸ下降端
4ﾋﾞ
ｯﾄ
計数器ｸﾛｯｸ元
ｸﾛｯｸなし
ｿﾌﾄ
ｳｪｱｸﾛｯｸｽﾄ
ﾛｰﾌﾞ(
USI
CLK)
ﾀｲﾏ/ｶｳﾝﾀ0比較A一致
外部ｸﾛｯｸ両端
ｿﾌﾄ
ｳｪｱｸﾛｯｸｽﾄ
ﾛｰﾌﾞ(
USI
TC)
ﾋﾞ
ｯﾄ
1-USI
CLK:ｸﾛｯｸｽﾄ
ﾛｰﾌﾞ(
Cl
oc
kSt
r
obe
)
ｿﾌﾄ
ｳｪｱｽﾄ
ﾛｰﾌﾞ
選択が選ばれるように行うことによってUSI
CS1,
0ﾋ
ﾞ
ｯﾄ
がｾﾞ
ﾛ(
=00)
に設定されるなら、このﾋﾞ
ｯﾄ
位置への1書き込みは
ｼﾌﾄﾚｼﾞ
ｽﾀを1段ｼﾌﾄ
して計数器を1つ増加します。このｸﾛｯｸｽﾄ
ﾛｰﾌﾞ
が実行される時、直ちに、換言すると同じ命令周期内で出力が
替わります。ｼﾌﾄﾚｼﾞ
ｽﾀ内にｼﾌﾄ
した値は直前の命令周期で採取されます。このﾋﾞ
ｯﾄ
は0として読まれます。
外部ｸﾛｯｸ元が選択される(
USI
CS1=1)
と、USI
CLK機能はｸﾛｯｸｽﾄ
ﾛｰﾌﾞ
からｸﾛｯｸ選択ﾚｼﾞ
ｽﾀに変更されます。この場合のUSI
CLK
ﾋﾞ
ｯﾄ
の設定(
1)
は4ﾋﾞ
ｯﾄ
計数器に対するｸﾛｯｸ元としてのUSI
TCｽﾄ
ﾛｰﾌﾞ
を選びます(
表13-2.
参照)
。
■
ﾋﾞ
ｯﾄ
0-USI
TC:ｸﾛｯｸ値切り替え (
Tog
g
l
eCl
oc
kPor
tPi
n)
このﾋﾞ
ｯﾄ
位置に1を書くことはUSCK/SCL値を0から1、または1から0のどちらかへ切り替えます。この切り替えはﾃﾞ
ｰﾀ方向ﾚｼﾞ
ｽﾀでの
設定と無関係ですが、PORT値がﾋﾟ
ﾝで見られるべきなら、DDA2またはDDB2が出力として設定(
=1)
されなければなりません。この特
徴は主装置を実現する時の容易なｸﾛｯｸ生成を許します。このﾋﾞ
ｯﾄ
は0として読まれます。
外部ｸﾛｯｸ元が選択され(
USI
CS1=1)
、USI
CLKﾋﾞ
ｯﾄ
が1に設定されると、USI
TCｽﾄ
ﾛｰﾌﾞﾋﾞ
ｯﾄ
への書き込みは直接的に4ﾋﾞ
ｯﾄ
計数器を
ｸﾛｯｸ駆動します。これは主装置として動作する時に転送が行われる時の早い検出を許します。
1
3.
5.
5.USIﾋﾟ
ﾝ位置ﾚｼﾞ
ｽﾀ(
USIPi
nPos
i
t
i
onRe
g
i
s
t
e
r
)USI
PP
ﾋﾞ
ｯﾄ
$11(
$31)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
-
-
-
-
-
-
-
R
0
R
0
R
0
R
0
R
0
R
0
R
0
0
USI
POS USI
PP
R/W
0
ﾋﾞ
ｯﾄ
7∼1-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
1-USI
POS:USIﾋﾟ
ﾝ位置 (
USIPi
nPos
i
t
i
o
n)
このﾋﾞ
ｯﾄ
の1への設定がUSI
ﾋﾟ
ﾝ位置を変更します。既定ﾋﾟ
ﾝとしてPB2∼PB0がUSI
ﾋﾟ
ﾝ機能用に使用されますが、このﾋﾞ
ｯﾄ
への1設定
時にUSI
POSﾋﾞ
ｯﾄ
はUSI
ﾋﾟ
ﾝ機能をPA2∼PA0ﾋﾟ
ﾝに設定します。
88
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
4
.ｱﾅﾛｸﾞ
比較器
図141.ｱﾅﾛｸﾞ
比較器部構成図
内部1.
1V
基準電圧
ACBG
ACM2∼0
AI
N0
AI
N1
AI
N2
VCC
多重切替器
ｱﾅﾛｸﾞ
比較器は選択可能な非反転入力(
AI
N0,
AI
N1,
AI
N2)
ﾋﾟ
ﾝと選択可能な反転入力(
AI
N0,
AI
N1,
AI
N2)
ﾋﾟ
ﾝの入力値
を比較します。非反転ﾋﾟ
ﾝの電圧が反転ﾋﾟ
ﾝの電圧よりも高
い時にｱﾅﾛｸﾞ
比較器制御/状態ﾚｼﾞ
ｽﾀA(
ACSRA)
のｱﾅﾛｸﾞ
比較器出力(
ACO)
ﾋﾞ
ｯﾄ
が設定(
1)
されます。この比較器は
ｱﾅﾛｸﾞ
比較器専用の独立した割り込みを起動できます。使
用者は比較器出力の上昇端、下降端、またはその両方で
割り込み起動を選べます。この比較器とその周辺論理回
路の構成図は図141.
で示されます。
ｱﾅﾛｸﾞ
比較器ﾋﾟ
ﾝ配置については2頁の「ﾋﾟ
ﾝ配置」と38頁
の表10-3.
を参照してください。
ADC入力(
A/D多重器出力)
使用を可能とするには、24頁
の「電力削減ﾚｼﾞ
ｽﾀ(
PRR)
」のPRADCﾋﾞ
ｯﾄ
が0でなければな
りません(
訳注:
共通性から本行追加)
。
ACME
ADEN
A/D
多重器出力
ACD
+
-
ACI
E
割り込み
選択
ACI
S1 ACI
S0
HSEL
HLEV
ｱﾅﾛｸﾞ
比較器
割り込み
ACI
ACO
注:A/D多重器出力については以下の表14-1.
をご覧ください。
1
4.
1
.ｱﾅﾛｸﾞ
比較器入力選択
A/D変換器が利得増幅器なしのｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
としての設定されるとき、ｱﾅﾛｸﾞ
比較器への反転入力取り替えにADC10∼0のどれかを
選択することができます。A/D変換の多重器がこの入力選択に使用され、従ってこの機能を利用するためにA/D変換部がOFF(
動作
禁止)
にされなければなりません。ACSRAのｱﾅﾛｸﾞ
比較器多重器許可(
ACME)
ﾋﾞ
ｯﾄ
が設定(
1)
され、A/D変換部がOFF(
ADCSRAの
ADENﾋﾞ
ｯﾄ
が0)
にされるなら、表14-1.
で示されるようにADMUXのﾁｬﾈﾙ選択(
MUX5∼0)
ﾋﾞ
ｯﾄ
がｱﾅﾛｸﾞ
比較器への反転入力を取り替え
るための入力ﾋﾟ
ﾝを選択します。ACMEが解除(
0)
、またはADENが設定(
1)
されると、AI
N0,
AI
N1,
AI
N2のどれかがｱﾅﾛｸﾞ
比較器への反
転入力に印加されます。
表14-1.ｱﾅﾛｸﾞ
比較器入力選択
ACME ADEN MUX5∼0 ACM2∼0 非反転入力 反転入力 ACME ADEN
000
AI
N0
AI
N1
001
AI
N0
AI
N2
010
AI
N1
AI
N0
0
x
xxxxxx
011
AI
N1
AI
N2
100
AI
N2
AI
N0
101,
110,
111
AI
N2
AI
N1
1
xxxxxx 000
AI
N0
AI
N1
000
AI
N0
ADC0
000000 01x
AI
N1
ADC0
1xx
AI
N2
ADC0
1
0
000
AI
N0
ADC1
000001 01x
AI
N1
ADC1
1xx
AI
N2
ADC1
1
0
000
AI
N0
ADC2
000010 01x
AI
N1
ADC2
1xx
AI
N2
ADC2
000
AI
N0
ADC3
000011 01x
AI
N1
ADC3
1xx
AI
N2
ADC3
000100 000
AI
N0
ADC4
MUX5∼0 ACM2∼0 非反転入力 反転入力
01x
AI
N1
ADC4
000100
1xx
AI
N2
ADC4
000
AI
N0
ADC5
000101 01x
AI
N1
ADC5
1xx
AI
N2
ADC5
000
AI
N0
ADC6
000110 01x
AI
N1
ADC6
1xx
AI
N2
ADC6
000
AI
N0
ADC7
000111 01x
AI
N1
ADC7
1xx
AI
N2
ADC7
000
AI
N0
ADC8
001000 01x
AI
N1
ADC8
1xx
AI
N2
ADC8
000
AI
N0
ADC9
001001 01x
AI
N1
ADC9
1xx
AI
N2
ADC9
000
AI
N0
ADC10
001010 01x
AI
N1
ADC10
1xx
AI
N2
ADC10
89
1
4
.
2.ｱﾅﾛｸﾞ
比較器用ﾚｼﾞ
ｽﾀ
1
4
.
2
.
1.ｱﾅﾛｸﾞ
比較器 制御/状態ﾚｼﾞ
ｽﾀA(
Ana
l
ogCompa
r
a
t
orCont
r
ola
ndSt
a
t
usRe
g
i
s
t
e
rA)ACSRA
ﾋﾞ
ｯﾄ
$08(
$28)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
ACD
ACBG
ACO
ACI
ACI
E
ACME
ACI
S1
ACI
S0
R/W
0
R/W
0
R
不定
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ACSRA
ﾋﾞ
ｯﾄ
7-ACD:ｱﾅﾛｸﾞ
比較器禁止 (
Ana
l
ogComp
a
r
a
t
orDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、ｱﾅﾛｸﾞ
比較器への電力がOFFにされます。このﾋﾞ
ｯﾄ
はｱﾅﾛｸﾞ
比較器をOFFにするために何時でも設
定(
1)
できます。これは通常動作やｱｲﾄ
ﾞ
ﾙ動作で電力消費を削減します。ACDﾋﾞ
ｯﾄ
を変更する時にACSRAのｱﾅﾛｸﾞ
比較器割り込み許
可(
ACI
E)
ﾋﾞ
ｯﾄ
を解除(
0)
することによってｱﾅﾛｸﾞ
比較器割り込みが禁止されなければなりません。さもなければ、このﾋﾞ
ｯﾄ
が変更される
時に割り込みが起こり得ます。
■
ﾋﾞ
ｯﾄ
6-ACBG:基準電圧選択 (
Ana
l
ogCompa
r
a
t
orBa
ndg
a
pSe
l
e
c
t
)
このﾋﾞ
ｯﾄ
が設定(
1)
されると、内部基準電圧(
公称1.
1V)
がｱﾅﾛｸﾞ
比較器への非反転入力に置き換わります。内部基準電圧選択はA/D
変換多重器選択(
ADMUX)
ﾚｼﾞ
ｽﾀの基準電圧選択(
REFS2∼0)
ﾋﾞ
ｯﾄ
によって行われます。この(
ACBG)
ﾋﾞ
ｯﾄ
が解除(
0)
されると、ｱﾅﾛｸﾞ
比
較器制御/状態ﾚｼﾞ
ｽﾀB(
ACSRB)
のｱﾅﾛｸﾞ
比較器入力選択(
ACM2∼0)
ﾋﾞ
ｯﾄ
に依存してAI
N0,
AI
N1またはAI
N2がｱﾅﾛｸﾞ
比較器の非反
転入力に印加されます。
■
ﾋﾞ
ｯﾄ
5-ACO:ｱﾅﾛｸﾞ
比較器出力 (
Ana
l
ogComp
a
r
a
t
orOut
put
)
ｱﾅﾛｸﾞ
比較器の出力は同期化され、その後に直接ACOへ接続されます。この同期化は1∼2ｸﾛｯｸ周期の遅延をもたらします。
■
ﾋﾞ
ｯﾄ
4-ACI:ｱﾅﾛｸﾞ
比較器割り込み要求ﾌﾗｸﾞ(
Ana
l
ogCompa
r
a
t
orI
nt
e
r
r
uptFl
a
g
)
このﾋﾞ
ｯﾄ
は比較器出力での出来事がACSRAのｱﾅﾛｸﾞ
比較器割り込み条件(
ACI
S1,
0)
ﾋﾞ
ｯﾄ
によって定義した割り込み方法で起動する
時に設定(
1)
されます。ACSRAのｱﾅﾛｸﾞ
比較器割り込み許可(
ACI
E)
ﾋﾞ
ｯﾄ
が設定(
1)
され、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されていると、ｱﾅﾛｸﾞ
比較器割り込みﾙｰﾁﾝが実行されます。対応する割り込み処理ﾍﾞ
ｸﾀを実行すると、ACI
はﾊｰﾄ
ﾞ
ｳｪｱ
によって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
へ論理1を書くことによってもACI
は解除(
0)
されます。
■
ﾋﾞ
ｯﾄ
3-ACI
E:ｱﾅﾛｸﾞ
比較器割り込み許可 (
Ana
l
ogCompa
r
a
t
orI
nt
e
r
r
uptEna
bl
e
)
ACI
Eﾋﾞ
ｯﾄ
が論理1を書かれ、ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されていると、ｱﾅﾛｸﾞ
比較器割り込みが活性
(
有効)
にされます。論理0を書かれると、この割り込みは禁止されます。
■
ﾋﾞ
ｯﾄ
2-ACME:ｱﾅﾛｸﾞ
比較器多重器許可 (
Ana
l
ogCompa
r
a
t
orMul
t
i
pl
e
x
e
rEna
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれ、A/D変換部がOFF(
ADCSRAのADENﾋﾞ
ｯﾄ
が0)
にされると、A/D変換の多重器がｱﾅﾛｸﾞ
比較器への反転
入力を選択します。このﾋﾞ
ｯﾄ
が論理0を書かれると、ACSRBのACM2∼0ﾋﾞ
ｯﾄ
に依存してAI
N0,
AI
N1またはAI
N2がｱﾅﾛｸﾞ
比較器の反転
入力に印加されます。このﾋﾞ
ｯﾄ
の詳細な記述については89頁の表1
4-1.
をご覧ください。
■
ﾋﾞ
ｯﾄ
1,
0-ACI
S1,
0:
ｱﾅﾛｸﾞ
比較器割り込み条件 (
Ana
l
ogCompa
r
a
t
orI
nt
e
r
r
uptModeSe
l
e
c
t
)
これらのﾋﾞ
ｯﾄ
は比較器のどの事象がｱﾅﾛｸﾞ
比較器割り込みを起動 表14-2.ｱﾅﾛｸﾞ
比較器割り込み条件選択
するのかを決めます。各種設定は表14-2.
で示されます。
ACI
S1
ACI
S0
割り込み発生条件
ACI
S1,
ACI
S0ﾋﾞ
ｯﾄ
を変更する時にACSRAのｱﾅﾛｸﾞ
比較器割り込み
0
0
比較器出力の変移 (
ﾄ
ｸﾞ
ﾙ)
許可(
ACI
E)
ﾋﾞ
ｯﾄ
を解除(
0)
することによってｱﾅﾛｸﾞ
比較器割り込みが
0
1
(
予約)
禁止されなければなりません。さもなければ、これらのﾋﾞ
ｯﾄ
が変更さ
1
0
比較器出力の下降端
れる時に割り込みが起き得ます。
1
1
比較器出力の上昇端
90
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
4
.
2
.
2.ｱﾅﾛｸﾞ
比較器 制御/状態ﾚｼﾞ
ｽﾀB(
Ana
l
ogCompa
r
a
t
orCont
r
ola
ndSt
a
t
usRe
g
i
s
t
e
rB)ACSRB
ﾋﾞ
ｯﾄ
$09(
$29)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
HSEL
HLEV
-
-
-
ACM2
ACM1
ACM0
R/W
0
R/W
0
R
0
R
0
R
0
R/W
0
R/W
0
R/W
0
ACSRB
ﾋﾞ
ｯﾄ
7-HSEL:ﾋｽﾃﾘｼｽ許可 (
Hy
s
t
e
r
e
s
i
sSe
l
e
c
t
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、ｱﾅﾛｸﾞ
比較器のﾋｽﾃﾘ
ｼｽがONにされます。ﾋｽﾃﾘ
ｼｽﾚﾍﾞ
ﾙはHLEVﾋﾞ
ｯﾄ
によって選択されます。
■
ﾋﾞ
ｯﾄ
6-HLEV:ﾋｽﾃﾘｼｽﾚﾍﾞ
ﾙ選択 (
Hy
s
t
e
r
e
s
i
sLe
v
e
l
)
ﾋｽﾃﾘ
ｼｽ許可(
HSEL)
ﾋﾞ
ｯﾄ
によってﾋｽﾃﾘ
ｼｽが許可されると、ﾋｽﾃﾘ
ｼｽﾚﾍﾞ
ﾙ選択(
HLEV)
ﾋﾞ
ｯﾄ
が20mV(
HLEV=0)
または50mV(
HLEV=1)
のどちらかのﾋｽﾃﾘ
ｼｽﾚﾍﾞ
ﾙを選択します。
■
ﾋﾞ
ｯﾄ
5∼3-Res:予約 (
Re
s
e
r
v
e
d)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
ﾋﾞ
ｯﾄ
2∼0-ACM2∼0:ｱﾅﾛｸﾞ
比較器入力選択 (
Ana
l
ogCompa
r
a
t
orMul
t
i
pl
e
x
e
r
)
ｱﾅﾛｸﾞ
比較器入力選択ﾋﾞ
ｯﾄ
はｱﾅﾛｸﾞ
比較器の非反転と反転の入力ﾋﾟ
ﾝを選択します。各種設定は表14-1.
で示されます。
■
1
4.
2.
3.ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ0(
Di
g
i
t
a
lI
nputDi
s
a
bl
eRe
g
i
s
t
e
r0)DI
DR0
ﾋﾞ
ｯﾄ
$01(
$21)
Re
a
d/
Wr
i
t
e
初期値
■
7
6
5
4
ADC6D ADC5D ADC4D ADC3D
R/W
0
R/W
0
R/W
0
R/W
0
3
AREFD
2
1
0
ADC2D ADC1D ADC0D DI
DR0
R/W
0
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼4,
2∼0-ADC6D∼ADC0D:ADC6∼0ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止 (
ADC6∼0Di
g
i
t
a
lI
nputDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、対応するADCnﾋﾟ
ﾝのﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部が禁止されます。このﾋﾞ
ｯﾄ
が設定(
1)
されると、対応するﾎﾟ
ｰﾄ
入力ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
(
PI
Nx
)
は常に0として読みます。ｱﾅﾛｸﾞ
信号がADC6∼0ﾋﾟ
ﾝに印加され、そのﾋﾟ
ﾝからのﾃﾞ
ｼﾞ
ﾀﾙ入力が必要とされな
い時にﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部での消費電力を削減するため、そのﾋﾞ
ｯﾄ
は論理1を書かれるべきです。
■
ﾋﾞ
ｯﾄ
3-AREFD:AREFﾃﾞ
ｼﾞ
ﾀﾙ入力禁止 (
AREF Di
g
i
t
a
lI
nputDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、AREFﾋﾟ
ﾝのﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部が禁止されます。このﾋﾞ
ｯﾄ
が設定(
1)
されると、対応するﾎﾟ
ｰﾄ
入力ﾚｼﾞ
ｽ
ﾀのﾋﾞ
ｯﾄ
(
PI
Nx
)
は常に0として読みます。ｱﾅﾛｸﾞ
信号がAREFﾋﾟ
ﾝに印加され、そのﾋﾟ
ﾝからのﾃﾞ
ｼﾞ
ﾀﾙ入力が必要とされない時にﾃﾞ
ｼﾞ
ﾀﾙ
入力緩衝部での消費電力を削減するため、そのﾋﾞ
ｯﾄ
は論理1を書かれるべきです。
1
4.
2.
4.ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ1(
Di
g
i
t
a
lI
nputDi
s
a
bl
eRe
g
i
s
t
e
r1)DI
DR1
ﾋﾞ
ｯﾄ
$02(
$22)
Re
a
d/
Wr
i
t
e
初期値
■
7
6
5
4
ADC10D ADC9D ADC8D ADC7D
R/W
0
R/W
0
R/W
0
R/W
0
3
2
1
0
-
-
-
-
R
0
R
0
R
0
R
0
DI
DR1
ﾋﾞ
ｯﾄ
7∼4-ADC10D∼ADC7D:ADC10∼7ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止 (
ADC10∼7Di
g
i
t
a
lI
nputDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、対応するADCnﾋﾟ
ﾝのﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部が禁止されます。このﾋﾞ
ｯﾄ
が設定(
1)
されると、対応するﾎﾟ
ｰﾄ
入力ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
(
PI
Nx
)
は常に0として読みます。ｱﾅﾛｸﾞ
信号がADC10∼7ﾋﾟ
ﾝに印加され、そのﾋﾟ
ﾝからのﾃﾞ
ｼﾞ
ﾀﾙ入力が必要とされな
い時にﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部での消費電力を削減するため、そのﾋﾞ
ｯﾄ
は論理1を書かれるべきです。
■
ﾋﾞ
ｯﾄ
3∼0-Res:予約 (
Re
s
e
r
v
e
dBi
t
s
)(
訳注:
共通性から本項追加)
これらのﾋﾞ
ｯﾄ
は将来の使用に対して予約されています。将来のﾃﾞ
ﾊﾞ
ｲｽとの共通性のため、DI
DR1が書かれるとき、これらのﾋﾞ
ｯﾄ
は0が
書かれなければなりません。
91
1
5
.A/
D変換器
1
5
.
1.特徴
■
■
■
■
■
■
■
■
■
10ﾋﾞ
ｯﾄ
分解能
積分性非直線誤差1.
0LSB
絶対精度±2LSB
変換時間13
μs
最大分解能で15k
SPS(
採取/s
)
11の多重化されたｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力ﾁｬﾈﾙ
16の差動入力対
15の選択可能な利得付き差動入力対
温度感知器入力ﾁｬﾈﾙ
■
■
■
■
■
■
■
■
■
A/D変換結果読み出しに対する任意の左揃え
0∼AVCCA/D変換入力電圧範囲
選択可能な1.
1V/2.
56VA/D変換基準電圧
連続と単独の変換動作
割り込み元の自動起動によるA/D変換開始
A/D変換完了割り込み
休止形態雑音低減機能
単極性/両極性入力動作
入力極性反転動作
1
5
.
2.概要
10ﾋﾞ
ｯﾄ
逐次比較A/D変換器が特徴です。このA/D変換器はPA7∼PA0とPB7∼PB4で構成した16の差動電圧入力の組み合わせと、
11のｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
電圧入力を許す11ﾁｬﾈﾙのｱﾅﾛｸﾞ
多重器に接続されます。差動入力はA/D変換前の差動入力電圧で×1、×8、×
2
0、×32の増幅段を提供する、設定可能な利得段が装備されます。ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
電圧入力は0V(
GND)
が基準です。
このA/D変換器はA/D変換器への入力電圧が変換中に一定の値で保持されることを保証する採取&保持(
S/H)
回路を含みます。
A/D変換部の構成図は図15-1.
で示されます。
公称1.
1Vまたは2.
56Vの内蔵基準電圧がﾁｯﾌﾟ
上で提供されます。2.
56V内部基準電圧は雑音特性向上のため、任意でｺﾝﾃﾞ
ﾝｻによ
ってAREF(
PA3)
ﾋﾟ
ﾝで外部的にﾃﾞ
ｶｯﾌﾟ
(
雑音分離)
できます。代わりにVCCがｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞﾁｬﾈﾙ用の基準電圧として使用できます。内
部基準電圧をOFFにして外部基準電圧を使用する任意選択もあります。これらの任意選択はA/D制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
と
A/D変換多重器選択(
ADMUX)
ﾚｼﾞ
ｽﾀの基準電圧選択(
REFS2∼0)
ﾋﾞ
ｯﾄ
を使用して選択されます。
2
4頁での「電力削減ﾚｼﾞ
ｽﾀ(
PRR)
」のPRADCﾋﾞ
ｯﾄ
はA/D変換部を許可するために0を書かれなければなりません。
図1
51
.A/
D変換器部構成図
前置
分周器
-
変換制御回路
10ﾋﾞ
ｯﾄ
DAC
+
+
利得選択
87
S&H比較器
+
-
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
利得増幅器
A/D多重器出力
(
ｱﾅﾛｸﾞ
比較器へ)
0
A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
(
ADCH/ADCL)
ADPS2
ADPS1
ADPS0
ADEN
ADSC
ADATE
(
ADI
F)
ADTS2∼0
REFS2
MUX5
BI
N
GSEL
MUX4∼0
ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
/差動選択
反転入力
多重器
92
起動元
選択
A/D変換制御/状態
ﾚｼﾞ
ｽﾀA(
ADCSRA)
START
MUX復号器
非反転入力
多重器
1
.
1
V
内部基準電圧
GND
温度感知器
(
ADC1
1
)
ADC1
0
ADC9
ADC8
ADC7
ADC6
ADC5
ADC4
ADC3
ADC2
ADC1
ADC0
15
A/D変換制御/状態
A/D多重器選択
ｽﾀB(
ADCSRB)
ﾚｼﾞ
ｽﾀ(
ADMUX) ﾚｼﾞ
REFS1
REFS0
ADLAR
1.
1
V/
2
.
5
6
V
内部基準電圧
A/D変換完了
割り込み
8
-b
i
tDa
t
aBus
AVCC
AREF
ADI
F
ADI
E
ADC9∼0
各種割り込み要求ﾌﾗｸﾞ
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
5
.
3.操作
A/D変換部は逐次比較を通してｱﾅﾛｸﾞ
入力電圧を10ﾋﾞ
ｯﾄ
のﾃﾞ
ｼﾞ
ﾀﾙ値に変換します。最小値はGNDを表し、最大値はVCC電圧、
AREFﾋﾟ
ﾝの電圧、または1.
1V/2.
56V内部基準電圧を表します。
A/D変換器用の基準電圧はADCSRBとA/D多重器選択ﾚｼﾞ
ｽﾀ(
ADMUX)
の基準電圧選択(
REFS2∼0)
ﾋﾞ
ｯﾄ
への書き込みによって選
択できます。VCC電源、AREFﾋﾟ
ﾝ、または1.
1V/2.
56V内部基準電圧がA/D変換器基準電圧として選択できます。任意で2.
56V内部
基準電圧は雑音耐性を改善するためにAREFﾋﾟ
ﾝで外部ｺﾝﾃﾞ
ﾝｻによってﾃﾞ
ｶｯﾌﾟ
(
雑音結合減少)
ができます。
ｱﾅﾛｸﾞ
入力ﾁｬﾈﾙと差動利得はA/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
とADMUXのﾁｬﾈﾙ選択(
MUX5∼0)
ﾋﾞ
ｯﾄ
への書き込みによって
選択されます。11のADC入力ﾋﾟ
ﾝ(
ADC10∼0)
のどれもがA/D変換器のｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力として選択できます。差動利得増幅器への
非反転及び反転入力は表15-6.
で記述されます。
差動ﾁｬﾈﾙが選択されると、差動利得段は選択した入力ﾁｬﾈﾙ対間の差電圧を、ADCSRBとADMUXのMUX5∼0ﾋﾞ
ｯﾄ
とADCSRBの利
得選択(
GSEL)
ﾋﾞ
ｯﾄ
の設定に従って、1,
8,
20または32倍の選択した増幅率で増幅します。それからこの増幅した値はA/D変換器の入
力になります。ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞﾁｬﾈﾙが使用されると、利得増幅器全体が迂回(
無視)
されます。
同じADC入力が差動利得増幅器への反転と非反転の両方の入力として選択されると、利得段と変換回路の残留ｵﾌｾｯﾄ
が変換結果
として直接測定できます。この数値はｵﾌｾｯﾄ
誤差を1LSB以下に減らすために、同じ利得設定で後続する変換(
結果)
から減算できま
す。
ﾁｯﾌﾟ
上の温度感知器はADC11ﾁｬﾈﾙがA/D変換器入力として使用されるとき、(
即ち)
ADCSRBとADMUXのMUX5∼0ﾋﾞ
ｯﾄ
への'
11111
1'
書き込みによって選択されます。
A/D変換部はA/D変換制御/状態ﾚｼﾞ
ｽﾀA(
ADCSRA)
のA/D許可(
ADEN)
ﾋﾞ
ｯﾄ
の設定(
1)
によって(
動作が)
許可されます。基準電圧と
入力ﾁｬﾈﾙの選択はADENが設定(
1)
されるまで実施しません。ADENが解除(
0)
されているとA/D変換部は電力を消費しないので、節
電をする休止形態へ移行する前にA/D変換部をOFFに切り替えることが推奨されます。
A/D変換部はA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
ADCH,
ADCL)
で示される10ﾋﾞ
ｯﾄ
の結果を生成します。既定では、この結果は右揃え(
16ﾋﾞ
ｯﾄ
のﾋﾞ
ｯﾄ
0
側10ﾋﾞ
ｯﾄ
)
で表されますが、ADMUXで左揃え選択(
ADLAR)
ﾋﾞ
ｯﾄ
を設定(
1)
することにより、任意で左揃え(
16ﾋﾞ
ｯﾄ
のﾋﾞ
ｯﾄ
15側10ﾋﾞ
ｯﾄ
)
で
表せます。
この結果が左揃え補正され、8ﾋﾞ
ｯﾄ
を越える精度が必要とされない場合はADCHを読むことで足ります。さもなければﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀの
内容が同じ変換に属すこと(
からの結果)
を保証するため、ADCLが初めに、次にADCHが読まれなければなりません。一度ADCLが
読まれると、A/D変換器からのA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
ADCH,
ADCL)
ｱｸｾｽが阻止されます。これはADCLが読まれてしまい、ADCHが読ま
れる前に変換が完了すると、どちらのﾚｼﾞ
ｽﾀ(
ADCH,
ADCL)
も更新されず、その変換からの結果が失われることを意味します。ADCH
が読まれると、ADCH,
ADCLへのA/D変換器ｱｸｾｽが再び許可されます。
A/D変換部には変換完了時に起動できる自身の割り込みがあります。A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀへのA/D変換器ｱｸｾｽがADCLとADCHの読
み込み間で禁止されている場合、例えその変換結果が失われても割り込みは起動します。
1
5
.
4.変換の開始
∼
単独変換はADCSRAで変換開始(
ADSC)
ﾋﾞ
ｯﾄ
に論理1を書くことによって開始されます。このﾋﾞ
ｯﾄ
は変換が進行中である限り、1に留ま
り、変換が完了されるとﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。変換が進行中に違う入力ﾁｬﾈﾙが選択されると、A/D変換部はそのﾁｬﾈﾙ
変更を実行する前に現在の変換を済ませます。
代わりに、変換は様々な起動元によって自動的に起動で 図15-2.A/D変換自動起動回路
きます。自動起動はA/D変換制御/状態ﾚｼﾞ
ｽﾀA(
ADCSR
START
A)
のA/D変換自動起動許可(
ADATE)
ﾋﾞ
ｯﾄ
の設定(
1)
によっ
ADTS2∼0
前置分周器
A
D
A
T
E
て許可されます。起動元はA/D変換制御/状態ﾚｼﾞ
ｽﾀB(
A
CLKADC
ADI
F
DCSRB)
のA/D変換起動元選択(
ADTS2∼0)
ﾋﾞ
ｯﾄ
の設定に
割り
込み元
1
よって選択されます(
起動元の一覧についてはADTSﾋﾞ
ｯﾄ
変換制御回路
の記述をご覧ください)
。選択した起動信号上に上昇端が
ｴｯｼﾞ
検出器
起きると、A/D変換用前置分周器がﾘ
ｾｯﾄ
し、変換が開始さ 割り込み元n
ADSC
れます。これは一定間隔での変換開始の方法を提供しま
す。変換完了時、起動信号が未だ設定(
1)
されている場合
は新規の変換が開始されません。変換中にこの起動信号上で別の上昇端が起きると、そのｴｯｼﾞ
は無視されます。指定した割り込み
が禁止またはｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が解除(
0)
でも、割り込み要求ﾌﾗｸﾞ
が設定(
1)
されることに注意してくださ
い。従って割り込みを起こさずに変換が起動できます。けれども次の割り込み要因で新規変換を起動するために、割り込み要求ﾌﾗｸﾞ
は解除(
0)
されなければなりません。
起動元としてA/D変換完了割り込み要求ﾌﾗｸﾞ
(
ADI
F)
を使用することは、A/D変換器に実行中の変換が完了されると直ぐに新規変換
を開始させます。そのためA/D変換器は連続動作で動き、継続的な採取(
変換)
とA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀを更新します。最初の変換はADC
SRAでADSCﾋﾞ
ｯﾄ
に論理1を書くことにより始めなければなりません。この動作でのA/D変換器はA/D変換完了割り込み要求ﾌﾗｸﾞ
(
ADI
F)
が解除(
0)
されるかどうかに拘らず、連続的な変換を実行します。
自動起動が許可されている場合、ADCSRAのADSCﾋﾞ
ｯﾄ
に論理1を書くことによって単独変換を開始できます。ADSCは変換が進行
中かを決めるためにも使用できます。ADSCﾋﾞ
ｯﾄ
は変換がどう開始されたかに拘らず、変換中は1として読めます。
変換はA/D変換雑音低減機能の使用によっても開始され得ます。この機能はｱｲﾄ
ﾞ
ﾙ休止動作とA/D変換雑音低減休止動作中に変
換を許可します。詳細については96頁の「雑音低減機能」をご覧ください。(
訳注:
共通性から2行追加)
93
1
5.
5.前置分周と変換ﾀｲﾐ
ﾝｸﾞ
図15-3.A/D変換前置分周器部構成
CK
ADEN
START
ADPS0
ADPS1
ADPS2
R
7ﾋﾞ
ｯﾄ
前置分周器
CK/2
CK/4
CK/8
CK/16
CK/32
CK/64
CK/128
既定での逐次比較回路は最大分解能を得るのに50∼200kHz
の入力ｸﾛｯｸ周波数を
必要とします。10ﾋﾞ
ｯﾄ
よりも低い分解能が必要とされるなら、A/D変換器への入力ｸﾛｯ
ｸ周波数はより高い採取速度を得るために200k
Hz
よりも高くできます。
A/D変換部は100kHz
以上のどんなCPUｸﾛｯｸからも受け入れ可能なA/D変換ｸﾛｯｸ
周波数を生成する前置分周器を含みます。この前置分周はA/D変換制御/状態ﾚｼﾞ
ｽﾀA(
ADCSRA)
のA/Dｸﾛｯｸ選択(
ADPS2∼0)
ﾋﾞ
ｯﾄ
によって設定されます。前置分周器
はADCSRAでA/D許可(
ADEN)
ﾋﾞ
ｯﾄ
の設定(
1)
によってA/D変換部がONにされた瞬
間から計数を始めます。前置分周器はADENﾋﾞ
ｯﾄ
が設定(
1)
される限り走行を保ち、
ADENが0の時は継続的にﾘ
ｾｯﾄ
します。図15-3.
をご覧ください。
ADCSRAのA/D変換開始(
ADSC)
ﾋﾞ
ｯﾄ
の設定(
1)
によってｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力の変換を
起動すると、その変換は直後の変換ｸﾛｯｸの上昇端で始まります。
通常の変換は13変換ｸﾛｯｸ周期で行われます。下の図15-4.
で示されるように、A/D
変換部がONされた(
ADCSRAのADEN=1)
後の最初の変換はｱﾅﾛｸﾞ
回路を初期化す
るために25変換ｸﾛｯｸ周期で行われます。
A/D変換器用
選択器
A/D変換ｸﾛｯｸ
図15-4.初回変換ﾀｲﾐ
ﾝｸﾞ(
単独変換動作)
変換周期番号
1
初回変換
12 13 14 15 16
2
22 23 24 25
次の変換
1 2 3
変換ｸﾛｯｸ
ADEN
ADSC
変換完了
ADI
F
ADCH,
ADCL
基準電圧･
多重器確定
以前の変換値
今回の変換値
基準電圧･
多重器確定
保持点
H
L
1
0
1
0
1
0
1
0
実際の採取&保持(
保持開始点)
は通常変換の開始後1.
5変換ｸﾛｯｸ周期、初回変換の開始後13.
5変換ｸﾛｯｸ周期で行われます。図
15-5.
をご覧ください。変換が完了すると、結果がA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
ADCH,
ADCL)
に書かれ、ADCSRAのA/D変換完了割り込み要求
ﾌﾗｸﾞ
(
ADI
F)
が設定(
1)
されます。単独変換動作(
ADATE=0)
では同時にADCSRAのA/D変換開始(
ADSC)
ﾋﾞ
ｯﾄ
が解除(
0)
されます。そ
の後にｿﾌﾄ
ｳｪｱは再びADSCを設定(
1)
でき、新規変換は変換ｸﾛｯｸの最初の上昇端で開始されます。
図15-5.通常変換ﾀｲﾐ
ﾝｸﾞ(
単独変換動作)
変換周期番号
1
2
3
4
5
通常変換
6 7 8
9
10 11 12 13
次の変換
1 2 3
変換ｸﾛｯｸ
ADSC
変換完了
ADI
F
ADCH,
ADCL
基準電圧･
多重器確定
94
以前の変換値
保持点
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
今回の変換値
H
L
1
0
1
0
1
0
基準電圧･
多重器確定
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
自動起動が使用されると、前置分周器は起動要因発生時にﾘ
ｾｯﾄ
されます。図15-6.
をご覧ください。これは起動要因から変換開始ま
での一定の遅延を保証します。この動作での採取&保持は起動要因となる信号の上昇後、2変換ｸﾛｯｸ周期で採取が行われます。同
期化論理回路(
ｴｯｼﾞ
検出器)
に対して、追加の3CPUｸﾛｯｸ周期が費やされます。
図15-6.通常変換ﾀｲﾐ
ﾝｸﾞ(
自動起動変換動作)
変換周期番号
1
2
3
4
5
通常変換
6 7 8
9
10 11 12 13
次の変換
1 2
変換ｸﾛｯｸ
起動要因
ADATE
変換完了
ADI
F
ADCH,
ADCL
前置分周器
ﾘ
ｾｯﾄ
保持点
以前の変換値
基準電圧･
多重器確定
今回の変換値
H
L
1
0
1
0
1
0
1
0
前置分周器
ﾘ
ｾｯﾄ
連続変換動作(
ADATE=1)
では変換完了後直ちに新規変換が開始され、一方ADSCは1に留まります(
図15-7.
をご覧ください)
。変換
時間の概要については表15-1.
をご覧ください。
図15
-7.連続変換動作ﾀｲﾐ
ﾝｸﾞ
通常変換
変換周期番号 1
1 12 13
次の変換
1 2 3
変換ｸﾛｯｸ
ADSC 変換完了
ADI
F
ADCH,
ADCL 以前の変換値
基準電圧･
多重器確定
今回の変換値
H
L
1
0
1
0
1
0
表15-1.A/D変換時間
変換種別
保持点
変換時間
初回変換
13.
5
25
ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力通常変換
1.
5
13
自動起動変換
1.
5(
2)
1
3.
5
注:変換時間を除く各値は変換開始からの変換ｸﾛｯｸ数です。
保持点
15.
6.ﾁｬﾈﾙ変更と基準電圧選択
A/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
とA/D多重器選択ﾚｼﾞ
ｽﾀ(
ADMUX)
のﾁｬﾈﾙ選択(
MUX5∼0)
ﾋﾞ
ｯﾄ
と基準電圧選択(
REFS2∼
0)
ﾋﾞ
ｯﾄ
はCPUがﾗﾝﾀﾞ
ﾑにｱｸｽｾするための一時ﾚｼﾞ
ｽﾀを通し単独緩衝されます。これはﾁｬﾈﾙと基準電圧の選択が変換中の安全なと
ころでだけ行うのを保証します。ﾁｬﾈﾙと基準電圧の選択は変換が開始されるまで継続的に更新されます。一旦変換が始まると、A/D
変換器に対して充分な採取/変換時間を保証するためにﾁｬﾈﾙと基準電圧の選択は固定されます。継続的な更新は変換完了(
ADC
SRAのADI
F=1)
前の最後の変換ｸﾛｯｸ周期で再開します。ADCSRAの変換開始(
ADSC)
ﾋﾞ
ｯﾄ
が書かれた後の次の変換ｸﾛｯｸの上昇端
で変換が始まることに注意してください。従って使用者はADSC書き込み後、1変換ｸﾛｯｸ周期(
経過)
まで新しいﾁｬﾈﾙまたは基準電圧
選択値をADCSRBとADMUXに書かないことが推奨されます。
自動起動が使用される場合、起動要因の正確な時間は確定できません。変換が新規設定によって影響されるように制御するには
ADCSRBとADMUXの更新時に特別な注意が祓われなければなりません。
ADCSRAのA/D許可(
ADEN)
とA/D変換自動起動許可(
ADATE)
の両方が1を書かれると、何時でも割り込みが起き得ます。この期間
でADMUXが変更されると、使用者は次の変換が旧設定または新設定どちらが基準にされるかを知ることができません。ADMUXは
次の方法で安全に更新できます。
■ ADE
NまたはADATEが解除(
0)
されているとき。
■ 変換開始後、最低1
変換ｸﾛｯｸ周期経過後の変換中。
■ 変換後から、変換起動元として使用した割り込みﾌ
ﾗｸﾞ
が解除(
0)
される直前まで。
これら条件の1つでADCSRBとADMUXを更新すると、新設定は次のA/D変換に影響を及ぼします。
15.
6.
1.A/
D入力ﾁｬﾈﾙ
ﾁｬﾈﾙ選択を変更する時に使用者は正しいﾁｬﾈﾙが選択されることを保証するために次の指針を守るべきです。
単独変換動作では常に変換を始める前にﾁｬﾈﾙを選択してください。ﾁｬﾈﾙ選択はADSCへの1書き込み後、1変換ｸﾛｯｸ周期で変更
されるかもしれません。とは言え、最も簡単な方法はﾁｬﾈﾙ選択を変更する前に変換が完了するまで待つことです。
連続変換動作では常に最初の変換を始める前にﾁｬﾈﾙを選択してください。ﾁｬﾈﾙ選択はADSCへの1書き込み後、1変換ｸﾛｯｸ周期
で変更されるかもしれません。とは言え、最も簡単な方法は最初の変換が完了するまで待ち、その後にﾁｬﾈﾙ選択を変更することで
す。既に次の変換が自動的に開始されているので、次の結果は直前のﾁｬﾈﾙ選択を反映します。それに続く変換は新しいﾁｬﾈﾙ選
択を反映します。
95
1
5.
6.
2.A/D変換基準電圧
このA/D変換用の基準電圧(
VREF)
はA/D変換に対する変換範囲を示します。VREFを越えるｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力ﾁｬﾈﾙは$3FFで打ち切
るｺｰﾄ
ﾞ
に帰着します。VREFはVCC、1.
1V/2.
56V内部基準電圧、外部AREFﾋﾟ
ﾝのどれかとして選択できます。基準電圧源切り替え後
の最初のA/D変換結果は不正確かもしれず、使用者はこの結果を破棄することが推奨されます。
1
5.
7.雑音低減機能
A/D変換部は休止形態中の変換を可能にする雑音低減機能が特徴です。これはCPUｺｱと他の周辺I
/Oが誘導した雑音を低減しま
す。雑音低減機能はA/D変換雑音低減動作とｱｲﾄ
ﾞ
ﾙ動作で使用することができます。この機能を使用するには次の手順が使用され
るべきです。
① A/D変換部が許可(
ADEN=1)
され、変換中でない(
ADSC=0)
ことを確認してください。単独変換動作が選択(
ADATE=0)
され、且つ
A/D変換完了割り込みが許可(
ADI
E=1)
されていなければなりません。
② A/
D変換雑音低減(
またはｱｲﾄ
ﾞ
ﾙ)
動作に移行してください。一旦CPUが停止されてしまうと、A/D変換部は変換を始めます。
③ A/D変換完了前に他の割り込みが起こらなければ、A/D変換完了割り込みはCPUを起動してA/D変換完了割り込みﾙｰﾁﾝを実
行します。A/D変換完了前に他の割り込みがCPUを起動すると、その割り込みが実行され、A/D変換完了割り込み要求はA/D変
換完了時に生成されます。CPUは新規SLEEP命令が実行されるまで通常動作に留まります。
ｱｲﾄ
ﾞ
ﾙ動作とA/D変換雑音低減動作を除く他の休止形態へ移行する時にA/D変換部が自動的にOFFへ切り替えられないことに注
意してください。使用者は余分な消費電力を避けるため、このような休止形態へ移行する前にADENへ0を書くことが推奨されます。
1
5.
8.ｱﾅﾛｸﾞ
入力回路
ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力ﾁｬﾈﾙのｱﾅﾛｸﾞ
回路は図15-8.
で図示されます。ADCnに印加したｱﾅﾛｸﾞ
(
信号)
源はそのﾁｬﾈﾙがADC入力として選
択されているかどうかに拘らず、ﾋﾟ
ﾝ容量とそのﾋﾟ
ﾝの漏れ電流に左右されます。そのﾁｬﾈﾙが選択されると、(
ｱﾅﾛｸﾞ
信号)
源は直列抵
抗(
入力経路の合成抵抗)
を通してS/Hｺﾝﾃﾞ
ﾝｻを駆動しなければなりません。
図15-8.
内のｺﾝﾃﾞ
ﾝｻ容量はS/Hｺﾝﾃﾞ
ﾝｻとﾃﾞ
ﾊﾞ
ｲｽ内の何れかの浮遊容量または寄生容 図15-8.ｱﾅﾛｸﾞ
入力回路
量を含む合計容量を叙述します。与えられた値は最悪(
最大)
値です。
VCC
A/D変換部は概ね10kΩ若しくはそれ以下の出力ｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽのｱﾅﾛｸﾞ
信号用に最適化
されています。このような(
ｱﾅﾛｸﾞ
信号)
源が使用されるなら、採取時間は無視してもよい
I
I
H
でしょう。より高いｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽの(
ｱﾅﾛｸﾞ
信号)
源が使用される場合、採取時間は広範囲に
1∼100k
Ω
変化し得るS/Hｺﾝﾃﾞ
ﾝｻを充電するために(
ｱﾅﾛｸﾞ
信号)
源がどれくらいの時間を必要とす
ADCn
るかに依存します。必要とされるS/Hｺﾝﾃﾞ
ﾝｻへの充放電を最小とするため、使用者は緩
CS/H=14pF
やかに変化する低ｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽ(
ｱﾅﾛｸﾞ
信号)
源だけを使用することが推奨されます。
I
I
L
特定できない信号の渦からの歪を避けるために、どのﾁｬﾈﾙに対してもﾅｲｷｽﾄ
周波数
(f ADC/2)
よりも高い信号成分が存在すべきではありません。使用者はADC入力として
VCC/2
信号を印加する前に低域通過濾波器(
ﾛｰﾊﾟ
ｽﾌｨﾙﾀ)
で高い周波数成分を取り除くこと
が推奨されます。
1
5.
9.ｱﾅﾛｸﾞ
雑音低減技術
ﾃﾞ
ﾊﾞ
ｲｽ内外のﾃﾞ
ｼﾞ
ﾀﾙ回路がｱﾅﾛｸﾞ
測定の精度に影響を及ぼすかもしれないEMI
を発生します。変換精度が重要なとき、次の技法を
適用することによって雑音ﾚﾍﾞ
ﾙを低減できます。
・ｱﾅﾛｸﾞ
信号経路を可能な限り最短にしてください。
・ｱﾅﾛｸﾞ
信号経路がｱﾅﾛｸﾞ
GND面上を走ることを確認してください。
・ｱﾅﾛｸﾞ
信号経路を高速切り替えﾃﾞ
ｼﾞ
ﾀﾙ信号線から充分離すことを守ってください。
・何れかのADCﾎﾟ
ｰﾄﾋﾟ
ﾝがﾃﾞ
ｼﾞ
ﾀﾙ出力として使用される場合、これらを変換進行中に決して切り替えてはなりません。
・可能な限りVCCとGNDﾋﾟ
ﾝの近くにﾊﾟ
ｽｺﾝを配置してください。
高いA/D変換精度が必要とされるとき、「雑音低減機能」で記述されるようにA/D変換雑音低減動作の使用が推奨されます。これは
特にｼｽﾃﾑｸﾛｯｸ周波数が1MHz
以上、または「温度測定」で記述されるようにA/D変換が内部温度感知器読み込みに使用される場
合です。正しい外部ﾊﾟ
ｽｺﾝ配置での良いｼｽﾃﾑ設計はA/D変換雑音低減動作の必要性を低減します。
96
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
5.
10.A/D変換の精度定義
果
結
換
想
の
変
I
NL
果
結
換
理
果
結
換
の
変
想
実
際
の
理
変
想
換
の
結
変
果
換
結
果
ｵﾌ 理
ｾｯ 想
ﾄ誤 の
実 差 変
換
際
結
の
果
変
換
結
果
理
図15-12.差動非直線誤差
変換結果コード
変換結果コード
実際のｺｰﾄ
ﾞ
の幅(
隣接する2つの遷移点間)
に於いて理想ｺｰ
ﾄ
ﾞ
幅(
1LSB)
と比較した最大偏差です。理想値は0LSBです。 図15-11.積分性非直線誤差
■ 量子化誤差
有限数のｺｰﾄ
ﾞ
で入力電圧を量子化するため、1LSB幅となる
入力電圧範囲は同じ値のｺｰﾄ
ﾞ
になります。この値は常に±
0
.
5LSBです。
■ 絶対精度
果
結
換
補正しない全ての遷移点に於いて理想遷移点と比較した最
の変
大偏差です。これは、ｵﾌｾｯﾄ
誤差、利得誤差、差動誤差、非
際
実
直線誤差の影響の合成です。理想値は±0.
5LSBです。
ｱﾅﾛｸﾞ
入力電圧 VREF
変換結果コード
変換結果コード
ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力電圧のnﾋﾞ
ｯﾄ
A/D変換はGNDとVREF間を2nで直線的に変換します。最低値ｺｰﾄ
ﾞ
は0として読み、最高値ｺｰﾄ
ﾞ
は2n-1
として読みます。以下の各種ﾊﾟ
ﾗﾒｰﾀは理想状態からの偏差を表します。
■ ｵﾌ
ｾｯﾄ
誤差 -図15-9.
図15-10.利得誤差
図15-9.ｵﾌｾｯﾄ
誤差
最初の遷移点(
$000から$001)
に於いて理想遷移点(
差0.
5
利得誤差
LSB)
と比較した偏差です。理想値は0LSBです。
■ 利得誤差 -図1
5-10.
ｵﾌｾｯﾄ
誤差補正後の最後の遷移点(
$3FEから$3FF)
に於い
て理想遷移点(
最大差1.
5LSB以下)
と比較した偏差です。理
想値は0LSBです。
■ 積分性非直線誤差 (
I
NL)-図1
5-11.
ｵﾌｾｯﾄ
誤差と利得誤差補正後の全ての遷移点に於いて理
想遷移点と比較した最大偏差です。理想値は0LSBです。
ｱﾅﾛｸﾞ
VREF
ｱﾅﾛｸﾞ
VREF
入力電圧
入力電圧
■ 差動非直線誤差 (
DNL)-図15-12.
変
の
1LSB
際
実
DNL
ｱﾅﾛｸﾞ
入力電圧
1
5.
11.A/D変換の結果
変換完了(
ADI
F=1)
後、変換結果はA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
ADCH,ADCL)
で得られます。変換結果の形式はｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
変換、単極差動
変換、両極差動変換の3
つの変換形式に依存します。
1
5.
11.
1.ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
変換
ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
入力変換での結果は右式で示されます。
V IN ×10
24
AD C=
V REF
VI
ﾟ
ﾝの電圧で、VREFは選択した基準電圧です(
98頁の表15-5.
と99頁の表15Nは選択した入力ﾋ
6.
をご覧ください)
。$000はｱﾅﾛｸﾞ
GNDを表し、$3FFは選択した基準電圧-1LSBを表します。結果
は0(
$000)
∼1023(
$3FF)
の符号なし2進数で表されます。
1
5.
11.
2.単極差動変換
差動ﾁｬﾈﾙで単極入力動作が使用されると、その結果は右式で示されます。
(
V PO S −V N EG )
×GAIN×1024
VPOSは非反転入力ﾋﾟ
ﾝの電圧、VNEGは反転入力ﾋﾟ
ﾝの電圧、GAI
Nは選択した倍率、 AD C=
V REF
98頁の表15-5.
と99頁の表15-6.
をご覧ください)
。非反
VREFは選択した基準電圧です(
転ﾋﾟ
ﾝの電圧は常に反転ﾋﾟ
ﾝの電圧より高くなければならず、さもなければ差電圧は0に飽和します。結果は0(
$000)
∼1023(
$3FF)
の
符号なし2進数で表されます。GAI
Nは1,
8,
20,
32倍の何れかです。
1
5.
11.
3.両極差動変換
既定としてA/D変換器は単極入力動作で働きますが、A/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
の両極入力動作(
BI
N)
ﾋﾞ
ｯﾄ
の1書き込
みにより両極入力動作が選べます。両極入力動作では±両側の差電圧が許され、従っ
(
V
−V N EG )
×GAIN×512
て反転入力ﾋﾟ
ﾝの電圧は非反転入力ﾋﾟ
ﾝの電圧よりも高くもできます。差動ﾁｬﾈﾙで両 AD C= PO S
V REF
極入力動作が使用されると、その結果は右式で示されます。
VPOSは非反転入力ﾋﾟ
ﾝの電圧、VNEGは反転入力ﾋﾟ
ﾝの電圧、GAI
Nは選択した倍率、VREFは選択した基準電圧です。結果は-512
(
$200)
から0(
$000)
を通って+511(
$1FF)
までの符号付き2進数で表されます。GAI
Nは1,
8,
20,
32倍の何れかです。
けれども信号が本質動作(
10ﾋﾞ
ｯﾄ
として符号+9ﾋﾞ
ｯﾄ
)
で両極でない場合、この仕組みは変換器の機能範囲(
ﾀﾞ
ｲﾅﾐ
ｯｸﾚﾝｼﾞ
)
の1ﾋﾞ
ｯﾄ
を
失います。そこで使用者が最大機能範囲での変換実行を欲するなら、使用者は(
変換)
結果を素早く調べ、選択可能な差動入力対
で単極差動変換を使用できます。極性検査実行時、それは結果のMSB読み込み(
ADCHのADC9ﾋﾞ
ｯﾄ
)
で充分です。このﾋﾞ
ｯﾄ
が1なら
ば結果が負、0ならば正です。
97
1
5.
12.温度測定
温度測定はｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞ
ADC11ﾁｬﾈﾙに連結されるﾁｯﾌﾟ
上の温度感知器に基きます。A/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
とA/D
多重器選択(
ADMUX)
ﾚｼﾞ
ｽﾀのﾁｬﾈﾙ選択(
MUX5∼0)
ﾋﾞ
ｯﾄ
への'
111111'
書き込みによるADC11ﾁｬﾈﾙ選択がこの温度感知器を許可し
ます。温度感知器測定に於いて1.
1V内部基準電圧もA/D変換器基準電圧源に選択されなければなりません。温度感知器が許可さ
れると、A/D変換器は温度感知器上の電圧測定を単独変換動作(
ADATE=0)
で使用することができます。
測定した電圧は表15-2.
で記述されたように温度に対して直線的関係を持ちます。 表15-2.温度対感知器出力電圧 (
代表値)
感度は概ね1LSB/℃で、精度は使用者校正に依存します。代表的には、室温校正
温度(
℃)
-40℃ +2
5℃ +85℃
との仮定で、単独温度校正後の測定精度は±10℃です。より良好な精度は校正に
A/D変換値(
LSB) 230 3
00 370
対して2つの温度点を使用することで達せられます。
表15-2.
に記載した値は代表値です。然しながら製法変化のため、温度感知器出力電圧は或るﾁｯﾌﾟ
と別のﾁｯﾌﾟ
で変化します。より正
確な結果達成を可能とするために温度測定は応用ｿﾌﾄ
ｳｪｱで校正できます。校正ｿﾌﾄ
ｳｪｱは次式を使用して行なえます。
T(
温度)
=k×(
ADCH<<8￨
ADCL)
-TO S
ここでADCH:
ADCLはA/D変換器ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ、kは固定傾斜係数、TOSは温度感知器ｵﾌｾｯﾄ
値です。代表的に係数 k は1.
0に大変
近く、単点校正ではこの係数を省略できるかもしれません。高精度が要求される場合、傾斜係数は2つ温度での測定を基に評価され
るべきです。
1
5.
13.A/D変換用ﾚｼﾞ
ｽﾀ
1
5.
13.
1.A/D制御/状態ﾚｼﾞ
ｽﾀA(
ADCCont
r
ola
ndSt
a
t
usRe
g
i
s
t
e
rA)ADCSRA
ﾋﾞ
ｯﾄ
$06(
$26)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
ADEN
ADSC
ADATE
ADI
F
ADI
E
ADPS2
ADPS1
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ADPS0 ADCSRA
R/W
0
ﾋﾞ
ｯﾄ
7-ADEN:A/D許可 (
ADCEna
bl
e
)
このﾋﾞ
ｯﾄ
に1を書くことがA/D変換部(
動作)
を許可します。0を書くことによってA/D変換部は(
電源が)
OFFされます。変換が進行中に
A/D変換部をOFFにすることはその変換を(
途中)
終了します。
■
ﾋﾞ
ｯﾄ
6-ADSC:A/D変換開始 (
ADCSt
a
r
tConv
e
r
s
i
on)
単独変換動作で各変換を始めるにはこのﾋﾞ
ｯﾄ
へ1を書いてください。連続変換動作で最初の変換を始めるにはこのﾋﾞ
ｯﾄ
へ1を書いて
ください。A/D変換部が許可される(
ADEN=1)
と同時にADSCが書かれるか、またはA/D変換部が許可されてしまった後にADSCが書
かれた後の初回変換は、通常の13に代わって25変換ｸﾛｯｸ周期で行います。この初回変換はA/D変換部の初期化を実行します。
ADSCは変換が進行中である限り1として読めます。変換が完了すると0に戻ります。このﾋﾞ
ｯﾄ
への0書き込みは無効です。
■
ﾋﾞ
ｯﾄ
5-ADATE:A/D変換自動起動許可 (
ADCAut
oTr
i
g
g
e
rEna
bl
e
)
このﾋﾞ
ｯﾄ
が1を書かれると、A/D変換の自動起動が許可されます。A/D変換器は選択した起動信号の上昇端で変換を開始します。こ
の起動元はA/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
のA/
D変換起動要因選択(
ADTS2∼0)
ﾋﾞ
ｯﾄ
設定によって選択されます。
■
ﾋﾞ
ｯﾄ
4-ADI
F:A/D変換完了割り込み要求ﾌﾗｸﾞ(
ADCI
nt
e
r
r
uptFl
a
g
)
A/D変換が完了し、A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀが更新されると、このﾌﾗｸﾞ
が設定(
1)
されます。ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ(
SREG)
の全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
と
A/D変換完了割り込み許可(
ADI
E)
ﾋﾞ
ｯﾄ
が設定(
1)
されていれば、A/D変換完了割り込みが実行されます。対応する割り込み処理ﾍﾞ
ｸ
ﾀを実行する時にADI
Fはﾊｰﾄ
ﾞ
ｳｪｱによって解除(
0)
されます。代わりにこのﾌﾗｸﾞ
に論理1を書くことによってもADI
Fは解除(
0)
されます。
ADCSRAで読み-変更-書き(
ﾘ
ｰﾄ
ﾞﾓﾃﾞ
ｨ
ﾌｧｲﾗｲﾄ
)
を行うと、保留中の割り込みが禁止され得ることに注意してください。これはSBI
,
CBI
命令が使用される場合にも適用されます。
■
ﾋﾞ
ｯﾄ
3-ADI
E:A/D変換完了割り込み許可 (
ADCI
nt
e
r
r
uptEna
bl
e
)
このﾋﾞ
ｯﾄ
が1を書かれ、SREGの全割り込み許可(
I
)
ﾋﾞ
ｯﾄ
が設定(
1)
されていると、A/D変換完了割り込みが活性に(
許可)
されます。
■
ﾋﾞ
ｯﾄ
2∼0-ADPS2∼0:A/D変換ｸﾛｯｸ選択 (
ADCPr
e
s
c
a
l
e
rSe
l
e
c
tBi
t
s
)
これらのﾋﾞ
ｯﾄ
はｼｽﾃﾑｸﾛｯｸ周波数とA/D変換部への入力ｸﾛｯｸ間の分周値を決めます。
表15-3.A/D変換ｸﾛｯｸ選択 (
CK=ｼｽﾃﾑｸﾛｯｸ)
0
ADPS2
0
ADPS1
0
0
ADPS0
0
1
CK/2
A/D変換ｸﾛｯｸ
CK/2
98
0
1
0
CK/4
0
1
1
CK/8
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
0
0
CK/16
1
0
1
CK/32
1
1
0
CK/64
1
1
1
CK/128
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
15.
13.
2.A/D変換 制御/状態ﾚｼﾞ
ｽﾀB(
ADCCont
r
ola
ndSt
a
t
usRe
g
i
s
t
e
rB)ADCSRB
ﾋﾞ
ｯﾄ
$03(
$23)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
BI
N
GSEL
-
REFS2
MUX5
ADTS2
ADTS1
R/
W
0
R/W
0
R
0
R/W
0
R/W
0
R/W
0
R/W
0
0
ADTS0 ADCSRB
R/W
0
ﾋﾞ
ｯﾄ
7-BI
N:両極入力動作 (
Bi
pol
a
rI
nputMode
)
利得段は既定として単極動作で動きますが、ADCSRBのBI
Nﾋﾞ
ｯﾄ
(
=1)
書き込みによって両極動作が選択できます。単極動作では(
±
の)
片側変換だけが支援され、非反転入力の電圧は反転入力の電圧よりも常に高くなければなりません。さもなければ、その結果は
基準電圧に飽和されます。両極動作では(
±の)
両側変換が支援され、その結果は2の補数形式で表されます。単極動作での分解能
は10ﾋﾞ
ｯﾄ
で、両極動作での分解能は9ﾋﾞ
ｯﾄ
+1符号ﾋﾞ
ｯﾄ
です。
■
ﾋﾞ
ｯﾄ
6-GSEL:利得選択 (
Ga
i
nSe
l
e
c
t
)
利得選択ﾋﾞ
ｯﾄ
は利得選択ﾋﾞ
ｯﾄ
が1を書かれる時に、1倍利得に代わって8倍利得を、20倍利得に代わって32倍利得を選択します。
■
ﾋﾞ
ｯﾄ
5-Res:予約 (
Re
s
e
r
v
e
dBi
t
s
)
このﾋﾞ
ｯﾄ
は予約されており、常に0として読めます。
ﾋﾞ
ｯﾄ
4-REFS2:基準電圧選択ﾋﾞ
ｯﾄ
2(
Re
f
e
r
e
nc
eSe
l
e
c
t
i
onBi
t2)
このﾋﾞ
ｯﾄ
は表15-5.
で示されるようにA/D変換器に対して1.
1Vまたは2.
56Vの基準電圧のどちらかを選びます。活動するﾁｬﾈﾙが使用
される場合、基準電圧としてVCCまたは(
VCC-1V)
よりも高い外部AREFの使用は、これがA/D変換精度に影響を及ぼすために推奨
されません。
■
■
ﾋﾞ
ｯﾄ
3-MUX5:A/Dﾁｬﾈﾙ選択ﾋﾞ
ｯﾄ
5(
Ana
l
ogCha
nne
la
ndGa
i
nSe
l
e
c
t
i
onBi
t5)
MUX5ﾋﾞ
ｯﾄ
はｱﾅﾛｸﾞﾁｬﾈﾙ/利得選択ﾋﾞ
ｯﾄ
のMSBです。詳細については表15-6.
を参照してください。このﾋﾞ
ｯﾄ
が変換中に変更される
場合、その変更は変換が完了する(
ADCSRAのADI
F=1)
まで実施しません。
■
ﾋﾞ
ｯﾄ
2∼0-ADTS2∼0:A/D変換自動起動要因選択 (
ADCAut
oTr
i
g
g
e
rSour
c
e
)
A/D変換制御/状態ﾚｼﾞ
ｽﾀA(
ADCSRA)
のA/D変換自動起動許可(
ADA 表15-4.A/D変換自動起動元選択
TE)
ﾋﾞ
ｯﾄ
が1を書かれると、これらのﾋﾞ
ｯﾄ
の値はどの起動元がA/D変換を
ADTS2 ADTS1 ADTS0
起動元
起動するのかを選択します。ADATEが解除(
0)
されると、ADTS2∼0設定
0
0
0
連続変換動作
は無効です。変換は選択した割り込みﾌﾗｸﾞ
の上昇端によって起動され
0
0
1
ｱﾅﾛｸﾞ
比較器
ます。解除(
0)
されている起動元から設定(
1)
されている起動元への切り
0
1
0
外部割り
込み要求0
替えが、起動信号上に上昇端を生成することに注意してください。ADC
SRAのA/D許可(
ADEN)
ﾋﾞ
ｯﾄ
が設定(
1)
されているなら、これが変換を開
0
1
1
ﾀｲﾏ/
ｶｳﾝﾀ0
比較A一致
始させます。連続変換動作(
ADTS2∼0=0)
への切り替えは、例えA/D変
1
0
0
ﾀｲﾏ/
ｶｳﾝﾀ0
溢れ
換完了割り込み要求ﾌﾗｸﾞ
が設定(
1)
されていても、起動事象を引き起こ
1
0
1
ﾀｲﾏ/
ｶｳﾝﾀ0
比較B一致
しません。
1
1
0
ﾀｲﾏ/
ｶｳﾝﾀ1
溢れ
1
1
1
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
割り込み要求
1
5.
13.
3.A/D多重器選択ﾚｼﾞ
ｽﾀ(
ADCMul
t
i
pl
e
x
e
rSe
l
e
c
tRe
g
i
s
t
e
r
)ADMUX
ﾋﾞ
ｯﾄ
$07(
$27)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
2
1
0
REFS1
REFS0
ADLAR
MUX4
MUX3
MUX2
MUX1
MUX0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
ADMUX
ﾋﾞ
ｯﾄ
7,
6-REFS1,
0:
基準電圧選択 (
Re
f
e
r
e
nc
eSe
l
e
c
t
i
onBi
t
s
)
A/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
のREFS2ﾋﾞ
ｯﾄ
を伴うこれらのﾋﾞ
ｯﾄ
は表15-5.
で示されるようにA/D変換器の基準電圧(
VREF)
を
選びます。
表15-5.A/D変換部の基準電圧選択
REFS2 REFS1 REFS0
基準電圧 (
VREF)
x
0
0
基準電圧としてVCC使用 (
AREF(
PA3)
ﾋﾟ
ﾝ切断)
0
x
1
AREF(
PA3)
ﾋﾟ
ﾝの外部基準電圧 (
内部基準電圧はOFF)
0
1
0
AREF(
PA3)
外部ﾃﾞ
ｶｯﾌﾟ
用ｺﾝﾃﾞ
ﾝｻなし、1.
1V内部基準電圧 (
AREF(
PA3)
ﾋﾟ
ﾝ切断)
0
1
1
(
予約)
1
1
0
AREF(
PA3)
外部ﾃﾞ
ｶｯﾌﾟ
用ｺﾝﾃﾞ
ﾝｻなし、2.
56V内部基準電圧 (
VCC>3V)(
AREF(
PA3)
ﾋﾟ
ﾝ切断)
1
1
1
AREF(
PA3)
外部ﾃﾞ
ｶｯﾌﾟ
用ｺﾝﾃﾞ
ﾝｻあり、2.
56V内部基準電圧 (
VCC>3V)注:
外部電圧印加不可
99
これらのﾋﾞ
ｯﾄ
が変換中に変更されると、その変更は変換が完了する(
ADCSRAのADI
F=1)
まで実施しません。これらのﾋﾞ
ｯﾄ
が変更され
た時に次の変換が25A/D変換ｸﾛｯｸ周期かかることにも注意してください。
差動ﾁｬﾈﾙを変更するとき、特別な配慮が祓われるべきです。一旦差動ﾁｬﾈﾙが選択されてしまうと、この入力段は安定時間が掛かる
かもしれません。従ってﾁｬﾈﾙ選択または基準電圧設定の変更時、長い変換の実行をA/D変換器に強制することが推奨されます。こ
れは最初にA/D変換器をOFFにし、次に基準設定を変更し、そしてA/D変換器をONにすることで行えます。代替として、基準設定
変更後の変換結果は破棄されるべきです。
差動利得付きのﾁｬﾈﾙに対して(
VCC-1V)
よりも高い外部AREFを使用することは、これがA/D変換精度に影響を及ぼすために推奨さ
れません。
内部基準電圧選択はAREFﾋﾟ
ﾝに外部電圧が印加されつつある場合に使用できないかもしれません。
■
ﾋﾞ
ｯﾄ
5-ADLAR:左揃え選択 (
ADCLe
f
tAdj
us
tRe
s
ul
t
)
ADLARﾋﾞ
ｯﾄ
はA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ内の変換結果の配置に影響を及ぼします。結果を左揃えにするにはADLARに1を書いてください。さ
もなければ結果は右揃えです。ADLARﾋﾞ
ｯﾄ
の変更はどんな進行中の変換にも拘らず、直ちにA/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀの内容に影響を及ぼ
します。このﾋﾞ
ｯﾄ
の完全な記述については101頁の「A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ」をご覧ください。
ﾋﾞ
ｯﾄ
4∼0-MUX4∼0:A/Dﾁｬﾈﾙ選択 (
Ana
l
ogCha
nne
la
ndGa
i
nSe
l
e
c
t
i
onBi
t
s4∼0)
これらﾋﾞ
ｯﾄ
とA/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCSRB)
のMUX5ﾋﾞ
ｯﾄ
の値はA/D変換器にどのｱﾅﾛｸﾞ
入力の組み合わせが接続されるか
を選びます。差動入力の場合、利得選択もこれらのﾋﾞ
ｯﾄ
で行なわれます。差動利得段への両入力として同じﾋﾟ
ﾝの選択はｵﾌｾｯﾄ
測
定を可能にします。ｼﾝｸﾞ
ﾙｴﾝﾄ
ﾞﾁｬﾈﾙADC11選択は温度感知器を許可します。詳細については表15-6.
をご覧ください。これらの
ﾋﾞ
ｯﾄ
が変換中に変更される場合、その変更は変換が完了する(
ADCSRAのADI
F=1)
まで実施しません。
■
表15
6
.ｱﾅﾛｸﾞ
入力ﾁｬﾈﾙ選択
MUX5∼0
S/D MUX5∼0
差動入力時
S/D
非反転 反転
利得
ADC4 ADC5 ×20/×32
ADC4 ADC5 ×1/×8
ADC5 ADC4 ×20/×32
ADC5 ADC4 ×1/×8
ADC5 ADC6 ×20/×32
ADC5 ADC6 ×1/×8
ADC6 ADC5 ×20/×32
ADC6 ADC5 ×1/×8
ADC6 ADC4 ×20/×32
ADC6 ADC4 ×1/×8
ADC4 ADC6 ×20/×32
ADC4 ADC6 ×1/×8
ADC0 ADC0 ×20/×32
ADC0 ADC0 ×1/×8
ADC1 ADC1 ×20/×32
ADC2 ADC2 ×20/×32
ADC4 ADC4 ×20/×32
ADC5 ADC5 ×20/×32
ADC6 ADC6 ×20/×32
ADC11(
温度感知器) SEI
差動入力
差動入力
差動入力
010110
010111
011000
011001
011010
011011
011100
011101
011110
011111
100000
100001
100010
100011
100100
100101
100110
100111
101000
101001
101010
101011
差動入力時
S/D MUX5∼0
非反転 反転
利得
ADC5 ADC5
×20
101100
ADC6 ADC5
×20
101101
ADC6 ADC5
×1
101110
ADC8 ADC9
×20
101111
ADC8 ADC9
×1
110000
ADC9 ADC9
×20
110001
ADC10 ADC9
×20
110010
ADC10 ADC9
×1
110011
1
.
1
V(
VBG)(
注)
110100
SEI
0V(
GND)
110101
ADC0 ADC1 ×20/×32
110110
ADC0 ADC1 ×1/×8
110111
ADC1 ADC0 ×20/×32
111000
ADC1 ADC0 ×1/×8
111001
ADC1 ADC2 ×20/×32
111010
ADC1 ADC2 ×1/×8
111011
ADC2 ADC1 ×20/×32
111100
ADC2 ADC1 ×1/×8
111101
ADC2 ADC0 ×20/×32
111110
ADC2 ADC0 ×1/×8
111111
ADC0 ADC2 ×20/×32
ADC0 ADC2 ×1/×8
差動入力
シングルエンド入力
000000
000001
000010
000011
000100
000101
000110
000111
001000
001001
001010
001011
001100
001101
001110
001111
010000
010001
010010
010011
010100
010101
差動入力時
反転
利得
ADC0(
PA0)
ADC1(
PA1)
ADC2(
PA2)
ADC3(
PA4)
ADC4(
PA5)
ADC5(
PA6)
ADC6(
PA7)
ADC7(
PB4)
ADC8(
PB5)
ADC9(
PB6)
ADC10(
PB7)
ADC0 ADC1
×20
ADC0 ADC1
×1
ADC1 ADC1
×20
ADC2 ADC1
×20
ADC2 ADC1
×1
ADC2 ADC3
×1
ADC3 ADC3
×20
ADC4 ADC3
×20
ADC4 ADC3
×1
ADC4 ADC5
×20
ADC4 ADC5
×1
非反転
注:内部基準電圧切り替え後、A/D変換器は測定が安定するのに先立って1ms
の安定時間が必要です。これに先立つ変換開
始は信頼できないかもしれません。A/D変換器はこの安定時間中に許可されなければなりません。
10
0
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
5.
13.
4.A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
ADCDa
t
aRe
g
i
s
t
e
r
)ADCH,
ADCL(
ADCD)
ADLAR=0時
ﾋﾞ
ｯﾄ
$05(
$25)
Re
a
d/
Wr
i
t
e
初期値
ﾋﾞ
ｯﾄ
$04(
$24)
Re
a
d/
Wr
i
t
e
初期値
1
5
14
13
12
11
10
9
8
-
-
-
-
-
-
ADC9
ADC8
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
7
6
5
4
3
2
1
0
ADC7
ADC6
ADC5
ADC4
ADC3
ADC2
ADC1
ADC0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
ADLAR=1時
1
5
14
13
12
11
10
9
8
ADC9
ADC8
ADC7
ADC6
ADC5
ADC4
ADC3
ADC2
7
6
5
4
3
2
1
0
ADC1
ADC0
-
-
-
-
-
-
ADCH
ADCL
ADCH
ADCL
A/D変換が完了すると、その結果がこれら2つのﾚｼﾞ
ｽﾀで得られます。
ADCLが読まれると、A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀはADCHが読まれるまで更新されません。従ってこの結果が左揃え、且つ8ﾋﾞ
ｯﾄ
を越える精度
が必要とされないなら、ADCHを読むことで用が足ります。さもなくばADCLが初めに、その後にADCHが読まれなければなりません。
A/D多重器選択ﾚｼﾞ
ｽﾀ(
ADMUX)
の左揃え選択(
ADLAR)
ﾋﾞ
ｯﾄ
とA/Dﾁｬﾈﾙ選択(
MUX4∼0)
ﾋﾞ
ｯﾄ
と、A/D変換制御/状態ﾚｼﾞ
ｽﾀB(
ADCS
RB)
のA/Dﾁｬﾈﾙ選択(
MUX5)
ﾋﾞ
ｯﾄ
は本ﾚｼﾞ
ｽﾀから結果を読む方法に影響を及ぼします。ADLARが設定(
1)
されると結果は左揃えされ
ます。ADLARが解除(
0)
されていると(
既定)
、結果は右揃えされます。
■
ADC9∼0:A/D変換結果 (
ADCConv
e
r
s
i
onr
e
s
ul
t
)
これらのﾋﾞ
ｯﾄ
は97頁の「A/D変換の結果」で詳述されるように変換での結果を表します。
1
5.
13.
5.ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ0(
Di
g
i
t
a
lI
nputDi
s
a
bl
eRe
g
i
s
t
e
r0)DI
DR0
ﾋﾞ
ｯﾄ
$01(
$21)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
ADC6D ADC5D ADC4D ADC3D
R/W
0
R/W
0
R/W
0
R/
W
0
3
AREFD
R/W
0
2
1
0
ADC2D ADC1D ADC0D DI
DR0
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼4,
2∼0-ADC6D∼ADC0D:ADC6∼0ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止 (
ADC6∼0Di
g
i
t
a
lI
nputDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、対応するADCnﾋﾟ
ﾝのﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部が禁止されます。このﾋﾞ
ｯﾄ
が設定(
1)
されると、対応するﾎﾟ
ｰﾄ
入力ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
(
PI
Nx
)
は常に0として読みます。ｱﾅﾛｸﾞ
信号がADC6∼0ﾋﾟ
ﾝに印加され、そのﾋﾟ
ﾝからのﾃﾞ
ｼﾞ
ﾀﾙ入力が必要とされな
い時にﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部での消費電力を削減するため、そのﾋﾞ
ｯﾄ
は論理1を書かれるべきです。
■
ﾋﾞ
ｯﾄ
3-AREFD:AREFﾃﾞ
ｼﾞ
ﾀﾙ入力禁止 (
AREF Di
g
i
t
a
lI
nputDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、AREFﾋﾟ
ﾝのﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部が禁止されます。このﾋﾞ
ｯﾄ
が設定(
1)
されると、対応するﾎﾟ
ｰﾄ
入力ﾚｼﾞ
ｽ
ﾀのﾋﾞ
ｯﾄ
(
PI
Nx
)
は常に0として読みます。ｱﾅﾛｸﾞ
信号がAREFﾋﾟ
ﾝに印加され、そのﾋﾟ
ﾝからのﾃﾞ
ｼﾞ
ﾀﾙ入力が必要とされない時にﾃﾞ
ｼﾞ
ﾀﾙ
入力緩衝部での消費電力を削減するため、そのﾋﾞ
ｯﾄ
は論理1を書かれるべきです。
15.
13.
6.ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止ﾚｼﾞ
ｽﾀ1(
Di
g
i
t
a
lI
nputDi
s
a
bl
eRe
g
i
s
t
e
r1)DI
DR1
ﾋﾞ
ｯﾄ
$02(
$22)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
ADC10D ADC9D ADC8D ADC7D
R/W
0
R/W
0
R/W
0
R/
W
0
3
2
1
0
-
-
-
-
R
0
R
0
R
0
R
0
DI
DR1
ﾋﾞ
ｯﾄ
7∼4-ADC10D∼ADC7D:ADC10∼7ﾃﾞ
ｼﾞ
ﾀﾙ入力禁止 (
ADC10∼7Di
g
i
t
a
lI
nputDi
s
a
bl
e
)
このﾋﾞ
ｯﾄ
が論理1を書かれると、対応するADCnﾋﾟ
ﾝのﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部が禁止されます。このﾋﾞ
ｯﾄ
が設定(
1)
されると、対応するﾎﾟ
ｰﾄ
入力ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
(
PI
Nx
)
は常に0として読みます。ｱﾅﾛｸﾞ
信号がADC10∼7ﾋﾟ
ﾝに印加され、そのﾋﾟ
ﾝからのﾃﾞ
ｼﾞ
ﾀﾙ入力が必要とされな
い時にﾃﾞ
ｼﾞ
ﾀﾙ入力緩衝部での消費電力を削減するため、そのﾋﾞ
ｯﾄ
は論理1を書かれるべきです。
ﾋﾞ
ｯﾄ
3∼0-Res:予約 (
Re
s
e
r
v
e
dBi
t
s
)(
訳注:
共通性から本項追加)
これらのﾋﾞ
ｯﾄ
は将来の使用に対して予約されています。将来のﾃﾞ
ﾊﾞ
ｲｽとの共通性のため、DI
DR1が書かれるとき、これらのﾋﾞ
ｯﾄ
は0が
書かれなければなりません。
■
101
1
6
.ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE内蔵ﾃﾞ
ﾊﾞ
ｯｸﾞｼｽﾃﾑ
1
6.
1.特徴
■
■
■
■
■
完全なﾌﾟ
ﾛｸﾞ
ﾗﾑの流れ制御
RESETﾋﾟ
ﾝを除くﾃﾞ
ｼﾞ
ﾀﾙとｱﾅﾛｸﾞ
両方でのﾁｯﾌﾟ
全機能のｴﾐ
ｭﾚｰﾄ
実時間(
ﾘ
ｱﾙﾀｲﾑ)
動作
ｼﾝﾎﾞ
ﾘｯｸﾃﾞ
ﾊﾞ
ｯ
ｸﾞ
支援 (
ｱｾﾝﾌﾞ
ﾘ
及びC言語または他の高位言語)
無制限数のﾌﾟ
ﾛｸﾞ
ﾗﾑ中断点(
ﾌﾞ
ﾚｰｸﾎﾟ
ｲﾝﾄ:ｿﾌﾄ
ｳｪｱ中断点使用)
■
■
■
■
■
邪魔しない動作
実ﾃﾞ
ﾊﾞ
ｲｽと同じ電気的特性
自動設定ｼｽﾃﾑ
高速動作
不揮発性ﾒﾓﾘのﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
1
6.
2.概要 ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE内蔵ﾃﾞ
ﾊﾞ
ｯｸﾞｼｽﾃﾑはCPUでのAVR命令実行、ﾌﾟ
ﾛｸﾞ
ﾗﾑの流れ制御、各種不揮発性ﾒﾓﾘ
のﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
の
ための1本線の双方向ｲﾝﾀｰﾌｪｰｽを使用します。
1
6.
3.物理ｲﾝﾀｰﾌｪ
ｰｽ
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE許可(
DWEN)
ﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
され、施錠ﾋﾞ
ｯﾄ
が非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にされる 図16-1.ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE構成図
と、対象ﾃﾞ
ﾊﾞ
ｲｽ内のﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REｼｽﾃﾑが活性(
有効)
にされます。RESETﾎﾟ
ｰﾄﾋﾟ
ﾝは
1.
8∼5.
5V
ﾌﾟ
ﾙｱｯﾌﾟ
許可のANDﾀｲ(
ｵｰﾌﾟ
ﾝﾄ
ﾞ
ﾚｲﾝ)
双方向I
/Oﾋﾟ
ﾝとして設定され、対象ﾃﾞ
ﾊﾞ
ｲｽと
ｴﾐ
ｭﾚｰﾀ間の通信路になります。
VCC
図16-1.
はｴﾐ
ｭﾚｰﾀと許可したﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REでの対象MCUとの接続の図を示します。 dW
dW(
RESET)
ｼｽﾃﾑｸﾛｯｸはﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REによって影響を及ぼされず、常にCKSELﾋｭｰｽﾞ
で選択し
たｸﾛｯｸ元です。
GND
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REが使用されるｼｽﾃﾑの設計時、以下が厳守されなければなりません。
■ d
W/(
RESET)
線のﾌﾟ
ﾙｱｯﾌﾟ
抵抗は10k∼20kΩの範囲でなければなりません。然し
ながら、ﾌﾟ
ﾙｱｯﾌﾟ
抵抗は任意です。
■
■
■
RESETﾋﾟ
ﾝのVCCへの直接的な接続では動作しません。
RESETﾋﾟ
ﾝに挿入したｺﾝﾃﾞ
ﾝｻはﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE使用時、切断されなければなりません。
全ての外部ﾘ
ｾｯﾄ
元は切断されなければなりません。
1
6.
4.ｿﾌﾄ
ｳｪ
ｱ中断点(
ﾌﾞ
ﾚｰｸﾎﾟ
ｲﾝﾄ
)
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REはAVRのBREAK命令によってﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
の中断点を支援します。AVRSt
udi
o®での中断点設定はﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
に
BREAK命令を挿入します。BREAK命令で置換した(
元の)
命令は保存されます。ﾌﾟ
ﾛｸﾞ
ﾗﾑ実行が継続されるとき、ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
から継
続される前に保存した命令が実行されます。一時停止(
ﾌﾞ
ﾚｰｸ)
はﾌﾟ
ﾛｸﾞ
ﾗﾑにBREAK命令を置くことによって手動で挿入できます。
ﾌﾗｯｼｭﾒﾓﾘ
は中断点が変更される度毎に再書き換えされなければなりません。これはﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REｲﾝﾀｰﾌｪｰｽを通してAVRSt
udi
o
によって自動的に操作されます。従って中断点の使用はﾌﾗｯｼｭﾒﾓﾘ
のﾃﾞ
ｰﾀ保持力を低下させます。ﾃﾞ
ﾊﾞ
ｯｸﾞ
目的に使用したﾃﾞ
ﾊﾞ
ｲｽ
は最終顧客へ出荷すべきではありません。
1
6.
5.ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REの制限
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE通信(
dW)
ﾋﾟ
ﾝは物理的に外部ﾘ
ｾｯﾄ
(
RESET)
と同じﾋﾟ
ﾝに配置されます。従ってﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REが許可されると、外部ﾘ
ｾｯﾄ
元が支援されません。
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REｼｽﾃﾑは全速度、換言するとCPUのﾌﾟ
ﾛｸﾞ
ﾗﾑが走行する時に全I
/O機能を正確ｴﾐ
ｭﾚｰﾄ
します。CPUが停止される時に
ﾃﾞ
ﾊﾞ
ｯｶﾞ
(
AVRSt
udi
o)
経由でいくつかのI
/Oﾚｼﾞ
ｽﾀをｱｸｾｽする間、注意が祓われなければなりません。この制限の詳細説明について
はﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE資料をご覧ください。
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REｲﾝﾀｰﾌｪｰｽはﾃﾞ
ﾊﾞ
ｯｶﾞ
がｼｽﾃﾑｸﾛｯｸに同期する必要を意味する、非同期です。ｼｽﾃﾑｸﾛｯｸがｿﾌﾄ
ｳｪｱ(
例えばCLKPS
ﾋﾞ
ｯﾄ
書き込み)
によって変更されると、ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE経由通信は失敗するかもしれません。また、100k
Hz
未満のｸﾛｯｸ周波数は通信問
題を引き起こすかもしれません。
ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
にしたDWENﾋｭｰｽﾞ
は全休止形態でｸﾛｯｸ系のいくつかの部分の走行を許可します。これは休止間中の消費電力を増加し
ます。従ってDWENﾋｭｰｽﾞ
はﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REが使用されない場合、禁止されるべきです。
1
6.
6.ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE用ﾚｼﾞ
ｽﾀ
次項はﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REで使用するﾚｼﾞ
ｽﾀを記述します。
1
6.
6.
1.ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ(
de
bug
WI
REDa
t
aRe
g
i
s
t
e
r
)DWDR
ﾋﾞ
ｯﾄ
$20(
$40)
Re
a
d/Wr
i
t
e
初期値
7
6
5
4
3
2
1
(
MSB)
R/W
0
0
(
LSB) DWDR
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
DWDRはMCU内で走行するﾌﾟ
ﾛｸﾞ
ﾗﾑからﾃﾞ
ﾊﾞ
ｯｶﾞ
への通信ﾁｬﾈﾙを提供します。このﾚｼﾞ
ｽﾀはﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REでだけｱｸｾｽ可能で、従っ
て通常動作で一般目的ﾚｼﾞ
ｽﾀとして使用できません。
10
2
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
7
.ﾌﾗｯ
ｼｭﾒﾓﾘの自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
本ﾃﾞ
ﾊﾞ
ｲｽはMCU自身によるﾌﾟ
ﾛｸﾞ
ﾗﾑｺｰﾄ
ﾞ
のﾀﾞ
ｳﾝﾛｰﾄ
ﾞ
とｱｯﾌﾟ
ﾛｰﾄ
ﾞ
用の自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
機構を提供します。自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
はﾌﾗｯｼｭ
ﾒﾓﾘ
内にｺｰﾄ
ﾞ
を書き(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
、ｺｰﾄ
ﾞ
を読み、またはﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
からｺｰﾄ
ﾞ
を読むために、利用可能なﾃﾞ
ｰﾀｲﾝﾀｰﾌｪｰｽと関連する規
約のどれもが使用できます。SPM命令は既定で禁止ですが、SELFPRGENﾋｭｰｽﾞ
を(
0に)
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
することで許可にできます。
ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
はﾍﾟ
ｰｼﾞ
単位形式で更新されます。ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧへ格納したﾃﾞ
ｰﾀでﾍﾟ
ｰｼﾞ
を書く前にそのﾍﾟ
ｰｼﾞ
は消去されなければ
なりません。ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧはSPM命令使用時毎の1語(
ﾜｰﾄ
ﾞ
)
で満たされ、このﾊﾞ
ｯﾌｧはﾍﾟ
ｰｼﾞ
消去命令前、またはﾍﾟ
ｰｼﾞ
消去と
ﾍﾟ
ｰｼﾞ
書き込み操作間のどちらかで満たすことができます。
■ 手段1(
ﾍﾟ
ｰｼﾞ
消去前の一時ﾊﾞ
ｯﾌｧ格納)
① ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧを満たしてください。
② ﾍﾟ
ｰｼﾞ
消去を実行してください。
③ ﾍﾟ
ｰｼﾞ
書き込みを実行してください。
■ 手段2(
ﾍﾟ
ｰｼﾞ
消去後の一時ﾊﾞ
ｯﾌｧ格納)
① ﾍﾟ
ｰｼﾞ
消去を実行してください。
② ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧを満たしてください。
③ ﾍﾟ
ｰｼﾞ
書き込みを実行してください。
ﾍﾟ
ｰｼﾞ
の一部の変更だけが必要な場合、消去前にﾍﾟ
ｰｼﾞ
の残す部分は(
例えばﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧに)
保存されなければならず、その後
に改めて書かれます。手段1.
を使用する場合、初めにﾍﾟ
ｰｼﾞ
を読んで必要な変更を行い、その後に変更したﾃﾞ
ｰﾀを書き戻すことを使
用者ｿﾌﾄ
ｳｪｱに許す効率的な読み-修正-書き(
ﾘ
ｰﾄ
ﾞﾓﾃﾞ
ﾌｧｲﾗｲﾄ
)
機能をﾃﾞ
ﾊﾞ
ｲｽが提供します。手段2.
が使用される場合、ﾍﾟ
ｰｼﾞ
が既
に消去されているため、格納中の旧ﾃﾞ
ｰﾀを読むことができません。ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧは乱順でｱｸｾｽできます。ﾍﾟ
ｰｼﾞ
消去とﾍﾟ
ｰｼﾞ
書き
込み操作の両方で使用されるﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽは同じﾍﾟ
ｰｼﾞ
をｱﾄ
ﾞ
ﾚｽ指定することが非常に重要です。
1
7.
1.SPM命令によるﾍﾟ
ｰｼﾞ
消去の実行
ﾍﾟ
ｰｼﾞ
消去を実行するにはZﾎﾟ
ｲﾝﾀにｱﾄ
ﾞ
ﾚｽを設定してSPM命令制御/状態ﾚｼﾞ
ｽﾀ(
SPMCSR)
に'
00000011'
を書き、SPMCSR書き込み
後4ｸﾛｯｸ周期内にSPM命令を実行してください。R1とR0のﾃﾞ
ｰﾀは無視されます。ﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽはZﾎﾟ
ｲﾝﾀのPCPAGEに書かれなけれ
ばなりません。この操作中、Zﾎﾟ
ｲﾝﾀの他のﾋﾞ
ｯﾄ
は無視されます。
注:ﾍﾟ
ｰｼﾞ
消去中、CPUは停止されます。
1
7.
2.ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧの設定 (
ﾍﾟ
ｰｼﾞ
設定)
命令語(
ﾜｰﾄ
ﾞ
)
を(
ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧに)
書くにはZﾎﾟ
ｲﾝﾀにｱﾄ
ﾞ
ﾚｽ、R1:
R0にﾃﾞ
ｰﾀを設定してSPMCSRに'
00000001'
を書き、SPMCSR書き
込み後4ｸﾛｯｸ周期内にSPM命令を実行してください。Zﾎﾟ
ｲﾝﾀのPCWORDの内容は一時ﾊﾞ
ｯﾌｧのﾃﾞ
ｰﾀのｱﾄ
ﾞ
ﾚｽに使用されます。一
時ﾊﾞ
ｯﾌｧはﾍﾟ
ｰｼﾞ
書き込み操作後、またはSPMCSRのCTPBﾋﾞ
ｯﾄ
(
=1)
書き込みによって自動的に消去されます。ｼｽﾃﾑﾘ
ｾｯﾄ
後も消去
されています。一時ﾊﾞ
ｯﾌｧを消去せずに各ｱﾄ
ﾞ
ﾚｽへ複数回書くことができないことに注意してください。
SPMﾍﾟ
ｰｼﾞ
設定操作の途中でEEPROMが書かれると、設定した全ﾃﾞ
ｰﾀが失われます。
1
7.
3.ﾍﾟ
ｰｼﾞ
書き込みの実行
ﾍﾟ
ｰｼﾞ
書き込みを行うにはZﾎﾟ
ｲﾝﾀにｱﾄ
ﾞ
ﾚｽを設定してSPMCSRに'
00000101'
を書き、SPMCSR書き込み後4ｸﾛｯｸ周期内にSPM命令を
実行してください。R1とR0のﾃﾞ
ｰﾀは無視されます。ﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽは(
Zﾎﾟ
ｲﾝﾀの)
PCPAGEに書かれなければなりません。この操作の間
中、Zﾎﾟ
ｲﾝﾀの他のﾋﾞ
ｯﾄ
は0を書かれなければなりません。
注:ﾍﾟ
ｰｼﾞ
書き込み中、CPUは停止されます。
1
7.
4.自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
中のﾌﾗｯｼｭﾒﾓﾘのｱﾄ
ﾞ
ﾚｽ指定
Zﾎﾟ
ｲﾝﾀ(
ﾚｼﾞ
ｽﾀ)
はSPM命令でのｱﾄ
ﾞ
ﾚｽ指定に使用されます。
ﾋﾞ
ｯﾄ
ZH(
R31)
ﾋﾞ
ｯﾄ
ZL(
R30)
15
14
13
12
11
10
9
8
Z15
Z14
Z13
Z12
Z11
Z10
Z9
Z8
7
6
5
4
3
2
1
0
Z7
Z6
Z5
Z4
Z3
Z2
Z1
Z0
ﾌﾗｯｼｭﾒﾓﾘ
がﾍﾟ
ｰｼﾞ
で構成されるため(
109頁の表18-7.
参照)
、ﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ(
ｱﾄ
ﾞ
ﾚｽﾎﾟ
ｲﾝﾀ)
は2つの違う領域を持つように取り扱われ
ます。1つの領域は下位側ﾋﾞ
ｯﾄ
から成り、ﾍﾟ
ｰｼﾞ
内の語(
ﾜｰﾄ
ﾞ
)
をｱﾄ
ﾞ
ﾚｽ指定し、一方上位側ﾋﾞ
ｯﾄ
はそのﾍﾟ
ｰｼﾞ
をｱﾄ
ﾞ
ﾚｽ指定します。これ
は次頁の図17-1.
で示されます。ﾍﾟ
ｰｼﾞ
消去とﾍﾟ
ｰｼﾞ
書き込み操作が個別にｱﾄ
ﾞ
ﾚｽ指定されることに注意してください。従ってｿﾌﾄ
ｳｪｱ
はﾍﾟ
ｰｼﾞ
消去とﾍﾟ
ｰｼﾞ
書き込み操作の両方で同じﾍﾟ
ｰｼﾞ
をｱﾄ
ﾞ
ﾚｽ指定することが最も重要です。
LPM命令はｱﾄ
ﾞ
ﾚｽを格納するのにZﾎﾟ
ｲﾝﾀを使用します。この命令はﾌﾗｯｼｭﾒﾓﾘ
のﾊﾞ
ｲﾄ
単位をｱﾄ
ﾞ
ﾚｽ指定するので、Zﾎﾟ
ｲﾝﾀの最下
位ﾋﾞ
ｯﾄ
(
Z0)
も使用されます。
103
図17-1.SPM操作中のﾌﾗｯｼｭﾒﾓﾘのｱﾄ
ﾞ
ﾚｽ指定
ﾋﾞ
ｯﾄ 15
ZPCMSB
ZPAGEMSB
Zﾚｼﾞ
ｽﾀ
PCMSB
ﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ
PCPAGE
ﾌﾗｯｼｭﾒﾓﾘ
内のﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽ
ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
0
PAGEMSB
PCWORD
ﾍﾟ
ｰｼﾞ
内の語(
ﾜｰﾄ
ﾞ
)
ｱﾄ
ﾞ
ﾚｽ
ﾍﾟ
ｰｼﾞ
PCWORD(
PAGEMSB∼0)
$00
命令語(
ﾜｰﾄ
ﾞ
)
$01
$02
∼
ﾍﾟ
ｰｼﾞ
10
PAGEEND
注:図内で使用した各変数は109頁の表18-7.
で一覧されます。
1
7.
5.SPM命令での書き込み時のEEPROM書き込みによる妨害
EEPROM書き込み動作がﾌﾗｯｼｭﾒﾓﾘ
への全ｿﾌﾄ
ｳｪｱﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
を妨げることに注意してください。ｿﾌﾄ
ｳｪｱからのﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
読
み出しもEEPROM書き込み動作中、妨げられます。使用者はEEPROM制御ﾚｼﾞ
ｽﾀ(
EECR)
のEEPROMﾌﾟ
ﾛｸﾞ
ﾗﾑ許可(
EEPE)
ﾋﾞ
ｯﾄ
を検
査し、SPM命令制御/状態ﾚｼﾞ
ｽﾀ(
SPMCSR)
へ書く前に、このﾋﾞ
ｯﾄ
が解除(
0)
されているのを確認することが推奨されます。
1
7.
6.ｿﾌﾄ
ｳｪ
ｱからのﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
の読み出し
ﾌｧｰﾑｳｪｱに関してﾃﾞ
ﾊﾞ
ｲｽのﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
を読むことが可能です。
注:ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されたﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
は0として読めます。非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にされたﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
は1として読めます。
1
7.
6.
1.ﾌｧｰﾑｳｪ
ｱからの施錠ﾋﾞ
ｯﾄ
読み出し
SPMCSRでﾌﾗｯｼｭ/施錠ﾋﾞ
ｯﾄ
読み込み(
RFLB)
とSPM操作許可(
SPMEN)
ﾋﾞ
ｯﾄ
を設定(
1)
した後の3CPU周期内でLPM命令が発行された
後、転送先ﾚｼﾞ
ｽﾀ内に施錠ﾋﾞ
ｯﾄ
値が返されます。RFLBとSPMENﾋﾞ
ｯﾄ
は施錠ﾋﾞ
ｯﾄ
読み出しの完了で、または3CPU周期内にLPM命令
が実行されないか、または4CPU周期内にSPM命令が実行されない場合、自動的に解除(
0)
されます。通常、RFLBとSPMENﾋﾞ
ｯﾄ
が解
除(
0)
されるのはLPMの作用です。
施錠ﾋﾞ
ｯﾄ
を読むには以下の手続きに従ってください。
① Zﾎﾟ
ｲﾝﾀに$0001を格納してください。
② SPMCSRでRFLBとSPMENﾋﾞ
ｯﾄ
を設定(
1)
してください。
③ 3ｸﾛｯｸ周期内にLPM命令を実行してください。
④ LPM転送先ﾚｼﾞ
ｽﾀから施錠ﾋﾞ
ｯﾄ
値を読んでください。
成功なら、転送先ﾚｼﾞ
ｽﾀの内容は次の通りです。
ﾋﾞ
ｯﾄ
Rd
7
6
5
4
3
2
1
0
-
-
-
-
-
-
LB2
LB1
より多くの情報については107頁の「ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘとﾃﾞ
ｰﾀﾒﾓﾘ用施錠ﾋﾞ
ｯﾄ
」をご覧ください。
1
7.
6.
2.ﾌｧｰﾑｳｪ
ｱからのﾋｭｰｽﾞﾋﾞ
ｯﾄ
読み出し
ﾋｭｰｽﾞﾊﾞ
ｲﾄ
を読む方法はｱﾄ
ﾞ
ﾚｽが異なるだけで上記の施錠ﾋﾞ
ｯﾄ
読み出しと同様です。ﾋｭｰｽﾞ
下位ﾊﾞ
ｲﾄ
(
FLB)
を読むには以下の手続
きに従ってください。
① Zﾎﾟ
ｲﾝﾀに$0000を格納してください。
② SPMCSRでRFLBとSPMENﾋﾞ
ｯﾄ
を設定(
1)
してください。
③ 3ｸﾛｯｸ周期内にLPM命令を実行してください。
④ LPM転送先ﾚｼﾞ
ｽﾀからFLB値を読んでください。
成功なら、転送先ﾚｼﾞ
ｽﾀの内容は次の通りです。
ﾋﾞ
ｯﾄ
Rd
7
6
5
4
3
2
1
0
FLB7
FLB6
FLB5
FLB4
FLB3
FLB2
FLB1
FLB0
ﾋｭｰｽﾞ
下位ﾊﾞ
ｲﾄ
の配置と詳細記述については108頁の表18-5.
を参照してください。
104
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ﾋｭｰｽﾞ
上位ﾊﾞ
ｲﾄ
(
FHB)
を読むには単にZﾎﾟ
ｲﾝﾀ内のｱﾄ
ﾞ
ﾚｽを$0003に置き換え、前の手続きを繰り返してください。成功なら、転送先
ﾚｼﾞ
ｽﾀの内容は次の通りです。
ﾋﾞ
ｯﾄ
Rd
7
6
5
4
3
2
1
0
FHB7
FHB6
FHB5
FHB4
FHB3
FHB2
FHB1
FHB0
ﾋｭｰｽﾞ
上位ﾊﾞ
ｲﾄ
の配置と詳細記述については108頁の表18-4.
を参照してください。
ﾋｭｰｽﾞ
拡張ﾊﾞ
ｲﾄ
(
FEB)
を読むにはZﾎﾟ
ｲﾝﾀ内のｱﾄ
ﾞ
ﾚｽを$0002に置き換え、直前の手続きを繰り返してください。成功なら、転送先
ﾚｼﾞ
ｽﾀの内容は次の通りです。
ﾋﾞ
ｯﾄ
Rd
7
6
5
4
3
2
1
0
-
-
-
-
-
-
-
FEB0
ﾋｭｰｽﾞ
拡張ﾊﾞ
ｲﾄ
の配置と詳細記述については108頁の表18-3.
を参照してください。
1
7.
7.ﾌﾗｯｼｭﾒﾓﾘﾃﾞ
ｰﾀ化けの防止
低VCCの期間中、CPUとﾌﾗｯｼｭﾒﾓﾘ
の正しい動作に対して供給電圧が低すぎるためにﾌﾗｯｼｭﾒﾓﾘ
のﾌﾟ
ﾛｸﾞ
ﾗﾑが不正にされ得ます。
これらの問題はﾌﾗｯｼｭﾒﾓﾘ
を使用する基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。
ﾌﾗｯｼｭﾒﾓﾘ
のﾌﾟ
ﾛｸﾞ
ﾗﾑ化けは電圧が低すぎる時の2つの状態によって起こされます。1つ目としてﾌﾗｯｼｭﾒﾓﾘ
への通常の書き込み手
順は正しく動作するための最低電圧が必要です。2つ目として供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。
ﾌﾗｯｼｭﾒﾓﾘ
化けは次の推奨設計によって容易に避けられます(
1つは必須)
。
■ 不十分な供給電源電圧の期間中、AVRRES
ETを活性(
Low)
に保ってください。これは動作電圧が検出電圧と一致するなら、内部
低電圧検出器(
BOD)
を許可することによって行えます。そうでなければ外部低VCCﾘ
ｾｯﾄ
保護回路が使用できます。書き込み操作
進行中にﾘ
ｾｯﾄ
が起こると、その書き込み動作は供給電源電圧が充分であれば完了されます。
■ 低VCCの期間中、AVRｺ
ｱをﾊﾟ
ﾜｰﾀﾞ
ｳﾝ休止動作に保ってください。これはCPUが命令の復号と実行を試みるのを防ぎ、SPMCSR従
ってﾌﾗｯｼｭﾒﾓﾘ
を予期せぬ書き込みから効果的に保護します。
1
7.
8.SPM命令使用時のﾌﾗｯｼｭﾒﾓﾘ用ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
(
書き込み)
時間
校正された内蔵RC発振器がﾌﾗｯｼｭﾒﾓﾘｱｸｾｽ時間に使用されます。表17-1.
はCPUからのﾌﾗｯｼｭﾒﾓﾘｱｸｾｽに対する代表的なﾌﾟ
ﾛ
ｸﾞ
ﾗﾐ
ﾝｸﾞ
時間を示します。
表17-1.SPM命令によるﾌﾗｯｼｭﾒﾓﾘのﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
時間
項目
SPM命令によるﾌﾗｯｼｭ書き込み (
ﾍﾟ
ｰｼﾞ
消去、ﾍﾟ
ｰｼﾞ
書き込み、施錠ﾋﾞ
ｯﾄ
書き込み)
注:Mi
n
とMa
x
の時間は(
項目の)
個別操作毎に対してです。
Mi
n
3.
7ms
Ma
x
4.
5ms
105
17.
9.自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
用ﾚｼﾞ
ｽﾀ
17.
9.
1.SPM命令制御/状態ﾚｼﾞ
ｽﾀ(
St
or
ePr
og
r
a
mMe
mor
yCont
r
ola
ndSt
a
t
usRe
g
i
s
t
e
r
)SPMCSR
このﾚｼﾞ
ｽﾀはﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
操作を制御するために必要とする制御ﾋﾞ
ｯﾄ
を含みます。
ﾋﾞ
ｯﾄ
$37(
$57)
Re
a
d/Wr
i
t
e
初期値
■
7
6
5
4
3
-
-
-
CTPB
RFLB
R
0
R
0
R
0
R/W
0
R/W
0
2
1
0
PGWRT PGERS SPMEN SPMCSR
R/W
0
R/W
0
R/W
0
ﾋﾞ
ｯﾄ
7∼5-Res:予約 (
Re
s
e
r
v
e
dBi
t
s
)
これらのﾋﾞ
ｯﾄ
は予約されており、常に0として読まれます。
■
ﾋﾞ
ｯﾄ
4-CTPB:ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧ消去 (
Cl
e
a
rTe
mpor
a
r
yPa
g
eBuf
f
e
r
)
ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧを満たしている間にCTPBﾋﾞ
ｯﾄ
が1を書かれると、ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧは消去され、ﾃﾞ
ｰﾀが失われます。
■
ﾋﾞ
ｯﾄ
3-RFLB:ﾋｭｰｽﾞ
/施錠ﾋﾞ
ｯﾄ
読み込み (
Re
a
dFus
ea
ndLoc
kBi
t
s
)
SPMCSRでRFLBとSPMENが設定(
1)
された後の3ｸﾛｯｸ周期内のLPM命令は(
Zﾎﾟ
ｲﾝﾀのZ0に依存して)
ﾋｭｰｽﾞﾋﾞ
ｯﾄ
または施錠ﾋﾞ
ｯﾄ
のど
ちらかを転送先ﾚｼﾞ
ｽﾀに読みます。詳細については104頁の「ｿﾌﾄ
ｳｪ
ｱからのﾋｭｰｽﾞﾋﾞ
ｯﾄ
と施錠ﾋﾞ
ｯﾄ
の読み出し」をご覧ください。
■
ﾋﾞ
ｯﾄ
2-PGWRT:ﾍﾟ
ｰｼﾞ
書き込み (
Pa
g
eWr
i
t
e
)
このﾋﾞ
ｯﾄ
がSPMENと同時に1を書かれると、次の4ｸﾛｯｸ周期内のSPM命令は一時ﾊﾞ
ｯﾌｧに格納したﾃﾞ
ｰﾀでﾍﾟ
ｰｼﾞ
書き込みを実行しま
す。ﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽはZﾎﾟ
ｲﾝﾀの上位部から取得されます。R1とR0のﾃﾞ
ｰﾀは無視されます。PGWRTﾋﾞ
ｯﾄ
はﾍﾟ
ｰｼﾞ
書き込みの完了で、ま
たは4ｸﾛｯｸ周期内にSPM命令が実行されない場合、自動的に解除(
0)
されます。ﾍﾟ
ｰｼﾞ
全体の書き込み動作中に、CPUは停止されま
す。
■
ﾋﾞ
ｯﾄ
1-PGERS:ﾍﾟ
ｰｼﾞ
消去 (
Pa
g
eEr
a
s
e
)
このﾋﾞ
ｯﾄ
がSPMENと同時に1を書かれると、次の4ｸﾛｯｸ周期内のSPM命令はﾍﾟ
ｰｼﾞ
消去を実行します。ﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽはZﾎﾟ
ｲﾝﾀの上位
部から取得されます。R1とR0のﾃﾞ
ｰﾀは無視されます。PGERSﾋﾞ
ｯﾄ
はﾍﾟ
ｰｼﾞ
消去の完了で、または4ｸﾛｯｸ周期内にSPM命令が実行さ
れない場合、自動的に解除(
0)
されます。ﾍﾟ
ｰｼﾞ
全体の消去中、CPUは停止されます。
■
ﾋﾞ
ｯﾄ
0-SPMEN:SPM操作許可 (
St
or
ePr
og
r
a
mMe
mor
yEna
bl
e
)
このﾋﾞ
ｯﾄ
は次の4ｸﾛｯｸ周期間SPM命令を許可します。このﾋﾞ
ｯﾄ
がCTPB,
RFLB,
PGWRT,
PGERSのどれかと共に1を書かれると、続く
SPM命令は特別な意味を持ちます(
上の記述をご覧ください)
。SPMENだけが書かれると、続くSPM命令はZﾎﾟ
ｲﾝﾀによってｱﾄ
ﾞ
ﾚｽ指定
したﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧへR1:
R0の値を格納します。Zﾚｼﾞ
ｽﾀの最下位ﾋﾞ
ｯﾄ
は無視されます。SPMENﾋﾞ
ｯﾄ
はSPM命令の完了で、または
4ｸﾛｯｸ周期内にSPM命令が実行されない場合、自動的に解除(
0)
されます。ﾍﾟ
ｰｼﾞ
消去とﾍﾟ
ｰｼﾞ
書き込み中、SPMENﾋﾞ
ｯﾄ
はその動作
が完了されるまで1に留まります。
下位5ﾋﾞ
ｯﾄ
に10001,010
0
1,00101,00011,00001以外のどんな組み合わせを書いても無効です。
10
6
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
8
.ﾒﾓﾘﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
本項はATt
i
ny
261A/461A/861Aのﾒﾓﾘﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
に対する各種方法を記述します。
1
8.
1.ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘとﾃﾞ
ｰﾀﾒﾓﾘ用施錠ﾋﾞ
ｯﾄ
ﾃﾞ
ﾊﾞ
ｲｽは、非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
のままか、表18-2.
で一覧される付加機能を得るためにﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
できる2つの施錠ﾋﾞ
ｯﾄ
を提供します。この
施錠ﾋﾞ
ｯﾄ
はﾁｯﾌﾟ
消去指令でのみ1に消去できます。
ﾃﾞ
ﾊﾞ
ｲｽは独立したﾌﾞ
ｰﾄﾛｰﾀﾞ
領域を持ちません。自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可(
SELFPRGEN)
ﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
される場合にSPM命令は
ﾌﾗｯｼｭﾒﾓﾘ
全体に対して許可され、さもなければ禁止されます。
ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
は例え施錠ﾋﾞ
ｯﾄ
が設定されていても、ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE許可(
DWEN)
ﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されていると、ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REｲﾝﾀｰ
ﾌｪｰｽ経由で読み出せます。従って施錠ﾋﾞ
ｯﾄ
保護が必要とされる場合、DWENﾋｭｰｽﾞ
を解除(
=1)
することによってﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REが常に
禁止されるべきです。
表18-1.施錠ﾋﾞ
ｯﾄﾊﾞ
ｲﾄ
の内容
名称
ﾋﾞ
ｯﾄ
番号
意味
7
6
5
4
3
2
LB2
1
ﾌﾗｯｼｭとEEPROMﾒﾓﾘ
に対する一般保護用施錠ﾋﾞ
ｯﾄ
LB1
0
注:0はﾌﾟ
ﾛｸﾞ
ﾗﾑ、1は非ﾌﾟ
ﾛｸﾞ
ﾗﾑを意味します。
既定値 (
注)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
表18-2.施錠ﾋﾞ
ｯﾄ
の保護種別
ﾒﾓﾘ施錠ﾋﾞ
ｯﾄ
LB種別
LB2
LB1
1
1
1
保護種別
直列、並列、またはﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE経由ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
に対する保護
ﾒﾓﾘ
施錠機能は機能しません。
ﾌﾗｯｼｭ、EEPROMの更なるﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
(
書き込み)
が禁止されます。ﾋｭｰｽﾞﾋﾞ
ｯﾄ
が固定され
2
1
0
ます。(
注1)
ﾌﾗｯｼｭ、EEPROMの更なるﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
(
書き込み)
と照合(
読み出し)
が禁止されます。ﾋｭｰｽﾞ
3
0
0
ﾋﾞ
ｯﾄ
が固定されます。(
注1)
注: 0はﾌﾟ
ﾛｸﾞ
ﾗﾑ、1は非ﾌﾟ
ﾛｸﾞ
ﾗﾑを意味します。
注1:施錠ﾋﾞ
ｯﾄ
を書く前にﾋｭｰｽﾞﾋﾞ
ｯﾄ
を書いてください。ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REは全面的に禁止されます。
施錠ﾋﾞ
ｯﾄ
はﾃﾞ
ﾊﾞ
ｲｽﾌｧｰﾑｳｪｱによって読むこともできます。104頁の「ｿﾌﾄ
ｳｪ
ｱからのﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
の読み出し」項をご覧ください。
107
1
8.
2.ﾋｭｰｽﾞﾋﾞ
ｯ
ﾄ
ATt
i
ny
261A/461A/861Aには3つのﾋｭｰｽﾞﾊﾞ
ｲﾄ
があります。表18-3.
∼5.
は全てのﾋｭｰｽﾞ
の概略機能とﾋｭｰｽﾞﾊﾞ
ｲﾄ
内でどのように配置
されるかを示します。ﾋｭｰｽﾞ
はﾌﾟ
ﾛｸﾞ
ﾗﾑされると、論理0として読まれることに注意してください。
表18-3.拡張ﾋｭｰｽﾞﾊﾞ
ｲﾄ
一覧
名称
ﾋﾞ
ｯﾄ
意味
7∼1
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
機能許可。
SELFPRGEN(
注1) 0 自己ﾌﾟ
注1:SPM命令許可。1
0
3頁の「ﾌﾗｯｼｭﾒﾓﾘの自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
」をご覧ください。
表18-4.ﾋｭｰｽﾞ
上位ﾊﾞ
ｲﾄ
一覧
名称
ﾋﾞ
ｯﾄ
意味
RSTDI
SBL(
注1) 7 PB5がI
/Oﾋﾟ
ﾝかまたはRESETﾋﾟ
ﾝかを選択します。
DWEN(
注2)
6 ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE機能許可。
SPI
EN(
注3)
5 直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可。
WDTON(
注4) 4 ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ常時有効。
EESAVE
3 ﾁｯﾌﾟ
消去からEEPROM内容を保護。
BODLEVEL2
2
BODLEVEL1
1 低電圧検出(
BOD)
ﾘ
ｾｯﾄ
の制御と検出電圧選択。
BODLEVEL0
0
既定値
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
不許可
既定値
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)PB5はRESETﾋﾟ
ﾝ
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE不許可
0(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)WDTはWDTCRで許可
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)EEPROMは未保護
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
(
注5) 1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
注1:RSTDI
SBLとDWENﾋｭｰｽﾞ
の記述については40頁の「ﾎﾟ
ｰﾄ
Bの兼用機能」をご覧ください。RSTDI
SBLﾋｭｰｽﾞ
をﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
する
と、更なるﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
を実行するためのﾋｭｰｽﾞ
変更に並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
が使用されなければなりません。
注2:DWENﾋｭｰｽﾞ
は施錠ﾋﾞ
ｯﾄ
保護が必要とされる場合、非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にされなければなりません。前頁の「ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘとﾃﾞ
ｰﾀﾒﾓ
ﾘ用施錠ﾋﾞ
ｯﾄ
」をご覧ください。
注3:SPI
ENﾋｭｰｽﾞ
は直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
でｱｸｾｽできません。
注4:このﾋｭｰｽﾞ
のﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
はｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ割り込みを禁止します。詳細については29頁の「ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ制御ﾚｼﾞ
ｽﾀ(
WDTC
R)
」をご覧ください。
注5:BODLEVELﾋｭｰｽﾞ
の復号については121頁の表19-6.
をご覧ください。
表18-5.ﾋｭｰｽﾞ
下位ﾊﾞ
ｲﾄ
一覧
名称
ﾋﾞ
ｯ
ﾄ
意味
既定値
CKDI
V8(
注1) 7 ｼｽﾃﾑｸﾛｯｸ8分周選択。
0(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)8分周
CKOUT(
注2) 6 ｼｽﾃﾑｸﾛｯｸ出力許可。
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)不許可
SUT1
5
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
起動時間選択。
(
注3)
SUT0
4
0(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
CKSEL3
3
0(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
CKSEL2
2
0(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
ｸﾛｯｸ種別選択。
(
注4)
CKSEL1
1
1(
非ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
CKSEL0
0
0(
ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
注1:詳細については19頁の「ｼｽﾃﾑｸﾛｯｸ前置分周器」をご覧ください。
注2:ｼｽﾃﾑｸﾛｯｸにﾋﾟ
ﾝ出力を許します。詳細については19頁の「ｸﾛｯｸ出力ﾊﾞ
ｯﾌｧ」をご覧ください。
注3:既定値は最大起動時間になります。詳細については17頁の表6-7.
をご覧ください。
注4:既定設定は8MHz
校正付き内蔵RC発振器になります。詳細については15頁の表6-1.
をご覧ください。
施錠ﾋﾞ
ｯﾄ
1(
LB1)
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されると、ﾋｭｰｽﾞﾋﾞ
ｯﾄ
が固定されることに注意してください。施錠ﾋﾞ
ｯﾄ
をﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
する前にﾋｭｰｽﾞﾋﾞ
ｯﾄ
を
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
(
書き込み)
してください。ﾋｭｰｽﾞﾋﾞ
ｯﾄ
の状態はﾁｯﾌﾟ
消去によって影響されません。
ﾋｭｰｽﾞﾋﾞ
ｯﾄ
はﾃﾞ
ﾊﾞ
ｲｽのﾌｧｰﾑｳｪｱによって読むこともできます。104頁の「ｿﾌﾄ
ｳｪ
ｱからのﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
の読み出し」項をご覧くださ
い。
18.
2.
1.ﾋｭｰｽﾞ
のﾗｯﾁ
ﾋｭｰｽﾞ
値はﾃﾞ
ﾊﾞ
ｲｽがﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作へ移行する時にﾗｯﾁされ、ﾋｭｰｽﾞ
値に対する変更はﾃﾞ
ﾊﾞ
ｲｽがﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作を去るまで無効で
す。これは一旦ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されると直ぐに効果があるEESAVEﾋｭｰｽﾞ
には適用されません。ﾋｭｰｽﾞ
は電源投入でもﾗｯﾁされます。
10
8
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
8.
3.識票ﾊﾞ
ｲﾄ
全てのATMELﾏｲｸﾛｺﾝﾄ
ﾛｰﾗはﾃﾞ
ﾊﾞ
ｲｽを識別する3ﾊﾞ
ｲﾄ
の識票符号を持ちます。この 表18-6.ﾃﾞ
ﾊﾞ
ｲｽの識別番号(
I
D)
符号は直列と高電圧ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作の両方、またﾃﾞ
ﾊﾞ
ｲｽが施錠されていても読めま
識票ﾊﾞ
ｲﾄｱﾄ
ﾞ
ﾚｽ
部品番号
す。この3ﾊﾞ
ｲﾄ
は分離された空間に存在します。識票ﾊﾞ
ｲﾄ
は表18-6.
で与えられます。
$0000 $0001 $0002
ATt
i
ny
261A $1E $91 $0C
ATt
i
ny
461A $1E $92 $08
ATt
i
ny
861A $1E $93 $0D
1
8.
4.発振校正値ﾊﾞ
ｲﾄ
識票領域は内蔵RC発振器用に1ﾊﾞ
ｲﾄ
の校正値を持ちます。このﾊﾞ
ｲﾄ
は識票ｱﾄ
ﾞ
ﾚｽ空間でｱﾄ
ﾞ
ﾚｽ$0000の上位ﾊﾞ
ｲﾄ
にあります。ﾘ
ｾｯﾄ
中、校正付き内蔵RC発振器の正しい周波数を保証するために、このﾊﾞ
ｲﾄ
が発振校正(
OSCCAL)
ﾚｼﾞ
ｽﾀへ自動的に書かれます。
1
8.
5.ﾍﾟ
ｰｼﾞ
容量
表18-7.ﾌﾗｯｼｭﾒﾓﾘのﾍﾟ
ｰｼﾞ
数とﾍﾟ
ｰｼﾞ
の語数
ﾃﾞ
ﾊﾞ
ｲｽ
全容量
ﾍﾟ
ｰｼﾞ
容量
ATt
i
ny
261A 1Kﾜｰﾄ
ﾞ
(
2Kﾊﾞ
ｲﾄ
) 16ﾜｰﾄ
ﾞ
ATt
i
ny
461A 2Kﾜｰﾄ
ﾞ
(
4Kﾊﾞ
ｲﾄ
) 32ﾜｰﾄ
ﾞ
ATt
i
ny
861A 4Kﾜｰﾄ
ﾞ
(
8Kﾊﾞ
ｲﾄ
) 32ﾜｰﾄ
ﾞ
PCWORD
PC3∼0
PC4∼0
PC4∼0
ﾍﾟ
ｰｼﾞ
数
64
64
128
PCPAGE
PC9∼4
PC10∼5
PC11∼5
表18-8.EEPROMﾒﾓﾘのﾍﾟ
ｰｼﾞ
数とﾍﾟ
ｰｼﾞ
の語数
ﾃﾞ
ﾊﾞ
ｲｽ
全容量
ﾍﾟ
ｰｼﾞ
容量
ATt
i
ny
261A
128ﾊﾞ
ｲﾄ
4ﾊﾞ
ｲﾄ
ATt
i
ny
4
61A
256ﾊﾞ
ｲﾄ
4ﾊﾞ
ｲﾄ
ATt
i
ny
861A
512ﾊﾞ
ｲﾄ
4ﾊﾞ
ｲﾄ
PCWORD
EEA1∼0
EEA1∼0
EEA1∼0
ﾍﾟ
ｰｼﾞ
数
32
64
128
PCPAGE EEAMSB
EEA6∼2
6
EEA7∼2
7
EEA8∼2
8
PCMSB
9
10
11
109
18.
6.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
ﾌﾗｯｼｭとEEPROMの両ﾒﾓﾘ
配列はRESETがGNDに引かれている間に直列 図18-1.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
構成図
SPI
ﾊﾞ
ｽを使用してﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
できます。この直列ｲﾝﾀｰﾌｪｰｽはSCK入力、
MOSI
入力、MI
SO出力から成ります。右の図18-1.
をご覧ください。
(
GND)
PB7/RESET VCC
RESETがLowに設定された後、書き込み/消去操作が実行され得るのに先
立ってﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可命令が初めに実行されることを必要とします。
表18-9.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
用ﾋﾟ
ﾝ配置
ﾋﾟ
ﾝ名
信号名
PB0
MOSI
MI
SO
PB1
PB2
SCK
ｸﾛｯｸ元
入出力
入力
出力
入力
機能
直列ﾃﾞ
ｰﾀ入力
直列ﾃﾞ
ｰﾀ出力
直列ｸﾛｯｸ
(
注1)
PB4/XTAL1 PB2
PB1
GND
PB0
1.
8∼5.
5V
SCK
MI
SO
MOSI
注1:ﾃﾞ
ﾊﾞ
ｲｽが内蔵発振器で動作する場合、CLKI
ﾋﾟ
ﾝにｸﾛｯｸ元を接続する必要はありません。
注:上の表18-9.
でSPI
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
用のﾋﾟ
ﾝ配置が一覧されます。全てのﾃﾞ
ﾊﾞ
ｲｽが内部SPI
ｲﾝﾀｰﾌｪｰｽに対する専用SPI
ﾋﾟ
ﾝを使用する
とは限りません。
EEPROMをﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
する時に自動消去周期が自動書き込み動作内に組み入れられ(
直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
のみ)
、ﾁｯﾌﾟ
消去命令を先に
実行する必要がありません。ﾁｯﾌﾟ
消去操作はﾌﾟ
ﾛｸﾞ
ﾗﾑ(
ﾌﾗｯｼｭﾒﾓﾘ
)
とEEPROM両方の全ﾒﾓﾘ
位置の内容を$FFにします。
CKSELﾋｭｰｽﾞ
に依存して有効なｸﾛｯｸが存在しなければなりません。直列ｸﾛｯｸ(
SCK)
入力のLowとHi
g
hの区間の最小値は次のように
定義されます。
fCK＜12MHz:Low区間＞2CPUｸﾛｯｸ周期
fCK≧12MHz:Low区間＞3CPUｸﾛｯｸ周期
fCK＜12MHz:Hi
g
h区間＞2CPUｸﾛｯｸ周期
fCK≧12MHz:Hi
g
h区間＞3CPUｸﾛｯｸ周期
1
8.
6.
1.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
手順
ﾃﾞ
ﾊﾞ
ｲｽに直列ﾃﾞ
ｰﾀを書く時にﾃﾞ
ｰﾀはSCKの上昇端で行われます。読み込み時、ﾃﾞ
ｰﾀはSCKの下降端で行われます。ﾀｲﾐ
ﾝｸﾞ
の詳
細については123頁の図1
9-3.
と図19-4.
をご覧ください。
直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作でのﾃﾞ
ﾊﾞ
ｲｽのﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
と照合は次の手順が推奨されます(
表18-11.
で4ﾊﾞ
ｲﾄ
の命令形式をご覧ください)
。
1
.電源投入手順:
RESETとSCKがLow(
0)
に設定されている間にVCCとGND間へ電源を印加します。いくつかのｼｽﾃﾑで電源投入中、SCKがLowに
保持されるのを書き込み器が保証できません。この場合、SCKがLow(
0)
に設定されてしまった後、RESETは正ﾊﾟ
ﾙｽを与えられなけ
ればなりません。このﾊﾟ
ﾙｽ時間は最低t
RESETﾋﾟ
ﾝの最小ﾊﾟ
ﾙｽ幅、121頁の表19-4.
をご覧ください)
+2CPUｸﾛｯｸ周期でなけれ
RST(
ばなりません。
2
.最低20ms
待ち、MOSI
ﾋﾟ
ﾝにﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可命令を送ることによって直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
を許可してください。
3.通信が同期を外していると、直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
命令は動作しません。同期していると、ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可命令の第3ﾊﾞ
ｲﾄ
送出時に第2
ﾊﾞ
ｲﾄ
(
$53)
が戻ります。この戻りが正しいかどうかによらず、命令の4ﾊﾞ
ｲﾄ
全てが送信されなければなりません。$53が戻らない場合、
RESETに正ﾊﾟ
ﾙｽを与え、新規ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可命令を行ってください。
4.ﾌﾗｯｼｭﾒﾓﾘ
は1ﾍﾟ
ｰｼﾞ
単位で書かれます。ﾍﾟ
ｰｼﾞ
容量は109頁の表18-7.
で得られます。このﾒﾓﾘﾍﾟ
ｰｼﾞ
はﾍﾟ
ｰｼﾞ
設定命令と共にｱﾄ
ﾞ
ﾚｽの下位4/5/5+1ﾋﾞ
ｯﾄ
とﾃﾞ
ｰﾀを供給することによって1ﾊﾞ
ｲﾄ
づつ設定されます。ﾍﾟ
ｰｼﾞ
が正しく設定されるのを保証するため、与え
られたｱﾄ
ﾞ
ﾚｽにﾃﾞ
ｰﾀ上位ﾊﾞ
ｲﾄ
が適用される前にﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
が設定されなければなりません。ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
のﾍﾟ
ｰｼﾞ
はｱﾄ
ﾞ
ﾚｽの上
位6/6/7ﾋﾞ
ｯﾄ
を含むﾍﾟ
ｰｼﾞ
書き込み命令の設定によって(
ﾌﾗｯｼｭﾒﾓﾘ
に)
格納されます。ﾎﾟ
ｰﾘ
ﾝｸﾞ
(
BSY/RDY)
が使用されない場合、
使用者は次のﾍﾟ
ｰｼﾞ
を行う前に最低t
表18-10.
参照)
待たなければなりません。ﾌﾗｯｼｭ書き込み操作完了前の(
ﾎﾟ
ｰﾘ
ﾝｸﾞ
WD_
FLASH(
以外の)
直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞｲﾝﾀｰﾌｪｰｽでのｱｸｾｽは不正な書き込み結果になり得ます。
5
.EEPROMはﾍﾟ
ｰｼﾞ
単位かﾊﾞ
ｲﾄ
単位のどちらかでﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
できます。
ﾊﾞ
ｲﾄ
単位:EEPROMは適切なEEPROM書き込み命令と共にｱﾄ
ﾞ
ﾚｽとﾃﾞ
ｰﾀを供給することによって1ﾊﾞ
ｲﾄ
単位で書かれます。EEPR
OMのﾒﾓﾘ
位置は新規ﾃﾞ
ｰﾀが書かれるのに先立って始めで自動的に消去されます。ﾎﾟ
ｰﾘ
ﾝｸﾞ
(
BSY/RDY)
が使用されない場合、次
のﾊﾞ
ｲﾄ
を行う前に最低t
表18-10.
参照)
待たなければなりません。
WD_
EEPROM(
ﾍﾟ
ｰｼﾞ
単位:EEPROMの1ﾍﾟ
ｰｼﾞ
はEEPROMﾍﾟ
ｰｼﾞ
設定命令と共にｱﾄ
ﾞ
ﾚｽの下位2ﾋﾞ
ｯﾄ
とﾃﾞ
ｰﾀを供給することによって1ﾊﾞ
ｲﾄ
づつ設
定されます。EEPROMﾍﾟ
ｰｼﾞ
はｱﾄ
ﾞ
ﾚｽの上位5/6/7ﾋﾞ
ｯﾄ
を含むEEPROMﾍﾟ
ｰｼﾞ
書き込み命令によって(
EEPROMに)
格納されます。
EEPROMﾍﾟ
ｰｼﾞｱｸｾｽ使用時、EEPROMﾍﾟ
ｰｼﾞ
設定命令で設定したﾊﾞ
ｲﾄ
位置だけが変更されます。残りの位置は無変化で留まり
ます。ﾎﾟ
ｰﾘ
ﾝｸﾞ
(
BSY/RDY)
が使用されない場合、次のﾍﾟ
ｰｼﾞ
(
表18-8.
参照)
を行う前に最低t
表18-10.
参照)
待たなけれ
WD_
EEPROM(
ばなりません。ﾁｯﾌﾟ
消去されたﾃﾞ
ﾊﾞ
ｲｽでの$FFﾃﾞ
ｰﾀは書かれる必要がありません。
6
.どのﾒﾓﾘ
位置も選択したｱﾄ
ﾞ
ﾚｽの内容を直列出力MI
SOに読み戻す読み出し命令を使用することによって照合できます。
7
.ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
作業終了時、RESETは通常動作を開始するため、Hi
g
h(
1)
に設定できます。
8
.電源OFF手順 (
必要とされるならば)
① RESETをHi
g
h(
1)
に設定します。
② VCC電源をOFFにします。
11
0
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
表18-10.ﾋｭｰｽﾞ
,
ﾌﾗｯｼｭ,
EEPROM次位置書き込み前の待機時間
ｼﾝﾎﾞ
ﾙ
最低待機時間
備考
4.
5ms
ﾋｭｰｽﾞ
書き込み
t
WD_
FUSE
4.
5ms
ﾌﾗｯｼｭﾒﾓﾘ
書き込み
t
WD_
FLASH
4
.
0
m
s
E
E
P
R
O
M書き
込み
t
WD_
EEPROM
9.
0ms
ﾁｯﾌﾟ
消去
t
WD_
ERASE
1
8.
6.
2.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
命令ｾｯﾄ
表18-11.
と次頁の図18-2.
は命令ｾｯﾄ
を記述します。
表18-11.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
命令ｾｯﾄ
命令
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可
ﾁｯﾌﾟ
消去
多忙/準備可検査
設定系命令
拡張ｱﾄ
ﾞ
ﾚｽ設定 (
注1)
ﾌﾗｯｼｭﾍﾟ
ｰｼﾞ
内上位ﾊﾞ
ｲﾄ
設定
ﾌﾗｯｼｭﾍﾟ
ｰｼﾞ
内下位ﾊﾞ
ｲﾄ
設定
EEPROMﾍﾟ
ｰｼﾞ
内ﾊﾞ
ｲﾄ
設定
読み出し命令
ﾌﾗｯｼｭﾒﾓﾘ
上位ﾊﾞ
ｲﾄ
読み出し
ﾌﾗｯｼｭﾒﾓﾘ
下位ﾊﾞ
ｲﾄ
読み出し
EEPROM読み出し
施錠ﾋﾞ
ｯﾄ
読み出し
識票ﾊﾞ
ｲﾄ
読み出し
ﾋｭｰｽﾞ
下位読み出し
ﾋｭｰｽﾞ
上位読み出し
拡張ﾋｭｰｽﾞ
読み出し
発振校正値読み出し
書き込み命令 (
注2)
ﾌﾗｯｼｭﾍﾟ
ｰｼﾞ
書き込み
EEPROMﾊﾞ
ｲﾄ
書き込み
EEPROMﾍﾟ
ｰｼﾞ
書き込み
施錠ﾋﾞ
ｯﾄ
書き込み
ﾋｭｰｽﾞ
下位書き込み
ﾋｭｰｽﾞ
上位書き込み
拡張ﾋｭｰｽﾞ
書き込み
第1ﾊﾞ
ｲﾄ
$AC
$AC
$F0
命令形式
第2
ﾊﾞ
ｲﾄ
第3ﾊﾞ
ｲﾄ
$53
$00
$80
$00
$00
$00
備考
第4ﾊﾞ
ｲﾄ
$00
$00
状態値
最下位ﾋﾞ
ｯﾄ
が多忙ﾌﾗｸﾞ
。
$4D
$48
$40
$C1
$00
拡張ｱﾄ
ﾞ
ﾚｽ
$00
ｱﾄ
ﾞ
ﾚｽ上位 ｱﾄ
ﾞ
ﾚｽ下位 上位ﾊﾞ
ｲﾄ
ｱﾄ
ﾞ
ﾚｽ上位 ｱﾄ
ﾞ
ﾚｽ下位 下位ﾊﾞ
ｲﾄ
$00
ﾍﾟ
ｰｼﾞ
内位置
ﾊﾞ
ｲﾄ
注:
ﾍﾟ
ｰｼﾞ
内指示以外のﾋﾞ
ｯﾄ
は0。
$28
$20
$A0
$58
$30
$50
$58
$50
$38
ｱﾄ
ﾞ
ﾚｽ上位
ｱﾄ
ﾞ
ﾚｽ上位
ｱﾄ
ﾞ
ﾚｽ上位
$00
$00
$00
$08
$08
$00
ｱﾄ
ﾞ
ﾚｽ下位 上位ﾊﾞ
ｲﾄ
ｱﾄ
ﾞ
ﾚｽ下位 下位ﾊﾞ
ｲﾄ
ｱﾄ
ﾞ
ﾚｽ下位
ﾊﾞ
ｲﾄ
$00
施錠ﾋﾞ
ｯﾄ
値
ｱﾄ
ﾞ
ﾚｽ
識票ﾊﾞ
ｲﾄ
$00
ﾋｭｰｽﾞ
下位
$00
ﾋｭｰｽﾞ
上位
$00
拡張ﾋｭｰｽﾞ
$00
発振校正値
$4C
$C0
$C2
$AC
$AC
$AC
$AC
ｱﾄ
ﾞ
ﾚｽ上位
ｱﾄ
ﾞ
ﾚｽ上位
ｱﾄ
ﾞ
ﾚｽ上位
$E0
$A0
$A8
$A4
ｱﾄ
ﾞ
ﾚｽ下位
ｱﾄ
ﾞ
ﾚｽ下位
ｱﾄ
ﾞ
ﾚｽ下位
$00
$00
$00
$00
$00
ﾊﾞ
ｲﾄ
$00
注:
ﾍﾟ
ｰｼﾞ
指示以外のｱﾄ
ﾞ
ﾚｽﾋﾞ
ｯﾄ
は0。
施錠ﾋﾞ
ｯﾄ
値
ﾋｭｰｽﾞ
下位
ﾋｭｰｽﾞ
上位
拡張ﾋｭｰｽﾞ
注1:全命令が全ﾃﾞ
ﾊﾞ
ｲｽで利用可能な訳ではありません。
注2:ﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾒﾓﾘ
にｱｸｾｽする命令は語(
ﾜｰﾄ
ﾞ
)
ｱﾄ
ﾞ
ﾚｽを使用します。このｱﾄ
ﾞ
ﾚｽはﾍﾟ
ｰｼﾞ
範囲内でﾗﾝﾀﾞ
ﾑにできます。
注:・施錠ﾋﾞ
ｯﾄ
とﾋｭｰｽﾞ
値はﾌﾟ
ﾛｸﾞ
ﾗﾑが0、非ﾌﾟ
ﾛｸﾞ
ﾗﾑが1です。将来との互換性のため、未使用のﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
は非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
1)
にすべきです。
・ﾋｭｰｽﾞ
、施錠ﾋﾞ
ｯﾄ
、識票ﾊﾞ
ｲﾄ
、発振校正値、ﾍﾟ
ｰｼﾞ
容量については対応項目を参照してください。
・ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
と書き込み器に関する応用記述については ht
t
p
:
//www.
a
t
me
l
.
c
om/a
v
rをご覧ください。
・第4ﾊﾞ
ｲﾄ
の赤背景はﾎｽﾄ
読み込み(
ﾃﾞ
ﾊﾞ
ｲｽ出力)
を示します。
多忙/準備可検査ﾊﾞ
ｲﾄﾃﾞ
ｰﾀ出力のLSBが1なら、ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
操作が未だ保留(
動作中)
です。次の命令が実行される前に本ﾋﾞ
ｯﾄ
が0
に戻るまで待ってください。
同じﾍﾟ
ｰｼﾞ
内で、下位ﾊﾞ
ｲﾄﾃﾞ
ｰﾀは上位ﾊﾞ
ｲﾄﾃﾞ
ｰﾀに先行して格納されなければなりません。
ﾃﾞ
ｰﾀがﾍﾟ
ｰｼﾞﾊﾞ
ｯﾌｧに格納された後にEEPROMﾍﾟ
ｰｼﾞ
をﾌﾟ
ﾛｸﾞ
ﾗﾑしてください。図18-2.
をご覧ください。
111
図18-2.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
命令例
ﾌﾗｯｼｭﾍﾟ
ｰｼﾞ
(
上位/下位)
ﾊﾞ
ｲﾄ
設定
またはEEPROMﾍﾟ
ｰｼﾞ
設定
第1ﾊﾞ
ｲﾄ
第2ﾊﾞ
ｲﾄ 第3ﾊﾞ
ｲﾄ
ｱﾄ
ﾞ
ﾚｽ上位 ｱﾄ
ﾞ
ﾚｽ下位
ﾋﾞ
ｯﾄ15
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
命令
第4ﾊﾞ
ｲﾄ
ﾌﾗｯｼｭﾒﾓﾘﾍﾟ
ｰｼﾞ
書き込み
またはEEPROMﾍﾟ
ｰｼﾞ
書き込み
第1ﾊﾞ
ｲﾄ
0
第2ﾊﾞ
ｲﾄ 第3ﾊﾞ
ｲﾄ
ｱﾄ
ﾞ
ﾚｽ上位 ｱﾄ
ﾞ
ﾚｽ下位
ﾋﾞ
ｯﾄ15
第4ﾊﾞ
ｲﾄ
0
ﾍﾟ
ｰｼﾞ
番号
ﾍﾟ
ｰｼﾞ
内ｱﾄ
ﾞ
ﾚｽ
(
ｵﾌｾｯﾄ
)
ﾍﾟ
ｰｼﾞ0
ﾍﾟ
ｰｼﾞ1
ﾍﾟ
ｰｼﾞ
ﾊﾞ
ｯﾌｧ
ﾍﾟ
ｰｼﾞ2
ﾍﾟ
ｰｼﾞn-1
ﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾌﾗｯｼｭﾒﾓﾘ
またはEEPROM
(
訳補)ﾌﾗｯｼｭﾒﾓﾘ
、EEPROM、ﾍﾟ
ｰｼﾞﾊﾞ
ｯﾌｧ内のｱﾄ
ﾞ
ﾚｽ(
位置)
指定に使用されるﾋﾞ
ｯﾄ
はﾒﾓﾘ
容量とﾍﾟ
ｰｼﾞ
構成に依存します。ATt
i
ny
261A/461A/861
Aでのこれらの指定方法は次表で要約されます。
表18-A.ｱﾄ
ﾞ
ﾚｽ(
第2,
3ﾊﾞ
ｲﾄ
)
指定法
命令
第2ﾊﾞ
ｲﾄ
拡張ｱﾄ
ﾞ
ﾚｽ設定
ﾌﾗｯｼｭﾍﾟ
ｰｼﾞ
内ﾊﾞ
ｲﾄ
設定
EEPROMﾍﾟ
ｰｼﾞ
内ﾊﾞ
ｲﾄ
設定
ﾌﾗｯｼｭﾒﾓﾘ
読み出し
EEPROM読み出し
ﾌﾗｯｼｭﾍﾟ
ｰｼﾞ
書き込み
EEPROMﾊﾞ
ｲﾄ
書き込み
EEPROMﾍﾟ
ｰｼﾞ
書き込み
11
2
第3ﾊﾞ
ｲﾄ
0000 LLLL
000L LLLL
0000 0000 0000 00LL
0000 00HH
0000 0HHH LLLL LLLL
0000 HHHH
0000 0000 0LLL LLLL
0000 0000 LLLL LLLL
0000 000H LLLL LLLL
0000 00HH LLLL 0000
0000 0HHH LLL0 0000
0000 HHHH LLL0 0000
0000 0000 0LLL LLLL
0000 0000 LLLL LLLL
0000 000H LLLL LLLL
0000 0000 0LLL LL00
0000 0000 LLLL LL00
0000 000H LLLL LL00
0000 0000
備考
該当命令なし
ATt
i
ny
2
61A
:L=PC3∼0
ATt
i
ny
4
61A/861A
:L=PC4∼0
ATt
i
ny
261A/461A/861A :L=EEA1∼0
ATt
i
ny
2
61A
:H=PC9∼8,
L=PC7∼0
ATt
i
ny
4
61A
:H=PC10∼8,
L=PC7∼0
ATt
i
ny
8
61A
:H=PC11∼8,
L=PC7∼0
ATt
i
ny
2
61A
:L=EEA6∼0
ATt
i
ny
4
61A
:L=EEA7∼0
ATt
i
ny
8
61A
:H=EEA8,
L=EEA7∼0
ATt
i
ny
2
61A
:H=PC9∼8,
L=PC7∼4
ATt
i
ny
4
61A
:H=PC10∼8,
L=PC7∼5
ATt
i
ny
8
61A
:H=PC11∼8,
L=PC7∼5
ATt
i
ny
2
61A
ATt
i
ny
4
61A
ATt
i
ny
8
61A
ATt
i
ny
261A
ATt
i
ny
461A
ATt
i
ny
861A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
:L=EEA6∼0
:L=EEA7∼0
:H=EEA8,
L=EEA7∼0
:L=EEA6∼2
:L=EEA7∼2
:H=EEA8,
L=EEA7∼2
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
8.
7.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
この項はﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾌﾗｯｼｭﾒﾓﾘ
、ﾃﾞ
ｰﾀ用EEPROM、ﾒﾓﾘ
の施錠ﾋﾞ
ｯﾄ
、ﾋｭｰｽﾞﾋﾞ
ｯﾄ
の並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
と照合の方法を記述します。特記
事項を除いて、ﾊﾟ
ﾙｽ幅は最低2
50ns
と仮定されます。
1
8.
7.
1.信号名
本項ではいくつかのﾋﾟ
ﾝが並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
中の機能を表す信号名で参
照されます。図18-3.
と表18-12.
をご覧ください。後続の表で記載されな
いﾋﾟ
ﾝはﾋﾟ
ﾝ名によって参照されます。
図18-3.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
構成図
+5V
+12V
WR
XA0
XA1/BS2
PAGEL/BS1
OE
RDY/BSY
RESET/PB7 VCC
AVCC
PB0
PB1
PB2
PA7∼0
PB3
PB5
PB6
XTAL1/PB4
GND
DATA
表18-12.信号名とﾋﾟ
ﾝ名の関係
信号名
ﾋﾟ
ﾝ名
入出力
機能
WR
PB0
入力
書き込みﾊﾟ
ﾙｽ(
負論理)
XA0
PB1
入力
XTAL動作ﾋﾞ
ｯﾄ
0
XA1/BS2 (
注) PB2
入力
XTAL動作ﾋﾞ
ｯﾄ
1/上位/下位ﾊﾞ
ｲﾄ
選択2(
0:
下位,1:
上位)
(
ﾋｭｰｽﾞﾋﾞ
ｯﾄ
用)
PAGEL/BS1(
入力
ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧに設定 /上位/下位ﾊﾞ
ｲﾄ
選択1(
0:
下位,1:
上位)
(
一般用)
注) PB3
OE
PB5
入力
出力許可(
負論理)
RDY/BSY
PB6
出力
0(
Low):多忙(
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
中)
1(
Hi
g
h):準備可(
指令受付可)
DATA
PA7∼0 入出力
双方向ﾃﾞ
ｰﾀﾊﾞ
ｽ(
OE=Low時出力)
注:このﾋﾟ
ﾝは2つの異なる制御信号に対して使用されます。以降の記述で、通常1つの信号(
名)
だけが参照されます。例えば、
「BS1に正ﾊﾟ
ﾙｽを与える」は「PAGEL/BS1に正ﾊﾟ
ﾙｽを与える」と同等です。
XA0とXA1ﾋﾟ
ﾝはCLKI
ﾋﾟ
ﾝが正ﾊﾟ
ﾙｽを与えられる時に実行される動作を決めます。このﾋﾞ
ｯﾄ
符号化は表18-14.
で示されます。
表18-13.ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作移行用のﾋﾟ
ﾝ値
ﾋﾟ
ﾝ名
ｼﾝﾎﾞ
ﾙ
値
PAGEL/BS1 Pr
og
_
e
na
bl
e
[
3] 0
XA1/BS2
Pr
og
_
e
na
bl
e
[
2] 0
XA0
Pr
og
_
e
na
bl
e
[
1] 0
WR
Pr
og
_
e
na
bl
e
[
0] 0
表18-14
.XA0とXA1の符号化(
機能)
XA1 XA0
XTAL1ﾊﾟ
ﾙｽ時の動作
0
0
ﾌﾗｯｼｭまたはEEPROMのｱﾄ
ﾞ
ﾚｽ取得 (
上位/下位はBS1で指定)
0
1
ﾃﾞ
ｰﾀ取得 (
ﾌﾗｯｼｭ時の上位/下位はBS1で指定)
1
0
指令取得
1
1
ｱｲﾄ
ﾞ
ﾙ(
動作なし)
WRまたはOEﾊﾟ
ﾙｽを送るとき、設定した指令が実行される動作を決めます。各種指令は表18-15.
で示されます。
表18-15.指令ﾊﾞ
ｲﾄ
のﾋﾞ
ｯﾄ
符号化
指令ﾊﾞ
ｲﾄ
指令の機能
$80(
10000000) ﾁｯﾌﾟ
消去
$40(
01000000) ﾋｭｰｽﾞﾋﾞ
ｯﾄ
書き込み
$20(
00100000) 施錠ﾋﾞ
ｯﾄ
書き込み
$10(
00010000) ﾌﾗｯｼｭﾒﾓﾘ
書き込み
$11(
00010001) EEPROM書き込み
指令ﾊﾞ
ｲﾄ
$08(
00001000)
$04(
00000100)
$02(
00000010)
$03(
00000011)
指令の機能
識票ﾊﾞ
ｲﾄ
、校正値読み出し
ﾋｭｰｽﾞﾋﾞ
ｯﾄ
、施錠ﾋﾞ
ｯﾄ
読み出し
ﾌﾗｯｼｭﾒﾓﾘ
読み出し
EEPROM読み出し
113
1
8.
7.
2.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作への移行
次に示す方法がﾃﾞ
ﾊﾞ
ｲｽを(
高電圧)
並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作にします。
① VCCとGND間に4.
5∼5.
5Vを印加します。
② RESETをLow(
0)
にし、XTAL1を少なくとも6回、交互に(
Hi
g
h/Low)
切り替えます。
③ 113頁の表18-13.
で一覧されるPr
og
_
e
na
bl
e
ﾋﾟ
ﾝを全てLow(
0)
に設定し、最低100ns
待ちます。
④ RESETに11.
5∼12.
5Vを印加します。+12VがRESETに印加されてしまった後100ns
以内のPr
og
_
e
na
bl
e
ﾋﾟ
ﾝのどんな動きも、ﾃﾞ
ﾊﾞ
ｲｽ
のﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作への移行を失敗させます。
⑤ 新規指令送出前に少なくとも50
μs
間待ちます。
1
8.
7.
3.効率的なﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
への考慮
設定した指令とｱﾄ
ﾞ
ﾚｽはﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
中、維持されます。効率的なﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
を行うために次を考慮すべきです。
■ 複数のﾒ
ﾓﾘ
領域を読み書きする時に指令設定は一度だけ必要です。
■ ﾁｯ
ﾌﾟ
消去後のﾌﾗｯｼｭﾒﾓﾘ
と(
EESAVEﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されている場合を除き)
EEPROM全体の内容は$FFなので、値が$FFの
ﾃﾞ
ｰﾀ書き込みを飛ばします。
■ ｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
はﾌﾗｯｼｭﾒﾓﾘ
で新規256語(
ﾜｰﾄ
ﾞ
)
枠、EEPROMで新規256ﾊﾞ
ｲﾄ
枠の読み書き前に一度だけ必要です。この考慮は
識票ﾊﾞ
ｲﾄ
読み出しにも適用されます。
1
8.
7.
4.ﾁｯﾌﾟ
消去
ﾁｯﾌﾟ
消去はﾌﾗｯｼｭﾒﾓﾘ
、EEPROM、施錠ﾋﾞ
ｯﾄ
を消去します。施錠ﾋﾞ
ｯﾄ
はﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
が完全に消去されてしまうまでﾘ
ｾｯﾄ
(
消去)
され
ません。ﾋｭｰｽﾞﾋﾞ
ｯﾄ
は変更されません。ﾁｯﾌﾟ
消去はﾌﾗｯｼｭﾒﾓﾘ
やEEPROMが再書き込みされる前に実行されなければなりません。
１.
「ﾁｯﾌﾟ
消去」指令設定
① XA1をHi
g
h(
1)
、XA0をLow(
0)
に設定します。これは指令設定を許可します。
② BS1をLow(
0)
に設定します。
③ DATAを$80(
10000000)
に設定します。これはﾁｯﾌﾟ
消去指令です。
④ XTAL1に正ﾊﾟ
ﾙｽを与えます。これはﾁｯﾌﾟ
消去指令を設定します。
⑤ WRに負ﾊﾟ
ﾙｽを与えます。これはﾁｯﾌﾟ
消去を開始します。RDY/BSYがLow(
0)
になります。
⑥ 次の指令を設定する前にRDY/BSYがHi
g
h(
1)
になるまで待ちます。
注: EESAVEﾋｭｰｽﾞ
がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
されていると、EEPROMはﾁｯﾌﾟ
消去中、保護されます。
11
4
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
8.
7.
5.ﾌﾗｯｼｭﾒﾓﾘ書き込み
ﾌﾗｯｼｭﾒﾓﾘ
はﾍﾟ
ｰｼﾞ
で構成されます(
109頁の表18-7.
参照)
。ﾌﾗｯｼｭﾒﾓﾘ
へ書く時にﾌﾟ
ﾛｸﾞ
ﾗﾑﾃﾞ
ｰﾀはﾍﾟ
ｰｼﾞﾊﾞ
ｯﾌｧにﾗｯﾁされます。こ
れは同時に書かれることをﾌﾟ
ﾛｸﾞ
ﾗﾑﾃﾞ
ｰﾀの1ﾍﾟ
ｰｼﾞ
に許します。次の手順は完全なﾌﾗｯｼｭﾒﾓﾘ
の書き込み方法を記述します(
信号波
形については次頁の図18-5.
をご覧ください)
。
１.「ﾌﾗｯｼｭﾒﾓﾘ
書き込み」
指令設定
① XA1をHi
g
h(
1)
、XA0をLow(
0)
に設定します。これは指令設定を許可します。
② BS1をLow(
0)
に設定します。
③ DATAを$10(
00010000)
に設定します。これはﾌﾗｯｼｭﾒﾓﾘ
書き込み指令です。
④ XTAL1
に正ﾊﾟ
ﾙｽを与えます。これはﾌﾗｯｼｭﾒﾓﾘ
書き込み指令を設定します。
２.ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
設定
① XA1をLow(
0)
、XA0をLow(
0)
に設定します。これはｱﾄ
ﾞ
ﾚｽ設定を許可します。
② BS1をLow(
0)
に保ちます。これは下位ｱﾄ
ﾞ
ﾚｽ(
ﾊﾞ
ｲﾄ
)
を選択します。
③ DATAにｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
(
$00∼$FF)
を設定します。
④ XTAL1
に正ﾊﾟ
ﾙｽを与えます。これはｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
を設定します。
３.ﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
設定
① XA1をLow(
0)
、XA0をHi
g
h(
1)
に設定します。これはﾃﾞ
ｰﾀ設定を許可します。
② DATAにﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
(
$00∼$FF)
を設定します。
③ XTAL1
に正ﾊﾟ
ﾙｽを与えます。これはﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
を設定します。
４.ﾃﾞ
ｰﾀ上位ﾊﾞ
ｲﾄ
設定
① BS1をHi
g
h(
1)
に設定します。これは上位ﾊﾞ
ｲﾄ
を選択します。
② XA1をLow(
0)
、XA0をHi
g
h(
1)
に保ちます。これはﾃﾞ
ｰﾀ設定を許可します。
③ DATAにﾃﾞ
ｰﾀ上位ﾊﾞ
ｲﾄ
(
$00∼$FF)
を設定します。
④ XTAL1
に正ﾊﾟ
ﾙｽを与えます。これはﾃﾞ
ｰﾀ上位ﾊﾞ
ｲﾄ
を設定します。
５.ﾊﾞ
ｯﾌｧ全体が満たされるか、または(
必要な)
全てのﾃﾞ
ｰﾀがﾊﾞ
ｯﾌｧ内に設定されるまで、２∼４を繰り返し
６.ｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
設定
① XA1をLow(
0)
、XA0をLow(
0)
に設定します。これはｱﾄ
ﾞ
ﾚｽ設定を許可します。
② BS1をHi
g
h(
1)
に設定します。これは上位ｱﾄ
ﾞ
ﾚｽ(
ﾊﾞ
ｲﾄ
)
を選択します。
③ DATAにｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
(
$00∼$03/
$07/$0F)
を設定します。
④ XTAL1
に正ﾊﾟ
ﾙｽを与えます。これはｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
を設定します。
７.ﾍﾟ
ｰｼﾞ
書き込み
① BS1をLow(
0)
に設定します。
② WRに負ﾊﾟ
ﾙｽを与えます。これはﾃﾞ
ｰﾀのﾍﾟ
ｰｼﾞ
全体の書き込みを開始します。RDY/BSYがLow(
0)
になります。
③ RDY/BSYがHi
g
h(
1)
になるまで待ちます。
８. ﾌﾗｯｼｭﾒﾓﾘ
全部が書かれるか、または(
必要な)
全ﾃﾞ
ｰﾀが書かれてしまうまで、２∼７を繰り返し
９.ﾍﾟ
ｰｼﾞ
書き込み終了
① XA1をHi
g
h(
1)
、XA0をLow(
0)
に設定します。これは指令設定を許可します。
② DATAを$00(
00000000)
にします。これは無操作指令です。
③ XTAL1
に正ﾊﾟ
ﾙｽを与えます。これは無操作指令を設定し、内部書き込み信号がﾘ
ｾｯﾄ
されます。
ｱﾄ
ﾞ
ﾚｽ内の下位ﾋﾞ
ｯﾄ
がﾍﾟ
ｰｼﾞ
内の語(
ﾜｰﾄ
ﾞ
)
位置を指示する一方、上位ﾋﾞ
ｯﾄ
がﾌﾗｯｼｭﾒﾓﾘ
内のﾍﾟ
ｰｼﾞ
をｱﾄ
ﾞ
ﾚｽ指定します。これは図184.
で図示されます。ﾍﾟ
ｰｼﾞ
内の語ｱﾄ
ﾞ
ﾚｽに8ﾋﾞ
ｯﾄ
未満が必要とされる場合(
ﾍﾟ
ｰｼﾞ
容量<256)
、ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
の最上位(
側)
ﾋﾞ
ｯﾄ
がﾍﾟ
ｰｼﾞ
書き込み実行時のﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽに使用されることに注意してください。
∼
図18-4.ﾍﾟ
ｰｼﾞ
で構成されたﾌﾗｯｼｭﾒﾓﾘのｱﾄ
ﾞ
ﾚｽ指定
PCMSB
PAGEMSB
ﾌﾟ
ﾛｸﾞ
ﾗﾑｶｳﾝﾀ
PCPAGE
PCWORD
ﾌﾗｯｼｭﾒﾓﾘ
内のﾍﾟ
ｰｼﾞｱﾄ
ﾞ
ﾚｽ
ﾍﾟ
ｰｼﾞ
内の語(
ﾜｰﾄ
ﾞ
)
ｱﾄ
ﾞ
ﾚｽ
ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘ
ﾍﾟ
ｰｼﾞ
PCWORD(
PAGEMSB∼0)
$00
ﾍﾟ
ｰｼﾞ
命令語(
ﾜｰﾄ
ﾞ
)
$01
$02
PAGEEND
注:PCPAGEとPCWORDは109頁の表18-7.
で一覧されます。
115
下図に於いて"
x
x
"
は無関係を意味します。図内の番号は前記ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
を参照します。
図18-5.ﾌﾗｯｼｭﾒﾓﾘ書き込みﾀｲﾐ
ﾝｸﾞ
８
DATA
１
２
５
３
$10
ｱﾄ
ﾞ
ﾚｽ下位
ﾃﾞ
ｰﾀ下位
４
６
ﾃﾞ
ｰﾀ上位
ｱﾄ
ﾞ
ﾚｽ上位
７
x
x
XA1/BS2
XA0
PAGEL/BS1
XTAL1
WR
RDY/BSY
RESET
OE
９
$00
H
L
H
L
H
L
H
L
H
L
H
L
H
L
12V
L
H
L
1
8.
7.
6.EEPROM書き込み
EEPROMはﾍﾟ
ｰｼﾞ
で構成されます(
109頁の表18-8.
参照)
。EEPROMを書く時にﾃﾞ
ｰﾀはﾍﾟ
ｰｼﾞﾊﾞ
ｯﾌｧにﾗｯﾁされます。これは同時に書
かれることをﾃﾞ
ｰﾀの1ﾍﾟ
ｰｼﾞ
に許します。ﾃﾞ
ｰﾀ用EEPROMﾒﾓﾘ
の書き込み方法は次の通りです。(
指令、ｱﾄ
ﾞ
ﾚｽ、ﾃﾞ
ｰﾀ設定の詳細につ
いては115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。信号波形については図18-6
.
をご覧ください。)
１.Ａ：EEPROM書き込み指令$11(
00010001)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の１を参照)
２.Ｇ：ｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
(
$00∼$00/$00/$01)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の６を参照)
３.Ｂ：ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
(
$00∼$7F/$FF/$FF)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の２を参照)
４.Ｃ：ﾃﾞ
ｰﾀﾊﾞ
ｲﾄ
(
$00∼$FF)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の３を参照)
５.Ｅ：ﾃﾞ
ｰﾀをﾗｯﾁします(
PAGELに正ﾊﾟ
ﾙｽを与えます)
。(
訳注:
参照先及び図に該当処理が存在しません。)
６.Ｋ：ﾊﾞ
ｯﾌｧ全体が満たされるまで３∼５を繰り返します。
７.Ｌ：EEPROMﾍﾟ
ｰｼﾞ
書き込み
① BS1をLow(
0)
に設定します。
② WRに負ﾊﾟ
ﾙｽを与えます。これはEEPROMﾍﾟ
ｰｼﾞ
書き込みを開始します。RDY/BSYがLow(
0)
になります。
③ 次のﾍﾟ
ｰｼﾞ
を書く前に、RDY/BSYがHi
g
h(
1)
になるまで待ちます。
図18-6.EEPROM書き込みﾀｲﾐ
ﾝｸﾞ
DATA
Ａ
Ｇ
Ｂ
$11
ｱﾄ
ﾞ
ﾚｽ上位
ｱﾄ
ﾞ
ﾚｽ下位
Ｋ
Ｃ
ﾃﾞ
ｰﾀ
XA1/BS2
XA0
PAGEL/BS1
XTAL1
WR
RDY/BSY
RESET
OE
11
6
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
Ｅ
x
x
Ｌ
x
x
H
L
H
L
H
L
H
L
H
L
H
L
H
L
12V
L
H
L
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
8.
7.
7.ﾌﾗｯｼｭﾒﾓﾘ読み出し
ﾌﾗｯｼｭﾒﾓﾘ
の読み出し方法は次の通りです。(
指令とｱﾄ
ﾞ
ﾚｽ設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：ﾌﾗｯｼｭﾒﾓﾘ
読み出し指令$02(
0
0000010)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の１を参照)
２.Ｇ：ｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
(
$00∼$03/$07/$0F)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の６を参照)
３.Ｂ：ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
(
$00∼$FF)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の２を参照)
４.BS1をLow(
0)
、OEをLow(
0)
に設定します。ﾌﾗｯｼｭﾒﾓﾘ
語(
ﾜｰﾄ
ﾞ
)
の下位ﾊﾞ
ｲﾄ
が直ぐにDATAで読めます。
５.BS1をHi
g
h(
1)
に設定します。ﾌﾗｯｼｭﾒﾓﾘ
語(
ﾜｰﾄ
ﾞ
)
の上位ﾊﾞ
ｲﾄ
が直ぐにDATAで読めます。
６.OEをHi
g
h(
1)
に設定します。DATAはHi
-Zになります。
1
8.
7.
8.EEPROM読み出し
ﾃﾞ
ｰﾀ用EEPROMの読み出し方法は次の通りです。(
指令とｱﾄ
ﾞ
ﾚｽ設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：EEPROM読み出し指令$03(
00000011)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の１を参照)
２.Ｇ：ｱﾄ
ﾞ
ﾚｽ上位ﾊﾞ
ｲﾄ
(
$00∼$00/$00/$01)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の６を参照)
３.Ｂ：ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
(
$00∼$7F/$FF/$FF)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の２を参照)
４.BS1をLow(
0)
、OEをLow(
0)
に設定します。EEPROMのﾊﾞ
ｲﾄﾃﾞ
ｰﾀが直ぐにDATAで読めます。
５.OEをHi
g
h(
1)
に設定します。DATAはHi
-Zになります。
1
8.
7.
9.ﾋｭｰｽﾞﾋﾞ
ｯﾄ
書き込み (
訳注:
原書での拡張/上位/下位ﾋｭｰｽﾞ
項を1つに纏めました。)
各ﾋｭｰｽﾞﾊﾞ
ｲﾄ
の書き込み方法は次の通りです。(
指令とﾃﾞ
ｰﾀ設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：ﾋｭｰｽﾞﾋﾞ
ｯﾄ
書き込み指令$40(
01
000000)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の１を参照)
２.Ｃ：ﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
を設定します。0=ﾌﾟ
ﾛｸﾞ
ﾗﾑ,
1=非ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
消去)
です。(
「ﾌﾗｯｼｭﾒﾓﾘ書き込み」の３を参照)
３.BS1とBS2を右表の目的ﾊﾞ
ｲﾄ
に対応する設定にします。
表A.ﾋｭｰｽﾞﾊﾞ
ｲﾄ
対応BS1,
BS2設定
４.WRに負ﾊﾟ
ﾙｽを与え、RDY/BSYがHi
g
hになるまで待ちます。
B
S
1
ﾋ
ｭ
ｰ
ｽ
ﾞ
ﾊ
ﾞ
ｲ
ﾄ
BS2
５.３.
でHi
g
hに設定したBS1、BS2をLow(
0)
に戻します。これはﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
を選択します。
拡張ﾊﾞ
ｲﾄ Low(
0) Hi
g
h(
1)
上位ﾊﾞ
ｲﾄ Hi
g
h(
1) Low(
0)
下位ﾊﾞ
ｲﾄ Low(
0) Low(
0)
図18-7.ﾋｭｰｽﾞ
書き込みﾀｲﾐ
ﾝｸﾞ
DATA
XA1/BS2
XA0
PAGEL/BS1
XTAL1
WR
RDY/BSY
RESET
OE
Ａ
Ｃ
$40
ﾃﾞ
ｰﾀ
下位ﾋｭｰｽﾞ
書き
x
x
Ａ
Ｃ
$40
ﾃﾞ
ｰﾀ
上位ﾋｭｰｽﾞ
書き
x
x
Ａ
Ｃ
$40
ﾃﾞ
ｰﾀ
拡張ﾋｭｰｽﾞ
書き
x
x
H
L
H
L
H
L
H
L
H
L
H
L
H
L
12V
L
H
L
117
18.
7.
10.施錠ﾋﾞ
ｯﾄ
書き込み
施錠ﾋﾞ
ｯﾄ
の書き込み方法は次の通りです。(
指令とﾃﾞ
ｰﾀ設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：施錠ﾋﾞ
ｯﾄ
書き込み指令$20(
00100000)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の１を参照)
２.Ｃ：ﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
(
としてﾃﾞ
ｰﾀ)
を設定します。0=ﾌﾟ
ﾛｸﾞ
ﾗﾑ,
1=無変化です。LB保護種別3が設定(
LB1とLB2がﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
)
された場
合、どの外部ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作種別によってもﾌﾞ
ｰﾄ
施錠ﾋﾞ
ｯﾄ
をﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
できません。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の３を参照)
３.WRに負ﾊﾟ
ﾙｽを与え、RDY/BSYがHi
g
hになるまで待ちます。
施錠ﾋﾞ
ｯﾄ
はﾁｯﾌﾟ
消去の実行によってのみ解除(
1)
できます。
18.
7.
11.ﾋｭｰｽﾞﾋﾞ
ｯﾄ
と施錠ﾋﾞ
ｯ
ﾄ
の読み出し
ﾋｭｰｽﾞﾋﾞ
ｯﾄ
と施錠ﾋﾞ
ｯﾄ
の読み出し方法は次の通りです。(
指令設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：ﾋｭｰｽﾞﾋﾞ
ｯﾄ
と施錠ﾋﾞ
ｯﾄ
の読み出し指令$04(
00000100)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の１を参照)
２.BS1とBS2をLow(
0)
、OEをLow(
0)
に設定します。ﾋｭｰｽﾞ
下位ﾋﾞ
ｯﾄ
の状態が直ぐにDATAで読めます。(
0=ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
３.BS1とBS2をHi
g
h(
1)
、OEをLow(
0)
に設定します。ﾋｭｰｽﾞ
上位ﾋﾞ
ｯﾄ
の状態が直ぐにDATAで読めます。(
0=ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
４.BS1をLow(
0)
、BS2をHi
g
h(
1)
、OEをLow(
0)
に設定します。拡張ﾋｭｰｽﾞﾋﾞ
ｯﾄ
の状態が直ぐにDATAで読めます。(
0=ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
５.BS1をhi
g
h(
1)
、BS2をLow(
0)
、OEをLow(
0)
に設定します。施錠ﾋﾞ
ｯﾄ
の状態が直ぐにDATAで読めます。(
0=ﾌﾟ
ﾛｸﾞ
ﾗﾑ)
６.OEをHi
g
h(
1)
に設定します。DATAはHi
-Zになります。
図18-8.ﾋｭｰｽﾞ
、施錠ﾋﾞ
ｯﾄ
読み出し中のBS1,BS2との関係
ﾋｭｰｽﾞ
下位ﾊﾞ
ｲﾄ
0
拡張ﾋｭｰｽﾞﾊﾞ
ｲﾄ
1
0
施錠ﾋﾞ
ｯﾄ
0
1
ﾋｭｰｽﾞ
上位ﾊﾞ
ｲﾄ
1
DATA
BS2
BS1
1
8.
7.
12.識票ﾊﾞ
ｲﾄ
読み出し
識票ﾊﾞ
ｲﾄ
の読み出し方法は次の通りです。(
指令とｱﾄ
ﾞ
ﾚｽ設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：識票ﾊﾞ
ｲﾄ
読み出し指令$08(
00001000)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の１を参照)
２.Ｂ：ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
(
$00∼$02)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の２を参照)
３.BS1をLow(
0)
、OEをLow(
0)
に設定します。選択した識票ﾊﾞ
ｲﾄ
が直ぐにDATAで読めます。
４.OEをHi
g
h(
1)
に設定します。DATAはHi
-Zになります。
1
8.
7.
13.発振校正値読み出し
発振校正値の読み出し方法は次の通りです。(
指令とｱﾄ
ﾞ
ﾚｽ設定の詳細については115頁の「ﾌﾗｯｼｭﾒﾓﾘの書き込み」を参照。)
１.Ａ：発振校正値読み出し指令$08(
00001000)
を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の１を参照)
２.Ｂ：ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
に$00を設定します。(
「ﾌﾗｯｼｭﾒﾓﾘの書き込み」の２を参照)
３.BS1をHi
g
h(
1)
、OEをLow(
0)
に設定します。発振校正値ﾊﾞ
ｲﾄ
が直ぐにDATAで読めます。
４.OEをHi
g
h(
1)
に設定します。DATAはHi
-Zになります。
11
8
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
9
.電気的特性
1
9.
1.絶対最大定格 (
警告)
・・・・・・・・・・・・・・・ -55℃ ∼ +
125℃
動作温度 ・・・・・・・・・
・・・・・・・・・・・・・・・ -65℃ ∼ +
150℃
保存温度 ・・・・・・・・・
5V∼ VCC+0.
5V
RESETを除くﾋﾟ
ﾝ許容電圧 ・・・・・・・・・-0.
・・・・・・・・・・・・・・・・-0.
5V∼ +13.
0V
RESETﾋﾟ
ﾝ許容電圧 ・
・・・・・・・・・・・・・・・・・・・・・・・・・・6.
0V
最大動作電圧 ・・・・・
・・・・・・・・・・・・・・・・・・・・・・・ 40.
0mA
入出力ﾋﾟ
ﾝ出力電流 ・
・・・・・・・・・・・・・・・・・・・・・・ 200.
0mA
消費電流 ・・・・・・・・・
(
警告)
絶対最大定格を超える負担はﾃﾞ
ﾊﾞ
ｲｽに定常的な損傷を与えます。
絶対最大定格は負担の定格を示すためだけのもので、この値また
は、この仕様書の動作特性で示された値を超える条件で動作する
ことを示すものではありません。長時間の最大定格での使用は
ﾃﾞ
ﾊﾞ
ｲｽの信頼性を損なう場合があります。
1
9.
2.DC特性
表19-1.DC特性 TA=-40℃∼85℃,VCC=1.
8
V∼5
.
5
V(
特記事項を除く)
ｼﾝﾎﾞ
ﾙ
項目
条件
Mi
n
XTAL1,
RESETを除く
-0.
5
XTAL1外部ｸﾛｯｸ駆動
-0.
5
VI
wﾚﾍﾞ
ﾙ入力電圧
L Lo
RESET
-0.
5
I
/OとしてのRESET
-0.
5
XTAL1,
RESETを除く 0.
7VCC(
注2)
XTAL1外部ｸﾛｯｸ駆動 0.
8VCC(
注2)
VI
g
hﾚﾍﾞ
ﾙ入力電圧
H Hi
RESET
0.
9VCC(
注2)
I
/OとしてのRESET
0.
7VCC(
注2)
I
OL=
10mA,VCC=5V
Lﾚﾍﾞ
ﾙ出力電圧
OL=
5mA,VCC=3V
(
注4,
6)I
(
RESETﾋﾟ
ﾝ以外)
I
OL=
2mA,VCC=1
.
8V
VOL
I
OL=
10mA,VCC=5V
Lﾚﾍﾞ
ﾙ出力電圧
I
O
L
=
5
mA,VCC=3V
(
注4,
6)
(
I
/OとしてのRESETﾋﾟ
ﾝ)
I
OL=
2mA,VCC=1.
8V
I
OH=
-10mA,VCC=5V
4.
3
Hﾚﾍﾞ
ﾙ出力電圧
VOH
2.
5
OH=
-5mA,VCC=3V
(
注5,
6)I
(
RESETﾋﾟ
ﾝ以外)
I
OH=
2mA,VCC=1.
8V
1.
4
I
/Oﾋﾞ
ﾝLowﾚﾍﾞ
ﾙ入力漏れ電流
I
L I
VCC=5
.
5V
確実なH
/L範囲
I
I
/
O
ﾋ
ﾞ
ﾝ
H
i
g
h
ﾚ
ﾍ
ﾞ
ﾙ
入力漏れ電流
I
H
RRST RESETﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗
30
RPU I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗
20
VCC=2
V,1MHz
通常動作消費電流
(
注7)VCC=3
V,4MHz
VCC=5
V,8MHz
VCC=2
V,1MHz
I
CC
ｱｲﾄ
ﾞ
ﾙ動作消費電流
(
注7)VCC=3
V,4MHz
VCC=5
V,8MHz
V
C
C
=
3
V,WDT有効
ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流
(
注8)
(
BOD禁止)
VCC=3
V,WDT禁止
注1)
Ty
p(
<0.
05
<0.
05
0.
2
1.
2
3.
6
0.
04
0.
25
0.
9
4
0.
15
Ma
x
単位
0.
2VCC(
注3)
0.
1VCC(
注3)
0.
2VCC(
注3)
0.
2VCC(
注3)
VCC+0.
5
VCC+0.
5
VCC+0.
5
VCC+0.
5
0.
6
V
0.
5
0.
4
0.
6
0.
5
0.
4
1
1
60
50
0.
5
2
7
0.
15
0.
4
1.
5
10
2
μA
k
Ω
mA
μA
注1:25℃での代表値です。
注1:"
Mi
n"
はHi
g
hﾚﾍﾞ
ﾙの認識が保証される最低電圧を意味します。
注2:"
Ma
x
"
はLowﾚﾍﾞ
ﾙの認識が保証される最高電圧を意味します。
注3∼8は次頁を参照
119
注4:各I
/Oﾎﾟ
ｰﾄ
は安定状態(
非過渡時)
に於いて検査条件(
VCC=5Vで10mA、VCC=3Vで5mA)
よりも多くのｼﾝｸ電流を流すことが
できるとは言え、(
全ﾎﾟ
ｰﾄ
に対して)
全I
OLの合計が1
00mAを超えるべきではありません。I
OLが検査条件を超える場合、VOLも
関連する仕様を超えます。ﾋﾟ
ﾝは検査条件で一覧されるよりも大きなｼﾝｸ電流を流すことは保証されません。
注5:各I
/Oﾎﾟ
ｰﾄ
は安定状態(
非過渡時)
に於いて検査条件(
VCC=5Vで10mA、VCC=3Vで5mA)
よりも多くのｿｰｽ電流を流すことが
できるとは言え、(
全ﾎﾟ
ｰﾄ
に対して)
全I
OHの合計が1
00mAを超えるべきではありません。I
OHが検査条件を超える場合、VOHも
関連する仕様を超えます。ﾋﾟ
ﾝは検査条件で一覧されるよりも大きなｿｰｽ電流を流すことは保証されません。
注6:RESETﾋﾟ
ﾝはﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
動作での操作と移行時に高電圧を許容しなければならず、その結果として標準I
/Oﾋﾟ
ﾝと比べて弱
い駆動能力を持ちます。(
1
37頁から始まる)
図2032.
∼35.
をご覧ください。
注7:23頁の「消費電力の最小化」で記述した方法で使用する値。電力削減許可(
PRR=$FF)
でI
/O駆動なしです。
注8:低電圧検出(
BOD)
禁止での測定です。
1
9.
3.速度
ﾃﾞ
ﾊﾞ
ｲｽの最大動作周波数は供給電圧(
VCC)
に依存します。供
給電圧と最大動作周波数の関係は図19-1.
で示されるように区
分的線形です。
図19-1.最大動作周波数対供給電圧
動作周波数
20MHz
10MHz
4MHz
安全動作領域
1.
8
2.
7
4.
5
VCC
V)
5.
5 (
1
9.
4
.ｸﾛｯｸ特性
1
9.
4
.
1
.校正付き内蔵RC発振器の精度
工場既定校正よりも高い精度に内蔵発振器を手動校正することが可能です。この発振器周波数が温度と電圧に依存することに注意
してください。電圧と温度の特性は142頁の図20-49.
と143頁の図20-50.
で得られます。
表19-2.校正付き内蔵RC発振器の校正精度
校正種別
周波数
VCC
工場校正
8.
0MHz
3V
使用者校正
7.
3∼8.
1MHz
内の一定周波数
1.
8∼5.
5V内の一定電圧
注:校正点での発振器周波数精度(
一定温度と一定電圧)
温度
25℃
-40∼85℃内の一定温度
校正精度 (
注)
±10%
±1%
1
9
.
4
.
2.外部ｸﾛｯ
ｸ信号駆動
図19-2.外部ｸﾛｯｸ駆動波形
t
CLCH
VI
L
t
CHCX
t
CHCL
t
CLCX
VI
H
t
CLCL
表19-3.外部ｸﾛｯｸ駆動特性
VCC=1.
8∼5.
5V
Mi
n
Ma
x
ｸ
ﾛ
ｯ
ｸ
周波数
0
4
1/t
CLCL
ｸﾛｯｸ周期
250
t
CLCL
H
i
g
h
ﾚ
ﾍ
ﾞ
ﾙ
時間
100
t
CHCX
Lowﾚﾍﾞ
ﾙ時間
100
t
CLCX
上昇時間
2.
0
t
CLCH
下降時間
2.
0
t
CHCL
ﾛｯｸ周期間の変化率
2
⊿t
CLCL 隣接ｸ
注:詳細については16
頁の「外部ｸﾛｯｸ信号」を参照してください。
ｼﾝﾎﾞ
ﾙ
12
0
項目
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
VCC=2.
7∼5.
5V
Mi
n
Ma
x
0
10
100
40
40
1.
6
1.
6
2
VCC=4.
5∼5.
5V
Mi
n
Ma
x
0
20
50
20
20
0.
5
0.
5
2
単位
MHz
ns
μs
%
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
9.
5.ｼｽﾃﾑとﾘｾｯﾄ
の特性
表19-4.ﾘｾｯﾄ
、低電圧検出(
BOD)
、内部基準電圧の特性
ｼﾝﾎﾞ
ﾙ
項目
条件
VRST
RESETﾋﾟ
ﾝ閾値電圧
(
注1)
t
ﾘ
ｾｯﾄﾊﾟ
ﾙｽ幅
(
注1)VCC=3V
RST
VHYST
低電圧検出ﾋｽﾃﾘ
ｼｽ電圧
(
注1)
t
最小低電圧検出時間
(
注1)
BOD
VBG
基準電圧
VCC=2.
7V,
TA=25℃
t
起動時間
(
注1
)
BG
VCC=5V,
TA=25℃
I
消費電流
(
注1)
BG
注1:未検査。値は目安だけです。
Mi
n
0.
2VCC
2.
5
1.
0
Ty
p
50
2
1.
1
40
15
Ma
x
0.
9VCC
1.
2
70
単位
V
μs
mV
μs
V
μs
μA
19
.
5.
1
.強化電源ONﾘｾｯ
ﾄ
表19-5.強化電源ONﾘｾｯﾄ
特性 (
TA=
4
0
℃∼8
5
℃)
ｼﾝﾎﾞ
ﾙ
項目
Mi
n
VPOR
(
注1,
2)
電源ONﾘ
ｾｯﾄ
開放閾値電圧
1.
1
VPOA
電源ONﾘ
ｾｯﾄ
活性閾値電圧
(
注1,
3)
0.
6
SRON
(
注1)
電源投入時上昇率
0.
01
注1:値は指針だけです。
注2:電圧上昇時にﾃﾞ
ﾊﾞ
ｲｽがﾘ
ｾｯﾄ
から開放される閾値電圧です。
注3:供給電圧がVPOA未満でなければ電源ONﾘ
ｾｯﾄ
は動作しません(
電圧下降時)
。
Ty
p
1.
4
1.
3
Ma
x
1.
6
1.
6
単位
V
V/ms
1
9
.
5
.
2.低電圧検出(
BOD)
表19-6.BODLEVELﾋｭｰｽﾞ(
VBOT)設定 (
注1)
BODLEVEL2∼0 Mi
n Ty
p Ma
x 単位
111
低電圧検出(
BOD)
ﾘ
ｾｯﾄ
禁止
110
1.
8
1.
7
2.
0
2.
5
2.
7
2.
9
101
V
100
4.
3
4.
1
4.
5
000∼ 011
(
予約)
注1:いくつかのﾃﾞ
ﾊﾞ
ｲｽでVBOTが公称最低動作電圧以下の可能性があり
ます。この状態のﾃﾞ
ﾊﾞ
ｲｽについては、製造検査中、VCC=VBOTに落と
して検査されています。これはﾏｲｸﾛｺﾝﾄ
ﾛｰﾗの正しい動作がもはや保
証されない電圧になる前に、低電圧検出(
BOD)ﾘ
ｾｯﾄ
が起きることを保
証します。
121
1
9.
6.A/D変換器特性
表19-7.A/D変換特性 (
TA=-40∼85℃)
ｼﾝﾎﾞ
ﾙ
項目
分解能
シングル エンド入力変換
絶対精度
(
I
NL,
DNL,
利得,
ｵﾌｾｯﾄ
,
量子化
誤差を含む)
条件
Mi
n
Hz
VCC=4V 変換ｸﾛｯｸ=200k
VREF=4V 変換ｸﾛｯｸ=1MHz
Hz
雑音低 変換ｸﾛｯｸ=200k
減動作 変換ｸﾛｯｸ=1MHz
積分性非直線誤差(
I
NL)
微分性非直線誤差(
DNL) VCC=4V
VREF=4V
利得誤差
変換ｸﾛｯｸ=200k
Hz
ｵﾌｾｯﾄ
(
ｾﾞ
ﾛ)
誤差
変換ｸﾛｯｸ周波数
変換時間
連続変換動作
AREF 外部基準電圧
VI
N 入力電圧
入力周波数帯域
A/D変換出力
分解能
×1,
×8,
×20,
×30
絶対精度
(
ｵﾌｾｯﾄ
,
利得誤差校正後)
差動入力変換
積分性非直線誤差(
I
NL) VCC=5V
VREF=4V
変換ｸﾛｯｸ
利得誤差
=50∼200k
Hz
ｵﾌｾｯﾄ
(
ｾﾞ
ﾛ)
誤差(
絶対値)
Ma
x
10
2
3
1.
5
2.
5
1.
0
0.
5
2.
5
1.
5
50
13
2.
0
GND
1000
260
AVCC
VREF
0
×1,
×8
×20,
×30
×1,
×8
×20,
×30
×1,
×8
×20,
×30
×1,
×8
×20,
×30
共通
(
訳注)原書の表197.
、表19-8.
と表19-9.
は表19-7.
として統合しました。
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4
1.
1
2.
56
35
100
k
Hz
μs
V
k
Hz
1023
10
10/8
15/8
4/4
10/5
10/4
15/5
3/3
4/4
単位
ﾋﾞ
ｯﾄ
LSB
38.
5
変換ｸﾛｯｸ周波数
50
変換時間
連続変換動作
65
AREF 外部基準電圧
2.
0
VI
GND
N 入力電圧
VDI
注1)
FF 差動入力電圧差 (
入力周波数帯域
AVCC ｱﾅﾛｸﾞ
供給電圧
VCC-0.
3
1.
1V内部基準電圧
1.
0
VI
NT
VCC>3V
2.
56V内部基準電圧
2.
3
RREF 基準電圧入力ｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽ
RAI
ﾞ
入力ｲﾝﾋﾟ
ｰﾀﾞ
ﾝｽ
N ｱﾅﾛｸ
0
単極動作
A/D変換出力
両極動作
-512
注:差動入力変換内の/で区切られた値は前が単極動作、後ろが両極動作での値です。
注1:VDEFはVREF以下でなければなりません。
12
2
Ty
p
LSB
ﾋﾞ
ｯﾄ
LSB
200
k
Hz
260
μs
AVCC-1.
0
AVCC (
注1) V
VREF/利得
k
Hz
VCC+0
.
3
1.
2
V
2.
8
k
Ω
MΩ
1023
LSB
511
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
1
9.
7.
ｱﾅﾛｸﾞ
比較器特性
表19-10.ｱﾅﾛｸﾞ
比較器特性 (
TA=
4
0
℃∼8
5
℃)
ｼﾝﾎﾞ
ﾙ
項目
条件
VAI
入力変位(
ｵ
ﾌ
ｾ
ｯ
ﾄ
)
電圧
V
C
C
=
5
V
,
V
i
n
=
V
C
C/
2
O
I
VCC=5
V,
Vi
n=VCC/2
LAC 入力漏れ電流
V
C
C
=
2
.
7
V
ｱﾅﾛｸﾞ
伝播遅延
(
飽和から僅かな過駆動へ)
VCC=4
.
0V
t
APD
VCC=2
.
7V
ｱﾅﾛｸﾞ
伝播遅延
(
大きな段階変化)
VCC=4
.
0V
ｼﾞ
ﾀﾙ伝播遅延
VCC=1.
8∼5.
5V
t
DPD ﾃﾞ
Mi
n
Ty
p
<10
Ma
x
40
50
-50
750
500
100
75
1
単位
mV
nA
ns
2
c
l
k
I
/O
1
9.
8.
直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
特性
図19-3.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞﾊﾞ
ｲﾄ
通信波形
直列ﾃﾞ
ｰﾀ入力(
MOSI
)
MSB
LSB
直列ﾃﾞ
ｰﾀ出力(
MI
SO)
MSB
LSB
直列ｸﾛｯｸ入力(
SCK)
ﾃﾞ
ｰﾀ入力採取位置
図19-4.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞﾀｲﾐ
ﾝｸﾞ
MOSI
t
OVSH
SCK
t
SHOX
t
SHSL
t
SLSH
t
SLI
V
MI
SO
表19-11.直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
特性 (
特記条件を除いて、TA=-40℃∼85℃ ,VCC=1.
8∼5
.
5V)
ｼﾝﾎﾞ
ﾙ
項目
Mi
n
1.
8∼2.
7V
0
発振器周波数
2.
7∼4.
5V
0
1/t
CLCL
4.
5∼5.
5V
0
1.
8∼2.
7V
250
発振器周期
2.
7∼4.
5V
100
t
CLCL
4.
5∼5.
5V
50
SCKﾊﾟ
ﾙｽHﾚﾍﾞ
ﾙ幅
(
注1) 2t
t
SHSL
CLCL
S
C
K
ﾊ
ﾟ
ﾙ
ｽ
L
ﾚ
ﾍ
ﾞ
ﾙ
幅
(
注1
)
t
2
t
SLSH
CLCL
SCK↑に対するMOSI
ｾｯﾄ
ｱｯﾌﾟ
時間
t
t
OVSH
CLCL
SCK↑に対するMOSI
保持時間
t
2t
SHOX
CLCL
SCK↓に対するMI
SO出力遅延時間
t
SLI
V
Ty
p
Ma
x
4
10
20
単位
MHz
ns
100
注1:fCK＜12MHz
時2
t
2MHz
時3
t
CLCL、fCK≧1
CLCL。
123
1
9.
9.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
特性
図19-5.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞﾀｲﾐ
ﾝｸﾞ(
一般的な必要条件)
XTAL1
設定ﾃﾞ
ｰﾀと制御
DATA,XA0,XA1/BS2,
PAGEL/BS1
WR
t
DVXH
t
XHXL
t
XLWL
t
t
XLDX
BVWL
t
WLWH
t
WLBX
t
WLRL
RDY/BSY
t
WLRH
図19-6.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞﾀｲﾐ
ﾝｸﾞ(
ﾍﾟ
ｰｼﾞ
設定での必要条件)
XTAL1
PAGEL/BS1
DATA
t
XLXH
ｱﾄ
ﾞ
ﾚｽ0(
下位ﾊﾞ
ｲﾄ
)
ﾃﾞ
ｰﾀ(
下位ﾊﾞ
ｲﾄ
)
ﾃﾞ
ｰﾀ(
上位ﾊﾞ
ｲﾄ
)
ｱﾄ
ﾞ
ﾚｽ1(
下位ﾊﾞ
ｲﾄ
)
XA0
XA1/BS2
ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
指定 ﾃﾞ
ｰﾀ下位ﾊﾞ
ｲﾄ
指定 ﾃﾞ
ｰﾀ上位ﾊﾞ
ｲﾄ
指定 ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
指定
注:図19-5.
で示されるﾀｲﾐ
ﾝｸﾞ
必要条件(
即ち、t
DVXH、t
XHXL、t
XLDX)
は設定操作にも適用されます。
図19-7.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞﾀｲﾐ
ﾝｸﾞ(
同一ﾍﾟ
ｰｼﾞ
読み出しでの必要条件)
XTAL1
t
XLOL
PAGEL/BS1
t
OLDV
OE
DATA
ｱﾄ
ﾞ
ﾚｽ0(
下位ﾊﾞ
ｲﾄ
)
ﾃﾞ
ｰﾀ(
下位ﾊﾞ
ｲﾄ
)
t
BVDV
t
OHDZ
ﾃﾞ
ｰﾀ(
上位ﾊﾞ
ｲﾄ
)
ｱﾄ
ﾞ
ﾚｽ1(
下位ﾊﾞ
ｲﾄ
)
ﾃﾞ
ｰﾀ下位読み出し ﾃﾞ
ｰﾀ上位読み出し
ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
指定
XA0
XA1/BS2
ｱﾄ
ﾞ
ﾚｽ下位ﾊﾞ
ｲﾄ
指定
注:図19-5.
で示されるﾀｲﾐ
ﾝｸﾞ
必要条件(
即ち、t
DVXH、t
XHXL、t
XLDX)
は読み出し操作にも適用されます。
12
4
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
表19-12.並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
特性 (
VCC=5V±10%
)
ｼﾝﾎﾞ
ﾙ
項目
Mi
n
VPP
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可電圧
11.
5
I
ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
許可電流
PP
X
T
A
L
1
↑に対する
ﾃﾞ
ｰﾀと制御のｾｯﾄ
ｱｯﾌﾟ
時間
67
t
DVXH
XTAL1↓から次XTAL1↑までの待機時間
200
t
XLXH
X
T
A
L
1
H
i
g
h
ﾊ
ﾟ
ﾙ
ｽ
幅
150
t
XHXL
XTAL1ﾊﾟ
ﾙｽ↓後のﾃﾞ
ｰﾀと制御の保持時間
67
t
XLDX
X
T
A
L
1
ﾊ
ﾟ
ﾙ
ｽ
↓後のWR
↓待機時間
0
t
XLWL
PAGELﾊﾟ
ﾙｽ↑に対するBS1ｾｯﾄ
ｱｯﾌﾟ
時間
67
t
BVPH
P
A
G
E
L
H
i
g
h
ﾊ
ﾟ
ﾙ
ｽ
幅
1
50
t
PHPL
PAGELﾊﾟ
ﾙｽ↓後のBS1保持時間
67
t
PLBX
WRﾊﾟ
ﾙｽ↓後のBS1,
BS2保持時間
67
t
WLBX
PAGELﾊﾟ
ﾙｽ↓後のWRﾊﾟ
ﾙｽ↓待機時間
67
t
PLWL
WRﾊﾟ
ﾙｽ↓に対するBS1ｾｯﾄ
ｱｯﾌﾟ
時間
67
t
BVWL
WR
L
o
w
ﾊ
ﾟ
ﾙ
ｽ
幅
1
50
t
WLWH
WRﾊﾟ
ﾙｽ↓後のRDY/BSY↓遅延時間
0
t
WLRL
書き
込み時間
(
WR
↓から
R
D
Y
/
B
S
Y
↑)
(
注1
)
3
.
7
t
WLRH
ﾁｯﾌﾟ
消去時間 (
WR↓からRDY/BSY↑)
(
注2)
7.
5
t
WLRH_
CE
X
T
A
L
1
ﾊ
ﾟ
ﾙ
ｽ
↓後のO
E
↓待機時間
0
t
XLCL
BS1有効からのDATA遅延時間
0
t
BVDV
O
E
↓後のD
A
T
A
出力遅延時間
t
OLDV
OE↑後のDATAﾌﾛｰﾃｨ
ﾝｸﾞ
遅延時間
t
OHDZ
注1:ﾌﾗｯｼｭﾒﾓﾘ
、EEPROM、ﾋｭｰｽﾞﾋﾞ
ｯﾄ
、施錠ﾋﾞ
ｯﾄ
書き込み指令に対して有効です。
注2:ﾁｯﾌﾟ
消去指令に対して有効です。
Ty
p
Ma
x
12.
5
250
単位
V
μA
ns
1
4.
5
9
250
250
250
μs
ms
ns
125
2
0
.代表特性
本項内に含まれたﾃﾞ
ｰﾀは主に同じ製法と設計法の類似ﾃﾞ
ﾊﾞ
ｲｽの特徴付けとｼﾐ
ｭﾚｰｼｮ
ﾝに基いています。従って、このﾃﾞ
ｰﾀはﾃﾞ
ﾊﾞ
ｲ
ｽがどう反応するかについての指標として扱われるべきです。
以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。特性付けの間、ﾃﾞ
ﾊﾞ
ｲｽは検査限界よりも高い周
波数で動作していますが、それらは注文ｺｰﾄ
ﾞ
が示すよりも高い周波数での正しい機能が保証される訳ではありません。
全ての消費電流測定は全I
/Oﾋﾟ
ﾝを入力として設定した内部ﾌﾟ
ﾙｱｯﾌﾟ
許可で行われています。消費電流は動作電圧、動作周波数、
I
/Oﾋﾟ
ﾝの負荷、I
/Oﾋﾟ
ﾝの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。支配的な要素は動作電圧と動作周
波数です。
電源幅振幅の方形波発振器がｸﾛｯｸ源として使用されていますが、ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作での消費電力はｸﾛｯｸ選択と無関係です。ｳｫｯﾁ
ﾄ
ﾞ
ｯｸﾞﾀｲﾏ許可のﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作での消費電流とｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ禁止のﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作での消費電流間の違いは、ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ
によって引き込んだ(
消費した)
差電流を表します。
容量性負荷のﾋﾟ
ﾝの引き込み電流は(
1つのﾋﾟ
ﾝに対して)
CL(
負荷容量)
×VCC(
動作電圧)
×f SW(
I
/Oﾋﾟ
ﾝの平均切り替え周波数)
と
して推測できます。
2
0.
1.周辺機能部供給電流
以下の表と式は通常動作とｱｲﾄ
ﾞ
ﾙ動作で個別周辺機能部対する追加消費電流の計算に使用できます。周辺機能部の許可や禁止
は電力削減ﾚｼﾞ
ｽﾀによって制御されます。詳細については24頁の「電力削減ﾚｼﾞ
ｽﾀ(
PRR)
」をご覧ください。
表20-1.各部追加消費電流 (
絶対値:
μA)
PRR内ﾋﾞ
ｯﾄ 1MHz
,
2
V 4MHz
,
3V 8MHz
,
5V
PRTI
M1
35
200
900
PRTI
M0
5
25
100
PRUSI
5
25
450
PRADC
200
280
550
表20-2.各部追加消費電流 (
相対値:
%
)
PRR内ﾋﾞ
ｯﾄ 標準動作(
図201,
図20-2) ｱｲﾄ
ﾞ
ﾙ動作(
図2
0-6,
図20-7)
PRTI
M1
20∼25
100
PRTI
M0
2∼3
10∼15
PRUSI
2∼12
10∼50
PRADC
15∼100
50∼500
表20-1.
で一覧される以外のVCCと周波数設定については表20-2.
からの数値を元に代表的な消費電流を計算できます。
例:VCC=2V,f =1MHz
でUSI
,ﾀｲﾏ/ｶｳﾝﾀ0,A/D変換器が許可されたｱｲﾄ
ﾞ
ﾙ動作での予測される消費電流を計算します。表20-2.
の
ｱｲﾄ
ﾞ
ﾙ動作列からUSI
が10%
、ﾀｲﾏ/ｶｳﾝﾀ0が10%
、A/D変換器が50%
追加する必要を知ります。図20-6.
を読み、VCC=2V,f =
1MHz
でのｱｲﾄ
ﾞ
ﾙ動作消費電流が約0.
035mAであることを得ます。USI
,ﾀｲﾏ/ｶｳﾝﾀ0,A/D変換器許可のｱｲﾄ
ﾞ
ﾙ動作での総消費
電流を得ます。
総消費電流＝0.
035mA×(
1+0.
1+0.
1+0.
5)
≒0.
06mA
2
0.
2.ATt
i
n
y
261
A代表特性
2
0.
2.
1.標準動作消費電流
図20-1.標準動作消費電流 対 周波数 (
10
0k
Hz
∼1MHz
)
1
VCC=
5.
5V
0.
8
VCC=
5V
0.
6
VCC=
4.
5V
0.
4
VCC=
3.
3V
消費電流
I
mA)
CC (
VCC=
2.
7V
0.
2
0
0
12
6
VCC=
1.
8V
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
0.
7
0.
8
0.
9
1
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-2.標準動作消費電流 対 周波数 (
1MHz
∼20MHz
,PRR=$FF)
10
VCC=5.
5V
8
VCC=5V
VCC=4.
5V
6
消費電流
I
mA)
CC (
4
VCC=3.
3V
VCC=2.
7V
2
VCC=
1.
8V
0
0
2
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
図20-3.標準動作消費電流 対 動作電圧 (
内蔵RC発振器,
8MHz
)
5
TA=8
5℃
TA=2
5℃
TA=40℃
4
3
消費電流
I
mA)
CC (
2
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-4.標準動作消費電流 対 動作電圧 (
内蔵RC発振器,
CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
,
1MHz
)
1.
2
TA=8
5℃
TA=2
5℃
TA=40℃
1
0.
8
消費電流
0.
6
I
mA)
CC (
0.
4
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
127
図20-5.標準動作消費電流 対 動作電圧 (
内蔵WDT発振器,
1
28k
Hz
)
120
TA=40℃
TA=2
5℃
TA=8
5℃
100
80
消費電流
I
μA)
CC (
60
40
20
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
2.
2.ｱｲﾄ
ﾞ
ﾙ動作消費電流
図2
0-6.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 周波数 (
10
0k
Hz
∼1MHz
)
140
VCC=5.
5V
120
VCC=5V
100
消費電流
I
μA)
CC (
VCC=4.
5V
80
VCC=4V
60
VCC=3.
3V
VCC=2.
7V
40
VCC=1.
8V
20
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
0.
7
0.
8
0.
9
1
図2
0-7.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 周波数 (
1MHz
∼20MHz
)
3
VCC=
5.
5V
2.
5
VCC=
5V
2
VCC=
4.
5V
消費電流
1.
5
I
mA)
CC (
VCC=4V
1
VCC=2.
7V
0.
5
0
0
12
8
2
VCC=
1.
8V
4
6
8
10
12
動作周波数 (
MHz
)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
14
16
18
20
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-8.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵RC発振器,
8MHz
)
1.
4
TA=85℃
TA=25℃
TA=-40℃
1.
2
1
0.
8
消費電流
I
mA)
CC (
0.
6
0.
4
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-9.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵RC発振器,
CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
,
1MHz
)
350
TA=8
5℃
TA=2
5℃
TA=40℃
300
250
消費電流 200
I
μA)
CC (
150
100
50
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-10.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵WDT発振器,
128k
Hz
)
25
TA=-40℃
TA=25℃
TA=85℃
20
15
消費電流
I
μA)
CC (
10
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
129
2
0.
2.
3.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流
図2
0-11.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流 対 動作電圧 (
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ禁止)
0.
7
TA=8
5℃
0.
6
0.
5
0.
4
消費電流
I
μA)
CC (
0.
3
0.
2
TA=2
5℃
0.
1
0
1.
5
TA=40℃
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-12.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流 対 動作電圧 (
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ許可)
10
TA=40℃
TA=8
5℃
TA=2
5℃
8
6
消費電流
I
μA)
CC (
4
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
2.
4.ﾘｾｯﾄ
消費電流
図20-13.ﾘｾｯﾄ
消費(
供給)
電流 対 周波数 (
10
0k
Hz
∼1MHz
、RESETﾌﾟ
ﾙｱｯﾌﾟ
電流を除く)
120
VCC=
5.
5V
100
VCC=
5V
80
消費電流
I
μA)
CC (
VCC=
4.
5V
VCC=
4V
60
VCC=
3.
3V
VCC=
2.
7V
40
VCC=
1.
8V
20
0
0
13
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
0.
7
0.
8
0.
9
1
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図2
0-14.ﾘｾｯﾄ
消費(
供給)
電流 対 周波数 (
1MHz
∼20MHz
、RESETﾌﾟ
ﾙｱｯﾌﾟ
電流を除く)
2
VCC=
5.
5V
1.
8
VCC=
5V
1.
6
VCC=
4.
5V
1.
4
1.
2
消費電流
I
mA)
CC (
VCC=4V
1
0.
8
VCC=3.
3V
0.
6
0.
4
VCC=2.
7V
0.
2
0
0
2
VCC=
1.
8V
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
2
0.
2.
5.周辺機能部消費電流
図2
0-15.ｱﾅﾛｸﾞ
比較器消費電流 対 動作電圧
80
TA=2
5℃
70
60
50
消費電流
I
μA)
CC (
40
30
20
10
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-16.A/D変換器消費電流 対 動作電圧 (
AREF=AVCC,f =1MHz
)
450
TA=25℃
400
350
300
消費電流 250
I
μA) 200
CC (
150
100
50
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:AVCC (
V)
4.
5
5
5.
5
131
図20-17.ﾀｲﾏ/ｶｳﾝﾀ1消費電流 対 動作電圧
8
7
64MHz
6
5
消費電流
I
mA)
CC (
32MHz
4
3
2
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:AVCC (
V)
4.
5
5
1MHz
5.
5
図20-18.低電圧検出器(
BOD)
消費電流 対 動作電圧
4
0
3
5
3
0
2
5
消費電流
I
μA)
CC (
TA=
2
5
℃
2
0
1
5
1
0
5
0
1
.
5
2
2
.
5
3
3
.
5
4
動作電圧:VCC (
V)
4
.
5
5
5
.
5
図20-19.ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
電流 対 動作電圧
8
7
TA=2
5℃
6
5
消費電流
I
mA)
CC (
4
3
2
1
0
1.
5
13
2
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
0.
2.
6.ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
図2
0-20.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=1.
8V)
60
50
40
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
30
20
10
0
0
0.
2
0.
4
0.
6
0.
8
1
1.
2
入力電圧:VI
V)
O(
1.
4
1.
6
1.
8
TA=25℃
TA=-40℃
TA=85℃
2
図20-21.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=2.
7V)
90
80
70
60
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
50
40
30
20
2.
5
TA=25℃
TA=85℃
TA=-40℃
3
5
TA=25℃
TA=85℃
TA=-40℃
6
10
0
0
0.
5
1
1.
5
2
入力電圧:VI
V)
O(
図20-22.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=5V)
160
140
120
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
100
80
60
40
20
0
0
1
2
3
4
入力電圧:VI
V)
O(
133
図20-23.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=1.
8V)
40
35
30
25
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
20
I
μA)
RESET(
15
10
5
0
0
0.
2
0.
4
0.
6
0.
8
1
1.
2
1.
4
入力電圧:VRESET(
V)
1.
6
1.
8
TA=25℃
TA=-40℃
TA=85℃
2
図20-24.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=2.
7V)
60
50
40
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
30
I
(
μ
A
)
RESET
20
10
0
0
0.
5
1
1.
5
2
入力電圧:VRESET(
V)
TA=25℃
TA=-40℃
TA=85℃
3
2.
5
図20-25.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=5V)
120
100
80
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
60
I
μA)
RESET(
40
20
0
0
13
4
0.
5
1
1.
5
2
2.
5
3
3.
5
入力電圧:VRESET(
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4
4.
5
TA=25℃
TA=-40℃
TA=85℃
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
0.
2.
7.出力駆動部能力
図2
0-26.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=1.
8V)
0.
4
0.
35
TA=85℃
0.
3
TA=25℃
0.
25
L出力電圧
VOL(
V)
TA=-40℃
0.
2
0.
15
0.
1
0.
05
0
0
1
2
3
ｼﾝｸ電流:I
mA)
OL(
4
5
図2
0-27.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=3V)
0.
5
0.
4
TA=85℃
TA=25℃
0.
3
L出力電圧
VOL(
V)
TA=-40℃
0.
2
0.
1
0
0
2
4
6
ｼﾝｸ電流:I
mA)
OL(
8
10
図20-28.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=5V)
0.
7
L出力電圧
VOL(
V)
0.
6
TA=85℃
0.
5
TA=25℃
0.
4
TA=-40℃
0.
3
0.
2
0.
1
0
0
2
4
6
8
10
12
ｼﾝｸ電流:I
mA)
OL(
14
16
18
20
135
図20-29.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=1.
8V)
1.
8
1.
7
1.
6
H出力電圧
VOH (
V)
1.
5
TA=-40℃
TA=25℃
1.
4
1.
3
0
TA=85℃
1
2
3
ｿｰｽ電流:I
mA)
OH (
4
5
図20-30.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=3V)
3
2.
9
2.
8
H出力電圧
VOH (
V)
2.
7
TA=-40℃
TA=25℃
2.
6
TA=85℃
2.
5
0
2
4
6
ｿｰｽ電流:I
mA)
OH (
8
10
図20-31.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=5V)
5
4.
8
H出力電圧
VOH (
V)
4.
6
TA=-40℃
TA=25℃
4.
4
4.
2
0
13
6
TA=85℃
5
10
ｿｰｽ電流:I
mA)
OH (
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
15
20
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-32.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=5V)
0.
8
TA=85℃
0.
6
L出力電圧
VOL(
V)
0.
4
TA=25℃
TA=-40℃
0.
2
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
ｼﾝｸ電流:I
mA)
OL(
0.
6
0.
7
0.
8
図20-33.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
TA=25℃)
0.
8
VCC=1.
8V
0.
6
L出力電圧
VOL(
V)
0.
4
0.
2
0
0
VCC=3V
VCC=5V
0.
1
0.
2
0.
3
0.
4
0.
5
ｼﾝｸ電流:I
mA)
OL(
0.
6
0.
7
0.
8
図20-34.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=5V)
5
4
TA=85℃
TA=25℃
TA=-40℃
3
H出力電圧
VOH (
V)
2
1
0
0
0.
2
0.
4
0.
6
ｿｰｽ電流:I
mA)
OH (
0.
8
1
137
図20-35.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
TA=25℃)
5
4
3
VCC=
5V
H出力電圧
VOH (
V)
2
VCC=
3V
1
VCC=1.
8V
0
0
0.
2
0.
4
0.
6
ｿｰｽ電流:I
mA)
OH (
1
0.
8
2
0.
2.
8.入力閾値とﾋｽﾃﾘｼｽ
図2
0-36.I
/Oﾋﾟ
ﾝ入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
H,
1読み値)
3.
5
TA=8
5℃
TA=2
5℃
TA=40℃
3
2.
5
2
閾値電圧
VThr
V)
e
s
h
o
l
d(
1.
5
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-37.I
/Oﾋﾟ
ﾝ入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
L,
0読み値)
3
TA=8
5℃
TA=2
5℃
TA=40℃
2.
5
2
閾値電圧
1.
5
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
13
8
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-38.I
/Oﾋﾟ
ﾝ入力ﾋｽﾃﾘｼｽ電圧 対 動作電圧
0.
6
TA=85℃
TA=25℃
TA=-40℃
0.
5
0.
4
ﾋｽﾃﾘ
ｼｽ電圧
0.
3
VHys
V)
t
e
r
e
s
i
s(
0.
2
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
図20-39.RESET入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
H,
1読み値)
2.
5
5.
5
TA=-40℃
TA=85℃
TA=25℃
2
1.
5
閾値電圧
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-40.RESET入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
L,
0読み値)
2.
5
TA=40℃
TA=8
5℃
TA=2
5℃
2
1.
5
閾値電圧
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
139
図2
0-41.RESET入力ﾋｽﾃﾘｼｽ電圧 対 動作電圧
1
0.
9
0.
8
0.
7
0.
6
ﾋｽﾃﾘ
ｼｽ電圧
0.
5
VHys
V)
t
e
r
e
s
i
s(
0.
4
0.
3
0.
2
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
TA=-40℃
TA=25℃
TA=85℃
5.
5
2
0.
2.
9.低電圧検出器(
BOD)
、ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯ
ﾌﾟ
、ﾘｾｯﾄ
図20-42.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧4.
3V)
4.
38
4.
36
VCC上昇
4.
34
32
閾値電圧 4.
VThr
V)
e
s
h
o
l
d(
4.
3
4
.
28
VCC下降
4.
26
4
.
24
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図2
0-43.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧2.
7V)
2
.
78
2
.
76
VCC上昇
2.
74
閾値電圧
2.
72
VThr
V)
e
s
h
o
l
d(
2.
7
VCC下降
2.
68
2.
66
-40
14
0
-20
0
20
40
動作温度:TA(
℃)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
60
80
100
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-44.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧1.
8V)
1
.
85
1
.
84
1.
83
VCC上昇
82
閾値電圧 1.
VThr
V)
e
s
h
o
l
d(
1.
81
1.
8
VCC下降
1.
79
1.
78
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図20-45.内部ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧 対 動作電圧
1.
11
1.
1
TA=8
5℃
TA=2
5℃
ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧
1.
09
VBG (
V)
1.
08
TA=40℃
1.
07
1.
5
2.
5
3.
5
動作電圧:VCC (
V)
4.
5
5.
5
図20-46.最小ﾘｾｯﾄﾊﾟ
ﾙｽ幅 対 動作電圧
1.
8
1.
6
1.
4
1.
2
1
ﾊﾟ
ﾙｽ幅
t
μs
) 0.
RST(
8
0.
6
0.
4
TA=85℃
TA=25℃
TA=4
0℃
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
141
2
0.
2.
10.内部発振器
図20-47.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器周波数 対 動作電圧
130
125
TA=40℃
発振周波数
120
FRC (
k
Hz
)
TA=2
5℃
TA=8
5℃
115
110
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-48.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器周波数 対 動作温度
130
125
発振周波数
120
FRC (
k
Hz
)
VCC=
1.
8V
VCC=
3V
VCC=
5V
115
110
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図2
0-49.校正済み8MHz
内蔵RC発振器周波数 対 動作電圧
8.
4
TA=8
5℃
TA=2
5℃
TA=-40℃
8.
2
発振周波数
FRC (
MHz
)
8
7.
8
7.
6
1.
5
14
2
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図2
0-50.校正済み8MHz
内蔵RC発振器周波数 対 動作温度
8.
2
8.
1
VCC=5V
発振周波数
FRC (
MHz
)
8
VCC=3V
7.
9
VCC=1.
8V
7.
8
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図2
0-51.校正付き8MHz
内蔵RC発振器周波数 対 発振校正(
OSCCAL)
値
16
14
TA=-40℃
TA=2
5℃
TA=8
5℃
12
10
発振周波数
FRC (
MHz
)
8
6
4
2
0
0 16 32 48 64 80 96 112 128 144 160 176 192 208224 240(
256)
OSCCAL値
143
2
0.
3.ATt
i
n
y
461
A代表特性
2
0.
3.
1.標準動作消費電流
図20-52.標準動作消費電流 対 周波数 (
10
0k
Hz
∼1MHz
)
1
VCC=
5.
5V
0.
8
VCC=5V
VCC=4.
5V
0.
6
消費電流
I
mA)
CC (
VCC=
4V
VCC=3.
3V
0.
4
VCC=2.
7V
VCC=1.
8V
0.
2
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
0.
7
0.
8
0.
9
1
図20-53.標準動作消費電流 対 周波数 (
1MHz
∼20MHz
,PRR=$FF)
10
VCC=
5.
5V
VCC=
5V
8
VCC=
4.
5V
6
消費電流
I
mA)
CC (
VCC=4V
4
VCC=3.
3V
VCC=2.
7V
2
VCC=
1.
8V
0
0
2
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
図20-54.標準動作消費電流 対 動作電圧 (
内蔵RC発振器,
8MHz
)
5
TA=8
5℃
TA=2
5℃
TA=40℃
4
3
消費電流
I
mA)
CC (
2
1
0
1.
5
14
4
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-55.標準動作消費電流 対 動作電圧 (
内蔵RC発振器,
CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
,
1MHz
)
1.
2
TA=8
5℃
TA=2
5℃
TA=40℃
1
0.
8
消費電流
0.
6
I
mA)
CC (
0.
4
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-56.標準動作消費電流 対 動作電圧 (
内蔵WDT発振器,
128k
Hz
)
120
TA=40℃
TA=2
5℃
TA=8
5℃
100
80
消費電流
I
μA)
CC (
60
40
20
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
3.
2.ｱｲﾄ
ﾞ
ﾙ動作消費電流
図2
0-57.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 周波数 (
10
0k
Hz
∼1MHz
)
140
VCC=5.
5V
120
VCC=5V
VCC=4.
5V
100
VCC=4V
消費電流
I
μA)
CC (
80
VCC=3.
3V
60
VCC=2.
7V
40
VCC=1.
8V
20
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
0.
7
0.
8
0.
9
1
145
図20-58.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 周波数 (
1MHz
∼20MHz
)
3
VCC=
5.
5V
2.
5
VCC=
5V
VCC=
4.
5V
2
消費電流
1.
5
I
mA)
CC (
VCC=4V
1
VCC=3.
3V
VCC=2.
7V
0.
5
0
0
2
VCC=
1.
8V
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
図2
0-59.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵RC発振器,
8
MHz
)
TA=8
5℃
TA=2
5℃
TA=40℃
1.
4
1.
2
1
0.
8
消費電流
I
mA)
CC (
0.
6
0.
4
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-60.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵RC発振器,
CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
,
1MHz
)
TA=85℃
TA=25℃
TA=-40℃
350
300
250
消費電流 200
I
μA)
CC (
150
100
50
0
1.
5
14
6
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-61.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵WDT発振器,
128k
Hz
)
TA=40℃
TA=2
5℃
TA=8
5℃
25
20
15
消費電流
I
μA)
CC (
10
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
3.
3.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流
図2
0-62.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流 対 動作電圧 (
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ禁止)
1.
2
1
TA=8
5℃
0.
8
消費電流
0.
6
I
μA)
CC (
TA=40℃
0.
4
TA=2
5℃
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-63.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流 対 動作電圧 (
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ許可)
10
TA=40℃
TA=8
5℃
8
TA=2
5℃
6
消費電流
I
μA)
CC (
4
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
147
2
0.
3.
4.ﾘｾｯﾄ
消費電流
図20-64.ﾘｾｯﾄ
消費(
供給)
電流 対 周波数 (
10
0k
Hz
∼1MHz
、RESETﾌﾟ
ﾙｱｯﾌﾟ
電流を除く)
140
VCC=
5.
5V
120
VCC=
5V
100
消費電流
I
μA)
CC (
VCC=
4.
5V
80
VCC=
4V
60
VCC=
3.
3V
VCC=
2.
7V
40
VCC=
1.
8V
20
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
0.
7
0.
8
0.
9
1
図20-65.ﾘｾｯﾄ
消費(
供給)
電流 対 周波数 (
1MHz
∼20MHz
、RESETﾌﾟ
ﾙｱｯﾌﾟ
電流を除く)
2.
5
VCC=5.
5V
2
VCC=5V
VCC=4.
5V
1.
5
消費電流
I
mA)
CC (
VCC=4V
1
VCC=3.
3V
0.
5
0
0
VCC=2.
7V
2
VCC=
1.
8V
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
2
0.
3.
5.周辺機能部消費電流
図2
0-66.ｱﾅﾛｸﾞ
比較器消費電流 対 動作電圧
70
TA=2
5℃
60
50
消費電流
I
μA)
CC (
40
30
20
10
0
1.
5
14
8
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-67.A/D変換器消費電流 対 動作電圧 (
AREF=AVCC,f =1MHz
)
400
TA=25℃
350
300
250
消費電流
200
I
μA)
CC (
150
100
50
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:AVCC (
V)
4.
5
5
5.
5
図20-68.ﾀｲﾏ/ｶｳﾝﾀ1消費電流 対 動作電圧
7
64MHz
6
5
消費電流
I
mA)
CC (
4
32MHz
3
2
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:AVCC (
V)
4.
5
5
1MHz
5.
5
図20-69.低電圧検出器(
BOD)
消費電流 対 動作電圧
4
0
3
5
3
0
2
5
消費電流
I
μA)
CC (
TA=
2
5
℃
2
0
1
5
1
0
5
0
1
.
5
2
2
.
5
3
3
.
5
4
動作電圧:VCC (
V)
4
.
5
5
5
.
5
149
図20-70.ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
電流 対 動作電圧
8
7
TA=2
5℃
6
5
消費電流
I
mA)
CC (
4
3
2
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
3.
6.ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
図2
0-71.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=1.
8V)
60
50
40
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
30
20
10
0
0
0.
2
0.
4
0.
6
0.
8
1
1.
2
入力電圧:VI
V)
O(
1.
4
1.
6
1.
8
TA=25℃
TA=-40℃
TA=85℃
2
図20-72.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=2.
7V)
90
80
70
60
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
50
40
30
20
10
0
0
15
0
0.
5
1
1.
5
2
入力電圧:VI
V)
O(
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2.
5
TA=25℃
TA=85℃
TA=-40℃
3
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-73.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=5V)
160
140
120
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
100
80
60
40
TA=2
5℃
TA=8
5℃
TA=40℃
6
20
0
0
1
2
3
4
入力電圧:VI
V)
O(
5
図20-74.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=1.
8V)
40
35
30
25
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
20
I
μA)
RESET(
15
10
5
0
0
0.
2
0.
4
0.
6
0.
8
1
1.
2
1.
4
入力電圧:VRESET(
V)
1.
6
1.
8
TA=2
5℃
TA=40℃
TA=8
5℃
2
図20-75.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=2.
7V)
60
50
40
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
30
I
μA)
RESET(
20
10
0
0
0.
5
1
1.
5
2
入力電圧:VRESET(
V)
2.
5
TA=25℃
TA=-40℃
TA=85℃
3
151
図20-76.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=5V)
120
100
80
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
60
I
μA)
RESET(
40
20
0
0
0.
5
1
1.
5
2
2.
5
3
3.
5
入力電圧:VRESET(
V)
4
4.
5
TA=25℃
TA=-40℃
TA=85℃
5
2
0.
3.
7.出力駆動部能力
図2
0-77.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=1.
8V)
0.
4
0.
35
TA=85℃
0.
3
TA=25℃
0.
25
L出力電圧
VOL(
V)
TA=-40℃
0.
2
0.
15
0.
1
0.
05
0
0
1
2
3
ｼﾝｸ電流:I
mA)
OL(
4
5
図20-78.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=3V)
0
.
45
0.
4
TA=85℃
0
.
35
TA=25℃
0.
3
TA=-40℃
25
L出力電圧 0.
VOL(
V) 0.
2
0.
15
0.
1
0.
05
0
0
15
2
2
4
6
ｼﾝｸ電流:I
(
m
A
)
OL
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
8
10
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-79.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=5V)
0.
7
L出力電圧
VOL(
V)
0.
6
TA=8
5℃
0.
5
TA=2
5℃
0.
4
TA=40℃
0.
3
0.
2
0.
1
0
0
5
10
ｼﾝｸ電流:I
mA)
OL(
15
20
図20-80.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=1.
8V)
1.
8
1.
6
H出力電圧
VOH (
V)
TA=-40℃
TA=25℃
1.
4
TA=85℃
1.
2
0
1
2
3
ｿｰｽ電流:I
mA)
OH (
4
5
図20-81.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=3V)
3
2.
8
H出力電圧
VOH (
V)
TA=-40℃
TA=25℃
2.
6
TA=85℃
2.
4
0
2
4
6
ｿｰｽ電流:I
mA)
OH (
8
10
153
図20-82.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=5V)
5
4.
8
H出力電圧
VOH (
V)
4.
6
TA=40℃
TA=2
5℃
4.
4
TA=8
5℃
4.
2
0
5
10
ｿｰｽ電流:I
mA)
OH (
15
20
図20-83.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=5V)
0.
6
TA=85℃
0.
5
TA=2
5℃
0.
4
TA=40℃
L出力電圧
VOL(
V)
0.
3
0.
2
0.
1
0
0
0.
5
1
1.
5
2
ｼﾝｸ電流:I
mA)
OL(
2.
5
3
図20-84.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
TA=25℃)
0.
5
VCC=1.
8V
0.
4
0.
3
L出力電圧
VOL(
V)
0.
2
VCC=
3V
VCC=
5V
0.
1
0
0
15
4
0.
1
0.
2
0.
3
0.
4
0.
5
ｼﾝｸ電流:I
mA)
OL(
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
0.
6
0.
7
0.
8
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-85.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=5V)
5
4
TA=40℃
TA=2
5℃
TA=8
5℃
3
H出力電圧
VOH (
V)
2
1
0
0
0.
2
0.
4
0.
6
ｿｰｽ電流:I
mA)
OH (
1
0.
8
図20-86.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
TA=25℃)
5
4
VCC=
5V
3
H出力電圧
VOH (
V)
2
VCC=
3V
1
VCC=1.
8V
0
0
0.
2
0.
4
0.
6
ｿｰｽ電流:I
mA)
OH (
1
0.
8
2
0.
3.
8.入力閾値とﾋｽﾃﾘｼｽ
図2
0-87.I
/Oﾋﾟ
ﾝ入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
H,
1読み値)
3.
5
TA=8
5℃
TA=2
5℃
TA=40℃
3
2.
5
2
閾値電圧
VThr
V)
e
s
h
o
l
d(
1.
5
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
155
図20-88.I
/Oﾋﾟ
ﾝ入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
L,
0読み値)
3
TA=40℃
TA=2
5℃
TA=8
5℃
2.
5
2
閾値電圧
1.
5
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-89.I
/Oﾋﾟ
ﾝ入力ﾋｽﾃﾘｼｽ電圧 対 動作電圧
0.
6
TA=85℃
TA=25℃
TA=-40℃
0.
5
0.
4
ﾋｽﾃﾘ
ｼｽ電圧
0.
3
VHys
V)
t
e
r
e
s
i
s(
0.
2
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
図20-90.RESET入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
H,
1読み値)
2.
5
5.
5
TA=8
5℃
TA=40℃
TA=2
5℃
2
1.
5
閾値電圧
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
15
6
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-91.RESET入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
L,
0読み値)
2.
5
TA=8
5℃
TA=2
5℃
TA=40℃
2
1.
5
閾値電圧
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
5
TA=40℃
TA=2
5℃
TA=8
5℃
5.
5
図20-92.RESET入力ﾋｽﾃﾘｼｽ電圧 対 動作電圧
1
0.
9
0.
8
0.
7
0.
6
ﾋｽﾃﾘ
ｼｽ電圧
0.
5
VHys
V)
t
e
r
e
s
i
s(
0.
4
0.
3
0.
2
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
2
0.
3.
9.低電圧検出器(
BOD)
、ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯ
ﾌﾟ
、ﾘｾｯﾄ
図20-93.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧4.
3V)
4.
4
4.
38
VCC上昇
4.
36
4.
34
閾値電圧
4.
32
VThr
V)
e
s
h
o
l
d(
4.
3
VCC下降
4
.
28
4.
26
4
.
24
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
157
図20-94.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧2.
7V)
2.
8
2.
78
VCC上昇
2.
76
74
閾値電圧 2.
VThr
V)
e
s
h
o
l
d(
2
.
72
VCC下降
2.
7
2
.
68
2.
66
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図20-95.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧1.
8V)
1.
86
1.
85
1.
84
VCC上昇
1
.
83
閾値電圧
1.
82
VThr
V)
e
s
h
o
l
d(
1
.
81
VCC下降
1.
8
1.
79
1
.
78
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図20-96.内部ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧 対 動作電圧
1.
12
1.
11
TA=8
5℃
TA=2
5℃
1.
1
ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧
VBG (
V)
1.
09
TA=40℃
1.
08
1.
07
1.
5
15
8
2.
5
3.
5
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-97.最小ﾘｾｯﾄﾊﾟ
ﾙｽ幅 対 動作電圧
1.
8
1.
6
1.
4
1.
2
ﾊﾟ
ﾙｽ幅
t
μs
)
RST(
1
0.
8
0.
6
0.
4
TA=8
5℃
TA=2
5℃
TA=-40℃
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
3.
10.内部発振器
図20-98.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器周波数 対 動作電圧
120
TA=40℃
115
発振周波数
FRC (
k
Hz
)
TA=2
5℃
110
TA=8
5℃
105
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-99.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器周波数 対 動作温度
120
115
発振周波数
FRC (
k
Hz
)
VCC=
1.
8V
110
VCC=
3V
VCC=
5V
105
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
159
図20-100.校正済み8MHz
内蔵RC発振器周波数 対 動作電圧
8.
4
TA=25℃
TA=85℃
TA=4
0℃
8.
2
発振周波数
FRC (
MHz
)
8
7.
8
7.
6
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-101.校正済み8MHz
内蔵RC発振器周波数 対 動作温度
8.
4
8.
2
VCC=
5V
発振周波数
FRC (
MHz
)
8
VCC=
3V
VCC=
1.
8V
7.
8
7.
6
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図2
0-102.校正付き8MHz
内蔵RC発振器周波数 対 発振校正(
OSCCAL)
値
14
12
TA=8
5℃
TA=-40℃
TA=2
5℃
10
発振周波数
FRC (
MHz
)
8
6
4
2
0
0 16 32 48 64 80 96 112 128 144 160 176 192 208224 240(
256)
OSCCAL値
16
0
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
0.
4.ATt
i
n
y
861
A代表特性
2
0.
4.
1.標準動作消費電流
図20-103.標準動作消費電流 対 周波数 (
10
0k
Hz
∼1MHz
)
1
VCC=
5.
5V
0.
8
VCC=5V
VCC=4.
5V
0.
6
消費電流
I
mA)
CC (
VCC=
4V
VCC=3.
3V
0.
4
VCC=2.
7V
VCC=1.
8V
0.
2
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
0.
7
0.
8
0.
9
1
図20-104.標準動作消費電流 対 周波数 (
1MHz
∼20MHz
,PRR=$FF)
10
VCC=
5.
5V
VCC=
5V
8
VCC=
4.
5V
6
消費電流
I
mA)
CC (
VCC=4V
4
VCC=3.
3V
VCC=2.
7V
2
VCC=
1.
8V
0
0
2
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
図20-105.標準動作消費電流 対 動作電圧 (
内蔵RC発振器,
8MHz
)
5
TA=40℃
TA=2
5℃
TA=8
5℃
4
3
消費電流
I
mA)
CC (
2
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
161
図20-106.標準動作消費電流 対 動作電圧 (
内蔵RC発振器,
CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
,
1MHz
)
1.
2
TA=40℃
TA=2
5℃
TA=8
5℃
1
0.
8
消費電流
0.
6
I
mA)
CC (
0.
4
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-107.標準動作消費電流 対 動作電圧 (
内蔵WDT発振器,
128k
Hz
)
120
TA=40℃
TA=2
5℃
TA=8
5℃
100
80
消費電流
I
μA)
CC (
60
40
20
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
4.
2.ｱｲﾄ
ﾞ
ﾙ動作消費電流
図2
0-108.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 周波数 (
10
0k
Hz
∼1MHz
)
140
VCC=5.
5V
120
VCC=5V
100
消費電流
I
μA)
CC (
VCC=4.
5V
80
VCC=4V
60
VCC=3.
3V
VCC=2.
7V
40
VCC=1.
8V
20
0
0
16
2
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
0.
7
0.
8
0.
9
1
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-109.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 周波数 (
1MHz
∼20MHz
)
3
2.
5
VCC=
5.
5V
VCC=
5V
2
VCC=
4.
5V
消費電流
1.
5
I
mA)
CC (
VCC=4V
1
VCC=3.
3V
0.
5
0
0
VCC=2.
7V
2
VCC=
1.
8V
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
図20-110.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵RC発振器,
8MHz
)
1.
4
TA=40℃
TA=8
5℃
TA=2
5℃
1.
2
1
0.
8
消費電流
I
mA)
CC (
0.
6
0.
4
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-111.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵RC発振器,
CKDI
V8=ﾌﾟ
ﾛｸﾞ
ﾗﾑ(
0)
,
1MHz
)
350
TA=40℃
TA=2
5℃
TA=8
5℃
300
250
消費電流 200
I
μA)
CC (
150
100
50
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
163
図20-112.ｱｲﾄ
ﾞ
ﾙ動作消費電流 対 動作電圧 (
内蔵WDT発振器,
128k
Hz
)
25
TA=40℃
TA=8
5℃
TA=2
5℃
20
15
消費電流
I
μA)
CC (
10
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
4.
3.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流
図2
0-113.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流 対 動作電圧 (
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ禁止)
0.
8
TA=8
5℃
0.
7
0.
6
0.
5
消費電流
0.
4
I
μA)
CC (
0.
3
TA=2
5℃
0.
2
TA=40℃
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図2
0-114.ﾊﾟ
ﾜｰﾀﾞ
ｳﾝ動作消費電流 対 動作電圧 (
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ許可)
10
8
TA=40℃
TA=8
5℃
TA=2
5℃
6
消費電流
I
μA)
CC (
4
2
0
1.
5
16
4
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
0.
4.
4.ﾘｾｯﾄ
消費電流
図20-115.ﾘｾｯﾄ
消費(
供給)
電流 対 周波数 (
10
0k
Hz
∼1MHz
、RESETﾌﾟ
ﾙｱｯﾌﾟ
電流を除く)
120
VCC=
5.
5V
100
VCC=
5V
80
消費電流
I
μA)
CC (
VCC=
4.
5V
VCC=
4V
60
VCC=
3.
3V
VCC=
2.
7V
40
VCC=
1.
8V
20
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
0.
6
動作周波数 (
MHz
)
0.
7
0.
8
0.
9
1
図20-116.ﾘｾｯﾄ
消費(
供給)
電流 対 周波数 (
1MHz
∼20MHz
、RESETﾌﾟ
ﾙｱｯﾌﾟ
電流を除く)
2.
5
2
VCC=5.
5V
VCC=5V
1.
5
VCC=4.
5V
消費電流
I
mA)
CC (
VCC=4V
1
VCC=3.
3V
VCC=2.
7V
0.
5
0
0
2
VCC=
1.
8V
4
6
8
10
12
動作周波数 (
MHz
)
14
16
18
20
20.
4.
5.周辺機能部消費電流
図20-117.ｱﾅﾛｸﾞ
比較器消費電流 対 動作電圧
80
70
TA=25℃
60
50
消費電流
I
μA)
CC (
40
30
20
10
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
165
図20-118.A/D変換器消費電流 対 動作電圧 (
AREF=AVCC,f =1MHz
)
400
TA=25℃
350
300
250
消費電流
200
I
μA)
CC (
150
100
50
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:AVCC (
V)
4.
5
5
5.
5
図20-119.ﾀｲﾏ/ｶｳﾝﾀ1消費電流 対 動作電圧
6
64MHz
5
4
消費電流
I
mA)
CC (
32MHz
3
2
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:AVCC (
V)
4.
5
5
1MHz
5.
5
図20-120.低電圧検出器(
BOD)
消費電流 対 動作電圧
4
0
3
5
3
0
2
5
消費電流
I
μA)
CC (
TA=
2
5
℃
2
0
1
5
1
0
5
0
1
.
5
16
6
2
2
.
5
3
3
.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4
.
5
5
5
.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-121.ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
電流 対 動作電圧
16
TA=2
5℃
14
12
10
消費電流
I
mA)
CC (
8
6
4
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
4.
6.ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
図2
0-122.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=1.
8V)
60
50
40
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
30
20
10
0
0
0.
2
0.
4
0.
6
0.
8
1
1.
2
入力電圧:VI
V)
O(
1.
4
1.
6
1.
8
TA=25℃
TA=-40℃
TA=85℃
2
図20-123.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=2.
7V)
90
80
70
60
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
50
40
30
20
10
0
0
0.
5
1
1.
5
2
入力電圧:VI
V)
O(
2.
5
TA=25℃
TA=85℃
TA=-40℃
3
167
図20-124.I
/Oﾋﾟ
ﾝﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=5V)
160
140
120
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
I
μA)
I
O(
100
80
60
40
TA=2
5℃
TA=8
5℃
TA=40℃
6
20
0
0
1
2
3
4
入力電圧:VI
V)
O(
5
図20-125.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=1.
8V)
40
35
30
25
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
20
I
μA)
RESET(
15
10
5
0
0
0.
2
0.
4
0.
6
0.
8
1
1.
2
1.
4
入力電圧:VRESET(
V)
1.
6
1.
8
TA=2
5℃
TA=40℃
TA=8
5℃
2
図20-126.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=2.
7V)
60
50
40
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
30
I
μA)
RESET(
20
10
0
0
16
8
0.
5
1
1.
5
2
入力電圧:VRESET(
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2.
5
TA=25℃
TA=-40℃
TA=85℃
3
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-127.RESETﾌﾟ
ﾙｱｯﾌﾟ
抵抗電流 対 入力電圧 (
VCC=5V)
120
100
80
ﾌﾟ
ﾙｱｯﾌﾟ
抵抗
電流
60
I
μA)
RESET(
40
20
0
0
0.
5
1
1.
5
2
2.
5
3
3.
5
入力電圧:VRESET(
V)
4
4.
5
TA=25℃
TA=85℃
TA=-40℃
5
2
0.
4.
7.出力駆動部能力
図2
0-128.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=1.
8V)
0.
4
0.
35
TA=85℃
0.
3
TA=25℃
0.
25
L出力電圧
VOL(
V)
TA=-40℃
0.
2
0.
15
0.
1
0.
05
0
0
1
2
3
ｼﾝｸ電流:I
mA)
OL(
4
5
図20-129.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=3V)
0.
4
TA=8
5℃
0
.
35
TA=2
5℃
0.
3
TA=40℃
0.
25
L出力電圧
VOL(
V)
0.
2
0.
15
0.
1
0.
05
0
0
2
4
6
ｼﾝｸ電流:I
mA)
OL(
8
10
169
図20-130.I
/Oﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=5V)
0.
6
L出力電圧
VOL(
V)
TA=85℃
0.
5
TA=25℃
0.
4
TA=-40℃
0.
3
0.
2
0.
1
0
0
5
10
ｼﾝｸ電流:I
mA)
OL(
15
20
図20-131.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=1.
8V)
1.
8
1.
6
H出力電圧
VOH (
V)
TA=-40℃
TA=25℃
1.
4
TA=85℃
1.
2
0
1
2
3
ｿｰｽ電流:I
mA)
OH (
4
5
図20-132.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=3V)
3
2.
8
H出力電圧
VOH (
V)
TA=-40℃
TA=25℃
2.
6
TA=85℃
2.
4
0
17
0
2
4
6
ｿｰｽ電流:I
mA)
OH (
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
8
10
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-133.I
/Oﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=5V)
5
4.
8
H出力電圧
VOH (
V)
4.
6
TA=-40℃
TA=25℃
4.
4
TA=85℃
4.
2
0
5
10
ｿｰｽ電流:I
mA)
OH (
15
20
図20-134.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
VCC=5V)
0.
6
TA=85℃
0.
5
TA=2
5℃
0.
4
L出力電圧
VOL(
V)
TA=40℃
0.
3
0.
2
0.
1
0
0
0.
5
1
1.
5
2
ｼﾝｸ電流:I
mA)
OL(
2.
5
3
図20-135.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｼﾝｸ電流 (
TA=25℃)
0.
5
VCC=1.
8V
0.
4
0.
3
L出力電圧
VOL(
V)
0.
2
VCC=
3V
VCC=
5V
0.
1
0
0
0.
1
0.
2
0.
3
0.
4
0.
5
ｼﾝｸ電流:I
mA)
OL(
0.
6
0.
7
0.
8
171
図20-136.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
VCC=5V)
5
4
3
TA=2
5℃
TA=8
5℃
2
TA=40℃
H出力電圧
VOH (
V)
1
0
0
0.
2
0.
4
0.
6
ｿｰｽ電流:I
mA)
OH (
1
0.
8
図20-137.I
/OとしてのRESETﾋﾟ
ﾝ出力電圧 対 ｿｰｽ電流 (
TA=25℃)
5
4
VCC=
5V
3
H出力電圧
VOH (
V)
2
VCC=
3V
1
VCC=1.
8V
0
0
0.
2
0.
4
0.
6
ｿｰｽ電流:I
mA)
OH (
1
0.
8
2
0.
4.
8.入力閾値とﾋｽﾃﾘｼｽ
図2
0-138.I
/Oﾋﾟ
ﾝ入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
H,
1読み値)
3.
5
TA=8
5℃
TA=2
5℃
TA=40℃
3
2.
5
2
閾値電圧
VThr
V)
e
s
h
o
l
d(
1.
5
1
0.
5
0
1.
5
17
2
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
4.
5
5
5.
5
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-139.I
/Oﾋﾟ
ﾝ入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
L,
0読み値)
3
TA=40℃
TA=2
5℃
TA=8
5℃
2.
5
2
閾値電圧
1.
5
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-140.I
/Oﾋﾟ
ﾝ入力ﾋｽﾃﾘｼｽ電圧 対 動作電圧
0.
6
TA=85℃
TA=25℃
TA=-40℃
0.
5
0.
4
ﾋｽﾃﾘ
ｼｽ電圧
0.
3
VHys
V)
t
e
r
e
s
i
s(
0.
2
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
図20-141.RESET入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
H,
1読み値)
2.
5
5.
5
TA=40℃
TA=8
5℃
TA=2
5℃
2
1.
5
閾値電圧
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
173
図20-142.RESET入力閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作電圧 (
VI
L,
0読み値)
2.
5
TA=40℃
TA=2
5℃
TA=8
5℃
2
1.
5
閾値電圧
VThr
V)
e
s
h
o
l
d(
1
0.
5
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
5
TA=-40℃
TA=25℃
TA=85℃
5.
5
図20-143.RESET入力ﾋｽﾃﾘｼｽ電圧 対 動作電圧
1
0.
9
0.
8
0.
7
0.
6
ﾋｽﾃﾘ
ｼｽ電圧
0.
5
VHys
V)
t
e
r
e
s
i
s(
0.
4
0.
3
0.
2
0.
1
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
2
0.
4.
9.低電圧検出器(
BOD)
、ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯ
ﾌﾟ
、ﾘｾｯﾄ
図20-144.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧4.
3V)
4.
36
VCC上昇
4.
34
4.
32
4.
3
閾値電圧
VThr
V)
e
s
h
o
l
d(
4.
28
VCC下降
4
.
26
4.
24
4
.
22
-40
17
4
-20
0
20
40
動作温度:TA(
℃)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
60
80
100
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-145.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧2.
7V)
2.
78
VCC上昇
2.
76
2
.
74
閾値電圧
2
.
72
VThr
V)
e
s
h
o
l
d(
2.
7
VCC下降
2
.
68
2.
66
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図20-146.低電圧検出器(
BOD)
閾値(
ｽﾚｯｼｮ
ｰﾙﾄ
ﾞ
)
電圧 対 動作温度 (
検出電圧1.
8V)
1.
84
1
.
83
VCC上昇
1.
82
閾値電圧
1
.
81
VThr
V)
e
s
h
o
l
d(
1.
8
VCC下降
1.
79
1
.
78
-40
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図20-147.内部ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧 対 動作電圧
1.
11
TA=8
5℃
TA=2
5℃
1.
1
ﾊﾞ
ﾝﾄ
ﾞ
ｷﾞ
ｬｯﾌﾟ
電圧
1.
09
VBG (
V)
TA=40℃
1.
08
1.
07
1.
5
2.
5
3.
5
動作電圧:VCC (
V)
4.
5
5.
5
175
図20-148.最小ﾘｾｯﾄﾊﾟ
ﾙｽ幅 対 動作電圧
1.
8
1.
6
1.
4
1.
2
ﾊﾟ
ﾙｽ幅
t
μs
)
RST(
1
0.
8
0.
6
0.
4
TA=8
5℃
TA=2
5℃
TA=-40℃
0.
2
0
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
2
0.
4.
10.内部発振器
図20-149.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器周波数 対 動作電圧
115
TA=40℃
110
TA=2
5℃
発振周波数
FRC (
k
Hz
)
105
100
1.
5
TA=8
5℃
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-150.ｳｫｯﾁﾄ
ﾞ
ｯｸﾞ
発振器周波数 対 動作温度
115
110
発振周波数
FRC (
k
Hz
)
VCC=
1.
8V
VCC=
3V
105
100
-40
17
6
VCC=
5V
-20
0
20
40
動作温度:TA(
℃)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
60
80
100
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
図20-151.校正済み8MHz
内蔵RC発振器周波数 対 動作電圧
TA=-40℃
8.
4
TA=25℃
8.
2
TA=85℃
発振周波数
FRC (
MHz
)
8
7.
8
7.
6
1.
5
2
2.
5
3
3.
5
4
動作電圧:VCC (
V)
4.
5
5
5.
5
図20-152.校正済み8MHz
内蔵RC発振器周波数 対 動作温度
8.
4
8.
2
発振周波数
FRC (
MHz
)
8
VCC=5V
VCC=3V
7.
8
7.
6
-40
VCC=1.
8V
-20
0
20
40
動作温度:TA(
℃)
60
80
100
図2
0-153.校正付き8MHz
内蔵RC発振器周波数 対 発振校正(
OSCCAL)
値
14
12
TA=-40℃
TA=2
5℃
TA=8
5℃
10
発振周波数
FRC (
MHz
)
8
6
4
2
0
0 16 32 48 64 80 96 112 128 144 160 176 192 208224 240(
256)
OSCCAL値
177
2
1
.I
/Oﾚｼﾞ
ｽﾀ一覧
ｱﾄ
ﾞ
ﾚｽ ﾚｼﾞ
ｽﾀ略称
ﾋﾞ
ｯﾄ
7
ﾋﾞ
ｯﾄ
6
ﾋﾞ
ｯﾄ
5
ﾋﾞ
ｯﾄ
4
ﾋﾞ
ｯﾄ
3
ﾋﾞ
ｯﾄ
2
ﾋﾞ
ｯﾄ
1
ﾋﾞ
ｯﾄ
0
頁
$3F(
$5F) SREG
I
T
H
S
V
N
Z
C
6
$3E(
$5E)
SPH
(
SP9)
(
SP8)
8
$3D(
$5D)
SPL
SP7
SP6
SP5
SP4
SP3
SP2
SP1
SP0
$3C(
$
5C)
予約
$3B(
$
5B) GI
MSK
I
NT1
I
NT0
PCI
E1
PCI
E0
32
$3A(
$5A) GI
FR
I
NTF1
I
NTF0
PCI
F
32
$39(
$59) TI
MSK
OCI
E1D OCI
E1A OCI
E1B OCI
E0A OCI
E0B
TOI
E1
TOI
E0
TI
CI
E0
79,
54
$38(
$
58)
TI
FR
OCF1D OCF1A OCF1B OCF0A OCF0B
TOV1
TOV0
I
CF0
79,
54
$37(
$57) SPMCSR
CTPB
RFLB
PGWRT PGERS SPMEN
106
$36(
$
56)
PRR
PRTI
M1 PRTI
M0
PRUSI PRADC
24
$35(
$55) MCUCR
BODS
PUD
SE
SM1
SM0
BODSE
I
SC0
1
I
SC0
0
43,
24,
31
$34(
$
54) MCUSR
WDRF
BORF
EXTRF
PORF
28
$33(
$53) TCCR0B
TSM
PSR0
CS02
CS01
CS00
52
$32(
$
52) TCNT0L
ﾀｲﾏ/ｶｳﾝﾀ0(
下位ﾊﾞ
ｲﾄ
)
53
$31(
$51) OSCCAL
内蔵RC発振器 発振校正値ﾚｼﾞ
ｽﾀ
19
71
$30(
$
50) TCCR1A COM1A1 COM1A0 COM1B1 COM1B0 FOC1A FOC1B PWM1A PWM1B
PSR1
DTPS11 DTPS10
CS13
CS12
CS11
CS10
73
$2F(
$4F) TCCR1B PWM1X
ﾀｲﾏ/ｶｳﾝﾀ1(
下位ﾊﾞ
ｲﾄ
)
77
$2E(
$4E) TCNT1
ﾀｲﾏ/ｶｳﾝﾀ1比較Aﾚｼﾞ
ｽﾀ
78
$2D(
$4D) OCR1A
ﾀｲﾏ/ｶｳﾝﾀ1比較Bﾚｼﾞ
ｽﾀ
78
$2C(
$4C) OCR1B
ﾀｲﾏ/ｶｳﾝﾀ1比較Cﾚｼﾞ
ｽﾀ
78
$2B(
$4B) OCR1C
ﾀｲﾏ/ｶｳﾝﾀ1比較Dﾚｼﾞ
ｽﾀ
78
$2A(
$4A) OCR1D
$29(
$49) PLLCSR
LSM
PCKE
PLLE
PLOCK
76
$28(
$48) CLKPR CLKPCE
CLKPS3 CLKPS2 CLKPS1 CLKPS0
20
73
$27(
$47) TCCR1C COM1A1S COM1A0S COM1B1S COM1B0S COM1D1 COM1D0 FOC1D PWM1D
$26(
$46) TCCR1D
FPI
E1
FPEN1
FPNC1
FPES1
FPAC1
FPF1
WGM11 WGM10
74
$25(
$45) TC1H
TC19
TC18
77
DT1H3
DT1H2
DT1H1
DT1H0
DT1L3
DT1L2
DT1L1
DT1L0
80
$24(
$44)
DT1
NT7 PCI
NT6 PCI
NT5 PCI
NT4 PCI
NT3 PCI
NT2 PCI
NT1 PCI
NT0
33
$23(
$43) PCMSK0 PCI
NT1
5 PCI
$22(
$42) PCMSK1 PCI
NT14 PCI
NT13 PCI
NT12 PCI
NT11 PCI
NT10 PCI
NT9 PCI
NT8
33
$21(
$41) WDTCR
WDI
F
WDI
E
WDP3
WDCE
WDE
WDP2
WDP1
WDP0
29
$20(
$40) DWDR
ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
102
(
EEAR8)
$1F(
$3F) EEARH
13
(
EEAR7)
$1E(
$3E) EEARL
EEPROMｱﾄ
ﾞ
ﾚｽﾚｼﾞ
ｽﾀ(
EEAR6∼0)
$1D(
$3D) EEDR
EEPROMﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
13
$1C(
$
3C) EECR
EEPM1
EEPM0
EERI
E
EEMPE
EEPE
EERE
13
PORTA7 PORTA6 PORTA5 PORTA4 PORTA3 PORTA2 PORTA1 PORTA0
43
$1B(
$
3B) PORTA
$1A(
$3A) DDRA
DDA7
DDA6
DDA5
DDA4
DDA3
DDA2
DDA1
DDA0
43
$19(
$39)
PI
NA
PI
NA7
PI
NA6
PI
NA5
PI
NA4
PI
NA3
PI
NA2
PI
NA1
PI
NA0
43
$18(
$
38) PORTB
PORTB7 PORTB6 PORTB5 PORTB4 PORTB3 PORTB2 PORTB1 PORTB0
43
$17(
$37) DDRB
DDB7
DDB6
DDB5
DDB4
DDB3
DDB2
DDB1
DDB0
43
$16(
$
36)
PI
NB
PI
NB7
PI
NB6
PI
NB5
PI
NB4
PI
NB3
PI
NB2
PI
NB1
PI
NB0
43
$15(
$35) TCCR0A
TCW0
I
CEN0
I
CNC0
I
CES0
ACI
C0
CTC0
52
$14(
$
34) TCNT0H
ﾀｲﾏ/ｶｳﾝﾀ0上位ﾊﾞ
ｲﾄ
53
$13(
$33) OCR0A
ﾀｲﾏ/ｶｳﾝﾀ0比較Aﾚｼﾞ
ｽﾀ
53
ﾀｲﾏ/ｶｳﾝﾀ0比較Bﾚｼﾞ
ｽﾀ
$12(
$
32) OCR0B
53
$11(
$31) USI
PP
USI
POS
88
BR
USIﾊﾞ
ｯﾌｧﾚｼﾞ
ｽﾀ
86
$10(
$
30) USI
DR
USIﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ
86
$0F(
$2F) USI
$0E(
$2E) USI
SR
USI
SI
F
USI
OI
F
USI
PF
USI
DC USI
CNT3 USI
CNT2 USI
CNT1 USI
CNT0
86
$0D(
$2D) USI
CR
USI
SI
E
USI
OI
E USI
WM1 USI
WM0 USI
CS1 USI
CS0 USI
CLK
USI
TC
87
OR2
汎用I
/Oﾚｼﾞ
ｽﾀ2
14
$0C(
$
2C) GPI
OR1
汎用I
/Oﾚｼﾞ
ｽﾀ1
14
$0B(
$
2B) GPI
$0A(
$2A) GPI
OR0
汎用I
/Oﾚｼﾞ
ｽﾀ0
14
HSEL
HLEV
ACM2
ACM1
ACM0
91
$09(
$29) ACSRB
$08(
$
28) ACSRA
ACD
ACBG
ACO
ACI
ACI
E
ACME
ACI
S1
ACI
S0
90
$07(
$27) ADMUX
REFS1
REFS0
ADLAR
MUX4
MUX3
MUX2
MUX1
MUX0
99
$06(
$26) ADCSRA
ADEN
ADSC
ADATE
ADI
F
ADI
E
ADPS2
ADPS1
ADPS0
98
$05(
$25) ADCH
A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ上位ﾊﾞ
ｲﾄ(
ADC9∼8またはADC9∼2)
101
$04(
$24) ADCL
A/Dﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀ下位ﾊﾞ
ｲﾄ(
ADC7∼0またはADC1∼0)
$03(
$23) ADCSRB
BI
N
GSEL
REFS2
MUX5
ADTS2
ADTS1
ADTS0
99
$02(
$
22) DI
DR1
ADC10D ADC9D ADC8D ADC7D
101,
91
$01(
$21) DI
DR0
ADC6D ADC5D ADC4D ADC3D
AREFD
ADC2D ADC1D ADC0D
101,
91
OC1OE5 OC1OE4 OC1OE3 OC1OE2 OC1OE1 OC1OE0
75
$00(
$20) TCCR1E
注:・将来のﾃﾞ
ﾊﾞ
ｲｽとの共通性のため、予約ﾋﾞ
ｯﾄ
へ書く場合は0を書くべきです。予約I
/Oﾒﾓﾘｱﾄ
ﾞ
ﾚｽは決して書かれるべきではありません。
・ｱﾄ
ﾞ
ﾚｽ範囲$00∼$1FのI
/Oﾚｼﾞ
ｽﾀはCBI
とSBI
命令の使用で直接ｱｸｾｽ可能です。これらのﾚｼﾞ
ｽﾀの単一ﾋﾞ
ｯﾄ
はCBI
SとSBI
S命令の使用によ
って検査できます。
・いくつかの状態ﾋﾞ
ｯﾄ
はそれらへ論理1を書くことによって解除(
0)
されます。他の多くのAVRと異なり、CBI
とSBI
命令は指定ﾋﾞ
ｯﾄ
だけ操作し、
従ってこのような状態ﾌﾗｸﾞ
を含むﾚｼﾞ
ｽﾀで使用できることに注意してください。CBI
とSBI
命令は$00∼$1Fのﾚｼﾞ
ｽﾀだけで動作します。
17
8
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
2
.命令一覧
ﾆｰﾓﾆｯｸ
ADD
ADC
ADI
W
SUB
SUBI
SBI
W
SBC
SBCI
AND
ANDI
OR
ORI
EOR
COM
NEG
SBR
CBR
I
NC
DEC
TST
CLR
SER
RJ
MP
I
J
MP
RCALL
I
CALL
RET
RETI
CPSE
CP
CPC
CPI
SBRC
SBRS
SBI
C
SBI
S
BRBS
BRBC
BREQ
BRNE
BRCS
BRCC
BRSH
BRLO
BRMI
BRPL
BRGE
BRLT
BRHS
BRHC
BRTS
BRTC
BRVS
BRVC
BRI
E
BRI
D
(
1/2)
ｵﾍﾟ
ﾗﾝﾄ
ﾞ
Rd,
Rr
Rd,
Rr
Rd,
K6
Rd,
Rr
Rd,
K
Rd,
K6
Rd,
Rr
Rd,
K
Rd,
Rr
Rd,
K
Rd,
Rr
Rd,
K
Rd,
Rr
Rd
Rd
Rd,
K
Rd,
K
Rd
Rd
Rd
Rd
Rd
k
k
Rd,
Rr
Rd,
Rr
Rd,
Rr
Rd,
K
Rr
,
b
Rr
,
b
P,
b
P,
b
s
,
k
s
,
k
k
k
k
k
k
k
k
k
k
k
k
k
k
k
k
k
k
k
意味
動作
算術、論理演算命令
汎用ﾚｼﾞ
ｽﾀ間の加算
Rd← Rd+Rr
ｷｬﾘ
ｰを含めた汎用ﾚｼﾞ
ｽﾀ間の加算
Rd← Rd+Rr+C
即値の語(
ﾜｰﾄ
ﾞ
)
長加算
RdH:
RdL← RdH:
RdL+K6
汎用ﾚｼﾞ
ｽﾀ間の減算
Rd← Rd-Rr
汎用ﾚｼﾞ
ｽﾀから即値の減算
Rd← Rd-K
即値の語(
ﾜｰﾄ
ﾞ
)
長減算
RdH:
RdL← RdH:
RdL-K6
ｷｬﾘ
ｰを含めた汎用ﾚｼﾞ
ｽﾀ間の減算
Rd← Rd-Rr-C
汎用ﾚｼﾞ
ｽﾀからｷｬﾘ
ｰと即値の減算
Rd← Rd-K-C
汎用ﾚｼﾞ
ｽﾀ間の論理積(
AND)
Rd← RdANDRr
汎用ﾚｼﾞ
ｽﾀと即値の論理積(
AND)
Rd← RdANDK
汎用ﾚｼﾞ
ｽﾀ間の論理和(
OR)
Rd← RdORRr
汎用ﾚｼﾞ
ｽﾀと即値の論理和(
OR)
Rd← RdORK
汎用ﾚｼﾞ
ｽﾀ間の排他的論理和(
Ex
OR) Rd← RdEORRr
1の補数(
論理反転)
Rd← $FF-Rd
2の補数
Rd← $00-Rd
汎用ﾚｼﾞ
ｽﾀの(
複数)
ﾋﾞ
ｯﾄ
設定(
1)
Rd← RdORK
汎用ﾚｼﾞ
ｽﾀの(
複数)
ﾋﾞ
ｯﾄ
解除(
0)
Rd← RdAND(
$FF-K)
汎用ﾚｼﾞ
ｽﾀの増加(
+1)
Rd← Rd+1
汎用ﾚｼﾞ
ｽﾀの減少(
-1)
Rd← Rd-1
汎用ﾚｼﾞ
ｽﾀのｾﾞ
ﾛとﾏｲﾅｽ検査
Rd← RdANDRd
汎用ﾚｼﾞ
ｽﾀの全0設定(
=$00)
Rd← RdEORRd
汎用ﾚｼﾞ
ｽﾀの全1設定(
=$FF)
Rd← $FF
分岐命令
相対分岐
PC← PC+k+1
Zﾚｼﾞ
ｽﾀ間接分岐
PC← Z
相対ｻﾌﾞ
ﾙｰﾁﾝ呼び出し
STACK← PC,PC← PC+k+1
Zﾚｼﾞ
ｽﾀ間接ｻﾌﾞ
ﾙｰﾁﾝ呼び出し
STACK← PC,PC← Z
ｻﾌﾞ
ﾙｰﾁﾝからの復帰
PC← STACK
割り込みからの復帰
PC← STACK
汎用ﾚｼﾞ
ｽﾀ間比較、一致でｽｷｯﾌﾟ
Rd=Rr
なら,PC← PC+2or
3
汎用ﾚｼﾞ
ｽﾀ間の比較
Rd-Rr
ｷｬﾘ
ｰを含めた汎用ﾚｼﾞ
ｽﾀ間の比較
Rd-Rr-C
汎用ﾚｼﾞ
ｽﾀと即値の比較
Rd-K
汎用ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
が解除(
0)
でｽｷｯﾌﾟ
Rr
(
b)
=0なら,PC← PC+2or
3
汎用ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
が設定(
1)
でｽｷｯﾌﾟ
Rr
(
b)
=1なら,PC← PC+2or
3
I
/Oﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
が解除(
0)
でｽｷｯﾌﾟ
P(
b)
=0なら,PC← PC+2or
3
I
/Oﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
が設定(
1)
でｽｷｯﾌﾟ
P(
b)
=1なら,PC← PC+2or
3
ｽﾃｰﾀｽﾌﾗｸﾞ
が設定(
1)
で分岐
SREG(
s
)
=1なら,PC← PC+K+1
ｽﾃｰﾀｽﾌﾗｸﾞ
が解除(
0)
で分岐
SREG(
s
)
=0なら,PC← PC+K+1
一致で分岐
Z=1なら,PC← PC+K+1
不一致で分岐
Z=0なら,PC← PC+K+1
ｷｬﾘ
ｰﾌﾗｸﾞ
が設定(
1)
で分岐
C=1なら,PC← PC+K+1
ｷｬﾘ
ｰﾌﾗｸﾞ
が解除(
0)
で分岐
C=0なら,PC← PC+K+1
符号なしの≧で分岐
C=0なら,PC← PC+K+1
符号なしの＜で分岐
C=1なら,PC← PC+K+1
-(
ﾏｲﾅｽ)
で分岐
N=1なら,PC← PC+K+1
+(
ﾌﾟ
ﾗｽ)
で分岐
N=0なら,PC← PC+K+1
符号付きの≧で分岐
(
NEORV)
=0なら,PC← PC+K+1
符号付きの＜で分岐
(
NEORV)
=1なら,PC← PC+K+1
ﾊｰﾌｷｬﾘ
ｰﾌﾗｸﾞ
が設定(
1)
で分岐
H=1なら,PC← PC+K+1
ﾊｰﾌｷｬﾘ
ｰﾌﾗｸﾞ
が解除(
0)
で分岐
H=0なら,PC← PC+K+1
一時ﾌﾗｸﾞ
が設定(
1)
で分岐
T=1なら,PC← PC+K+1
一時ﾌﾗｸﾞ
が解除(
0)
で分岐
T=0なら,PC← PC+K+1
2の補数溢れﾌﾗｸﾞ
が設定(
1)
で分岐
V=1なら,PC← PC+K+1
2の補数溢れﾌﾗｸﾞ
が解除(
0)
で分岐
V=0なら,PC← PC+K+1
割り込み許可で分岐
I
=1なら,PC← PC+K+1
割り込み禁止で分岐
I
=0なら,PC← PC+K+1
ﾌﾗｸﾞ
ｸﾛｯｸ
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
1
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T,
H,
S
0
,
V
0,
N
01
,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
1
1
2
1
1
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
1
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
2
2
3
3
4
4
1/2,
3
1
1
1
1/2,
3
1/2,
3
1/2,
3
1/2,
3
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
1/2
K6,K :6,8ﾋﾞ
ｯﾄ
定数 P :I
/Oﾚｼﾞ
ｽﾀ
Rd,Rr:汎用ﾚｼﾞ
ｽﾀ(
R0∼R31) X,Y,Z :X,Y,Zﾚｼﾞ
ｽﾀ
b :ﾋﾞ
ｯﾄ
(
0∼7) k :ｱﾄ
ﾞ
ﾚｽ定数(
7,
12,
16ﾋﾞ
ｯﾄ
)
q :符号なし6ﾋﾞ
ｯﾄ
定数(
変位)
s:ｽﾃｰﾀｽﾌﾗｸﾞ
(
C,
Z,
N,
V,
X,
H,
T,
I
)
179
命令一覧
(
2/2)
ﾆｰﾓﾆｯｸ ｵﾍﾟ
ﾗﾝﾄ
ﾞ
MOV
MOVW
LDI
LD
LD
LD
LD
LD
LD
LDD
LD
LD
LD
LDD
LDS
ST
ST
ST
ST
ST
ST
STD
ST
ST
ST
STD
STS
LPM
LPM
LPM
SPM
I
N
OUT
PUSH
POP
Rd,
Rr
Rd,
Rr
Rd,
K
Rd,
X
Rd,
X+
Rd,
-X
Rd,
Y
Rd,
Y+
Rd,
-Y
Rd,
Y+q
Rd,
Z
Rd,
Z+
Rd,
-Z
Rd,
Z+q
Rd,
k
X,
Rr
X+,
Rr
-X,
Rr
Y,
Rr
Y+,
Rr
-Y,
Rr
Y+q,
Rr
Z,
Rr
Z+,
Rr
-Z,
Rr
Z+q,
Rr
k
,
Rr
SBI
CBI
LSL
LSR
ROL
ROR
ASR
SWAP
BSET
BCLR
BST
BLD
SEC
CLC
SEN
CLN
SEZ
CLZ
SEI
CLI
SES
CLS
SEV
CLV
SET
CLT
SEH
CLH
P,
b
P,
b
Rd
Rd
Rd
Rd
Rd
Rd
s
s
Rr
,
b
Rd,
b
NOP
SLEEP
WDR
BREAK
18
0
Rd,
Z
Rd,
Z+
Rd,
P
P,
Rr
Rr
Rd
意味
動作
ﾃﾞ
ｰﾀ移動命令
汎用ﾚｼﾞ
ｽﾀ間の複写
Rd← Rr
汎用ﾚｼﾞ
ｽﾀ対間の複写
Rd+1:
Rd← Rr
+1:
Rr
即値の取得
Rd← K
Xﾚｼﾞ
ｽﾀ間接での取得
Rd← (
X)
事後増加付きXﾚｼﾞ
ｽﾀ間接での取得
Rd← (
X)
,X← X+1
事前減少付きXﾚｼﾞ
ｽﾀ間接での取得
X← X-1,Rd← (
X)
Yﾚｼﾞ
ｽﾀ間接での取得
Rd← (
Y)
事後増加付きYﾚｼﾞ
ｽﾀ間接での取得
Rd← (
Y)
,Y← Y+1
事前減少付きYﾚｼﾞ
ｽﾀ間接での取得
Y← Y-1,Rd← (
Y)
変位付きYﾚｼﾞ
ｽﾀ間接での取得
Rd← (
Y+q)
Zﾚｼﾞ
ｽﾀ間接での取得
Rd← (
Z)
事後増加付きZﾚｼﾞ
ｽﾀ間接での取得
Rd← (
Z)
,Z← Z+1
事前減少付きZﾚｼﾞ
ｽﾀ間接での取得
Z← Z-1,Rd← (
Z)
変位付きZﾚｼﾞ
ｽﾀ間接での取得
Rd← (
Z+q)
ﾃﾞ
ｰﾀ空間(
SRAM)
から直接取得
Rd← (
k
)
Xﾚｼﾞ
ｽﾀ間接での設定
(
X)← Rr
事後増加付きXﾚｼﾞ
ｽﾀ間接での設定
(
X)← Rr
,X← X+1
事前減少付きXﾚｼﾞ
ｽﾀ間接での設定
X← X-1,(
X)← Rr
Yﾚｼﾞ
ｽﾀ間接での設定
(
Y)← Rr
事後増加付きYﾚｼﾞ
ｽﾀ間接での設定
(
Y)← Rr
,Y← Y+1
事前減少付きYﾚｼﾞ
ｽﾀ間接での設定
Y← Y-1,(
Y)← Rr
変位付きYﾚｼﾞ
ｽﾀ間接での設定
(
Y+q)← Rr
Zﾚｼﾞ
ｽﾀ間接での設定
(
Z)← Rr
事後増加付きZﾚｼﾞ
ｽﾀ間接での設定
(
Z)← Rr
,Z← Z+1
事前減少付きZﾚｼﾞ
ｽﾀ間接での設定
Z← Z-1,(
Z)← Rr
変位付きZﾚｼﾞ
ｽﾀ間接での設定
(
Z+q)← Rr
ﾃﾞ
ｰﾀ空間(
SRAM)
へ直接設定
(
k
)← Rr
ﾌﾟ
ﾛｸﾞ
ﾗﾑ領域からZﾚｼﾞ
ｽﾀ間接での取得
R0← (
Z)
同上 (
任意のﾚｼﾞ
ｽﾀへ)
Rd← (
Z)
同上 (
事後増加付き)
Rd← (
Z)
,Z← Z+1
ﾌﾟ
ﾛｸﾞ
ﾗﾑ領域へZﾚｼﾞ
ｽﾀ間接での設定
(
Z)← R1:
R0
I
/Oﾚｼﾞ
ｽﾀからの入力
Rd← P
I
/Oﾚｼﾞ
ｽﾀへの出力
P← Rr
汎用ﾚｼﾞ
ｽﾀをｽﾀｯｸへ保存
STACK← Rr
ｽﾀｯｸから汎用ﾚｼﾞ
ｽﾀへ復帰
Rd← STACK
ﾋﾞ
ｯﾄ
関係命令
I
/Oﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
設定(
1)
I
/O(
P,
b)← 1
I
/Oﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
解除(
0)
I
/O(
P,
b)← 0
論理的左ｼﾌﾄ
Rd(
n+1)← Rd(
n)
,Rd(
0)← 0
論理的右ｼﾌﾄ
Rd(
n)← Rd(
n+1)
,Rd(
7)← 0
ｷｬﾘ
ｰを含めた左回転
Rd(
0)← C,Rd(
n+1)← Rd(
n)
,C← Rd(
7)
ｷｬﾘ
ｰを含めた右回転
Rd(
7)← C,Rd(
n)← Rd(
n+1)
,C← Rd(
0)
算術的右ｼﾌﾄ
Rd(
n)← Rd(
n+1)
,n=0∼6
ﾆﾌﾞ
ﾙ(
4ﾋﾞ
ｯﾄ
)
上位/
下位交換
Rd(
7∼4)⇔ Rd(
3∼0)
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
設定(
1)
SREG(
s
)← 1
ｽﾃｰﾀｽﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
解除(
0)
SREG(
s
)← 0
汎用ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
を一時ﾌﾗｸﾞ
へ移動
T← Rr
(
b)
一時ﾌﾗｸﾞ
を汎用ﾚｼﾞ
ｽﾀのﾋﾞ
ｯﾄ
へ移動
Rd(
b)← T
ｷｬﾘ
ｰﾌﾗｸﾞ
を設定(
1)
C← 1
ｷｬﾘ
ｰﾌﾗｸﾞ
を解除(
0)
C← 0
負ﾌﾗｸﾞ
を設定(
1)
N← 1
負ﾌﾗｸﾞ
を解除(
0)
N← 0
ｾﾞ
ﾛﾌﾗｸﾞ
を設定(
1
)
Z← 1
ｾﾞ
ﾛﾌﾗｸﾞ
を解除(
0)
Z← 0
全割り込み許可
I← 1
全割り込み禁止
I← 0
符号ﾌﾗｸﾞ
を設定(
1
)
S← 1
符号ﾌﾗｸﾞ
を解除(
0)
S← 0
2の補数溢れﾌﾗｸﾞ
を設定(
1)
V← 1
2の補数溢れﾌﾗｸﾞ
を解除(
0)
V← 0
一時ﾌﾗｸﾞ
を設定(
1
)
T← 1
一時ﾌﾗｸﾞ
を解除(
0)
T← 0
ﾊｰﾌｷｬﾘ
ｰﾌﾗｸﾞ
を設定(
1)
H← 1
ﾊｰﾌｷｬﾘ
ｰﾌﾗｸﾞ
を解除(
0)
H← 0
MCU制御命令
無操作
休止形態開始
休止形態参照
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏﾘ
ｾｯﾄ
ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ参照
一時停止
内蔵ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE機能専用
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ﾌﾗｸﾞ
ｸﾛｯｸ
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
1
1
1
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
3
3
3
1
1
2
2
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N
0,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
1
I
,
T
1111111
,
H,
S
,
V,
N,
Z,
C
0
I
,
T
0000000
,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z,
C
1
I
,
T,
H,
S
,
V,
N,
Z,
C
0
I
,
T,
H,
S
,
V,
N
1,
Z,
C
I
,
T,
H,
S
,
V,
N
0,
Z,
C
I
,
T,
H,
S
,
V,
N,
Z
1
,
C
I
,
T,
H,
S
,
V,
N,
Z
0
,
C
1
I
,
T,
H,
S
,
V,
N,
Z,
C
0
I
,
T,
H,
S
,
V,
N,
Z,
C
I
,
T,
H,
S
1
,
V,
N,
Z,
C
I
,
T,
H,
S
0
,
V,
N,
Z,
C
I
,
T,
H,
S
,
V
1,
N,
Z,
C
I
,
T,
H,
S
,
V
0,
N,
Z,
C
I
,
T
1,
H,
S
,
V,
N,
Z,
C
I
,
T
0,
H,
S
,
V,
N,
Z,
C
I
,
T,
H
1,
S
,
V,
N,
Z,
C
I
,
T,
H
0,
S
,
V,
N,
Z,
C
2
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
I
,
T,
H,
S
,
V,
N,
Z,
C 1
I
,
T,
H,
S
,
V,
N,
Z,
C 1
I
,
T,
H,
S
,
V,
N,
Z,
C 1
I
,
T,
H,
S
,
V,
N,
Z,
C N/A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
3
.注文情報
ﾃﾞ
ﾊﾞ
ｲｽ
ATt
i
ny
261A
ATt
i
ny
461A
ATt
i
ny
861A
速度(
MHz
)
20
20
20
電源電圧
1.
8∼5.
5V
1.
8∼5.
5V
1.
8∼5.
5V
注文ｺｰﾄ
ﾞ
ATt
i
ny
2
61A-PU
ATt
i
ny
2
61A-SU
ATt
i
ny
2
61A-SUR
ATt
i
ny
2
61A-MU
ATt
i
ny
2
61A-MUR
ATt
i
ny
2
61A-XU
ATt
i
ny
2
61A-XUR
ATt
i
ny
2
61A-MN
ATt
i
ny
2
61A-MNR
ATt
i
ny
4
61A-PU
ATt
i
ny
4
61A-SU
ATt
i
ny
4
61A-SU
ATt
i
ny
4
61A-MU
ATt
i
ny
4
61A-MU
ATt
i
ny
4
61A-XU
ATt
i
ny
4
61A-XU
ATt
i
ny
8
61A-PU
ATt
i
ny
8
61A-SU
ATt
i
ny
8
61A-SU
ATt
i
ny
8
61A-MU
ATt
i
ny
8
61A-MU
ATt
i
ny
8
61A-XU
ATt
i
ny
8
61A-XU
(
注1) 外囲器 (
注2)
20P3
動作範囲
20S2
32M1-A
工業用 (
-40℃∼85℃)
(
注3)
20X
32M1-A
工業用 (
-40℃∼105℃)
(
注4)
20P3
20S2
32M1-A
工業用 (
-40℃∼85℃)
(
注3)
20X
20P3
20S2
32M1-A
工業用 (
-40℃∼85℃)
(
注3)
20X
注1:符号識別子は次の通りです。
・N,
U :半光沢錫。
・R
:ﾃｰﾌﾟ
とﾘ
ｰﾙ。
注2:全ての外囲器は鉛ﾌﾘ
ｰ、ﾊﾛｹﾞ
ﾝ化合物ﾌﾘ
ｰで完全に安全で、これらは有害物質使用制限に関する欧州指令(
RoHS指令)
に
適合します。
注3:これらのﾃﾞ
ﾊﾞ
ｲｽはｳｪﾊｰ(
ﾁｯﾌﾟ
単体)
形状でも供給できます。最低数量と詳細な注文情報については最寄のATMEL営業所へ
お問い合わせください。
注4:このﾃﾞ
ﾊﾞ
ｲｽに関する電気的特性と代表特性については追補A105℃でのATt
i
ny
261A仕様を調べてください。
20P3
20S2
3
2M1-A
20X
外囲器形式
20ﾋﾟ
ﾝ300mi
l
幅 ﾌﾟ
ﾗｽﾃｨ
ｯｸ2列直線外囲器 (
PDI
P)
20ﾘ
ｰﾄ
ﾞ300mi
l
幅 ﾌﾟ
ﾗｽﾃｨ
ｯｸ小外形外囲器 (
SOI
C)
3
2
ﾊﾟ
ｯﾄ
ﾞ5
×5
×1
mm0
.
5
mmﾋﾟ
ｯﾁ4
方向平板ﾘ
ｰﾄ
ﾞ
なし/
小ﾘ
ｰﾄ
ﾞ
枠外囲器 (
QFN/
MLF)
2
0
ﾘ
ｰﾄ
ﾞ4
.
4
mm幅 ﾌﾟ
ﾗｽﾃｨ
ｯｸ縮小薄型小外形外囲器 (
TSSOP)
181
2
4.外囲器情報
2
4
.
1.20
P3
2
4.
2
.2
0S2
20ﾋﾟ
ﾝ300mi
l
幅 ﾌﾟ
ﾗｽﾃｨ
ｯｸ2列直線外囲器 (
PDI
P)
寸法:mm、()
内はｲﾝﾁ
20ﾘ
ｰﾄ
ﾞ300mi
l
幅 ﾌﾟ
ﾗｽﾃｨ
ｯｸ小外形外囲器 (
SOI
C)
寸法:mm
J
EDEC規格 MS013AC
J
EDEC規格 MS-0
01AD
10
26.
9(
1.
060)
24.
9(
0.
980)
0.
51
0.
33
1
10
7.
11(
0
.
280)
6.
10(
0
.
240)
1
10.
65
10.
00
7.
60
7.
40
1.
27BSC
5.
33(
0.
210
)Ma
x
0.
381(
0.
015)Mi
n
基板面
3.
81(
0.
150)
2.
92(
0.
115)
2.
79(
0.
110
) 1.
78(
0.
070)
2.
29(
0.
090
) 1.
13(
0.
045)
13.
00
12.
60
0.
559(
0.
022)
0.
356(
0.
014)
0.
30
0.
10
8.
26(
0.
325)
7.
62(
0.
300)
0.
356(
0.
01
4)
0.
203(
0.
00
8)
2.
6
5
2.
3
5
0.
32
0.
23
0.
30
0.
10
1.
5Re
f
0.
0
10.
92(
0.
430)Ma
x
2
4
.
3.32
M1A
1.
27
0.
40
24.
4.20X
32ﾊﾟ
ｯﾄ
ﾞ0.
5mmﾋﾟ
ｯﾁ4方向平板ﾘ
ｰﾄ
ﾞ
なし/小ﾘ
ｰﾄ
ﾞ
枠外囲器
(
QFN/MLF)
寸法:mm
表面
J
EDEC規格 MO-220
5.
00
±0.
10□
32
20ﾘ
ｰﾄ
ﾞﾌﾟ
ﾗｽﾃｨ
ｯｸ縮小薄型小外形外囲器 (
TSSOP)
寸法:mm、()
内はｲﾝﾁ
J
EDEC規格 M0-153AC
0.
65(
0.
025
6)BSC
1
1
1ﾋﾟ
ﾝ識別印
0.
60Ma
x
0.
60Ma
x
0.
40
±0.
10
裏面
4.
75
±0.
05□
4.
50(
0.
177)
4.
30(
0.
169)
12°Ma
x
0.
30(
0.
012)
0.
19(
0.
007)
32
(
0.
20R)
1ﾋﾟ
ﾝ識別印
0.
08C
1ﾋﾟ
ﾝ識別印
20
1.
20(
0.
047
)Ma
x
6.
60(
0.
260
)
6.
40(
0.
252
)
着座面
1
3.
10
±0.
15□
着座面
0.
20(
0.
008
)
0.
09(
0.
004
)
0.
20Mi
n
+
0
.
0
7
0
.
5
0
B
S
C
0.
230.
05
18
2
6.
50(
0.
256)
6.
25(
0.
246)
0.
02+0.
03
0.
20Re
f
0.
65+0.
35
0.
90
±0.
10
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
0∼8°
0.
15(
0.
006)
0.
05(
0.
002)
0.
75(
0.
030)
0.
45(
0.
018)
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
2
5
.障害情報
2
5
.
1
.ATt
i
n
y
2
61
A 本項の改訂文字はATt
i
ny
261Aﾃﾞ
ﾊﾞ
ｲｽの改訂版を参照します。
改訂C・・
・・
・
・・
・・
・
・試供されていません。
改訂D・・
・
・・
・・
・・
・
・既知の障害はありません。
2
5
.
2
.ATt
i
n
y
4
61
A 本項の改訂文字はATt
i
ny
461Aﾃﾞ
ﾊﾞ
ｲｽの改訂版を参照します。
改訂C・・
・・
・
・・
・・
・
・既知の障害はありません。
2
5
.
3
.ATt
i
n
y
4
61
A 本項の改訂文字はATt
i
ny
861Aﾃﾞ
ﾊﾞ
ｲｽの改訂版を参照します。
改訂C・・
・・
・
・・
・・
・
・試供されていません。
改訂D・・
・
・・
・・
・・
・
・既知の障害はありません。
183
26.更新記録
2
6
.
1.81
97A10/09
1.初版。資料2588C(
ATt
i
ny
261/461/861)
から作成
2.180頁の「注文情報」を更新。鉛極板外囲器はもはや提供されず、そして民生用動作範囲に関する
注文ｺｰﾄ
ﾞ
は分けられてなく、今や利用可能な選択は工業用だけです。また、新しい外囲器選択を追
加
3.以下の項目を追加
・22頁の「ｿﾌﾄ
ｳｪ
ｱ低電圧検出(
BOD)
禁止」
・143頁の「ATt
i
ny
461A」(
代表特性)
・160頁の「ATt
i
ny
861A」(
代表特性)
4.以下の項目を更新
・7頁の「ｽﾀｯｸﾎﾟ
ｲﾝﾀ」
・19頁の「発振校正ﾚｼﾞ
ｽﾀ(
OSCCAL)
」
・24頁の「MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
」
・31頁の「MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
」
・43頁の「MCU制御ﾚｼﾞ
ｽﾀ(
MCUCR)
」
・120頁の「速度勾配」
・121頁の「強化電源ONﾘｾｯﾄ
」
・126頁の「ATt
i
ny
261A」(
代表特性)
・178頁の「I
/Oﾚｼﾞ
ｽﾀ一覧」
5.以下の表を更新
・119頁の「DC特性」
・126頁の「各部追加消費電流(
絶対値)
」
2
6
.
2.81
97B01/10
1.182頁の「外囲器情報」で32M1-A図を更新
2
6
.
3.81
97C05/11
1.追加:
・4頁の「3.
3.容量性接触感知」項
・5頁の「4.CPUｺｱ」章
・18頁の「表6-10.低周波数ｸﾘｽﾀﾙ用発振器内部容量」
・99頁の表15-5.
・122頁の表19-7.
に単極動作形態特性を追加
・122頁の表19-7.
に双極動作形態特性を追加
・123頁の「19.
7.ｱﾅﾛｸﾞ
比較器特性」
・181頁の「23.注文情報」でﾃｰﾌﾟ
とﾘ
ｰﾙの部品番号
・181頁でATt
i
ny
261Aの拡張温度用注文符号
2.更新:
・19頁の「6.
4.ｸﾛｯｸ出力ﾊﾞ
ｯﾌｧ」項 (
CLKO)
・92頁の「図15-1.A/D変換器部構成図」、内部1.
18V基準電圧を1.
1Vに変更
・109頁の表18-8.
、ATt
i
ny
261AのEEPROMﾍﾟ
ｰｼﾞ
数を64から32へ
・119頁の表19-1.
・127頁の図20-3.
、129
頁の図20-8.
、144頁の図20-54.
、146頁の図20-59.
、161頁の図20-105.
、163
頁の図20-110.
の特性図
・ﾃﾞ
ｰﾀｼｰﾄ
全体を通してﾋﾞ
ｯﾄ
書式、例えばCS02:
0からCS0[
2:
0]
へ
3.削除:
・"
暫定"
状況、全ﾃﾞ
ﾊﾞ
ｲｽは今や最終で製造中です。
・4頁の「お断り」
18
4
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
目次
特徴 ・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
・・・1
1.ﾋﾟ
ﾝ配置 ・・・・・・・
・・・・・・・・・・・・・・・・・・・・
・・・2
1.
1. ﾋﾟ
ﾝ説明 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・2
2.概要 ・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
・・・3
2.
1. 構成図 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・3
3.一般情報 ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・・・4
3.
1. 資料 ・・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・4
3.
2. ｺｰﾄ
ﾞ
例 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・4
3.
3. 容量性接触感知 ・・・・・・・・・・・・・・・・・・・・・・・・・4
3.
4. ﾃﾞ
ｰﾀ保持力 ・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・4
4.CPUｺｱ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・5
4.
1. 構造概要 ・・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・5
4.
2. ALU(
Ar
i
t
hme
t
i
cLog
i
cUni
t
)・・・・・・・・・・・・
・・・・5
4.
3. ｽﾃｰﾀｽﾚｼﾞ
ｽﾀ・・・・・
・・・・・・・・・・・・・・・・・・・・・・・6
4.
4. 汎用ﾚｼﾞ
ｽﾀﾌｧｲﾙ ・・・・・・・・・・・・・・・・・・・・・・・・・7
4.
5. ｽﾀｯｸﾎﾟ
ｲﾝﾀ ・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・7
4.
6. 命令実行ﾀｲﾐ
ﾝｸﾞ・・・・・・・・・・・・・・・・・・・・・・・・・・8
4.
7. ﾘｾｯﾄ
と割り込みの扱い ・・・・・・・・・・・・・・・・・・・・8
5.ﾒﾓﾘ ・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
・・10
5.
1. 実装書き換え可能なﾌﾟ
ﾛｸﾞ
ﾗﾑ用ﾌﾗｯｼｭﾒﾓﾘ ・・・10
5.
2. ﾃﾞ
ｰﾀ用SRAMﾒﾓﾘ・・・・・・・・・・・・・・・・・・・・・・・・10
5.
3. ﾃﾞ
ｰﾀ用EEPROMﾒﾓﾘ ・・・・・・・・・・・・・・・・・・・・・11
5.
4. I
/Oﾒﾓﾘ(
ﾚｼﾞ
ｽﾀ)・・・・・・・・・・・・・・・・・・・・・・・・・13
5.
5. ﾒﾓﾘ関係ﾚｼﾞ
ｽﾀ・・・・・・・・・・・・・・・・・・・・・・・・・・13
6.ｸﾛｯｸ体系 ・・・・・・・・・
・・・・・・・・・・・・・・・・・・15
6.
1. ｸﾛｯｸ副系統 ・・・・・・・・・・・・・・・・・・・・・・・・・
・・・15
6.
2. ｸﾛｯｸ元 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
・・・15
6.
3. ｼｽﾃﾑｸﾛｯｸ前置分周器 ・・・・・・・・・・・・・・・・
・・・19
6.
4. ｼｽﾃﾑｸﾛｯｸ出力ﾊﾞ
ｯﾌｧ・・・・・・・・・・・・・・・・・
・・・19
6.
5. ｸﾛｯｸ関係ﾚｼﾞ
ｽﾀ・・・・・・・・・・・・・・・・・・・・・・・・・19
7.電力管理と休止形態 ・・・・・・・・・・・・・・・・
・・21
7.
1. 休止形態種別 ・・・・・・・・・・・・・・・・・・・・・・・・・・21
7.
2. ｿﾌﾄ
ｳｪ
ｱ低電圧検出(
BOD)
禁止 ・・・・・・・・・・・・・22
7.
3. 電力削減(
電力削減ﾚｼﾞ
ｽﾀ)・・・・・・・・・・・・・・・・22
7.
4. 消費電力の最小化 ・・・・・・・・・・・・・・・・・・・・・・23
7.
5. 電力管理用ﾚｼﾞ
ｽﾀ ・・・・・・・・・・・・・・・・・・・・・・・24
8.ｼｽﾃﾑ制御とﾘｾｯ
ﾄ・・・・・・・・・・・・・・・・・・・・・25
8.
1. AVRのﾘｾｯﾄ ・・・・・・
・・・・・・・・・・・・・・・・・・・・・・25
8.
2. ﾘｾｯﾄ
要因 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・25
8.
3. 内部基準電圧 ・・・・・・・・・・・・・・・・・・・・・・・・・・・27
8.
4. ｳｫｯﾁﾄ
ﾞ
ｯｸﾞﾀｲﾏ・・・・・・・・・・・・・・・・・・・・・・・・・・27
8.
5. ﾘｾｯﾄ
関係ﾚｼﾞ
ｽﾀ・・・
・・・・・・・・・・・・・・・・・・・
・・・28
9.割り込み ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・・30
9.
1. 割り込みﾍﾞ
ｸﾀ・・・・・・・・・・・・・・・・・・・・・・・・
・・・30
9.
2. 外部割り込み ・・・・・・・・・・・・・・・・・・・・・・・・・・・31
9.
3. 外部割り込み用ﾚｼﾞ
ｽﾀ・・・・・・・・・・・・・・・・・・・・31
1
0.入出力ﾎﾟ
ｰﾄ・・・・・・・・・・・・・・・・・・・
・・・・・
・・34
10.
1. 標準ﾃﾞ
ｼﾞ
ﾀﾙ入出力としてのﾎﾟ
ｰﾄ・・・・・・・・
・・・34
10.
2. 兼用ﾎﾟ
ｰﾄ
機能 ・・・・・・・・・・・・・・・・・・・・・・・・・37
10.
3. I
/Oﾎﾟ
ｰﾄ
用ﾚｼﾞ
ｽﾀ ・
・・・・・・・・・・・・・・・・・・・・・・43
1
1.ﾀｲﾏ/ｶｳﾝﾀ0 ・・・・・・・・・・・・・・・・・・・・・・・・・44
11.
1. 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・44
11.
2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・44
11.
3. ｸﾛｯｸ元 ・・・
・
・・・・・・・・・・・・・・・・・・・・・・・・・・・45
11.
4. 計数器部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・46
11.
5. 捕獲入力部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・46
11.
6. 比較部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・47
11.
7. 動作種別 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・48
11.
8. ﾀｲﾏ/ｶｳﾝﾀのﾀｲﾐ
ﾝｸﾞ
・・・・・・・・・・・・
・・・・・・・・・49
11.
9. 16ﾋﾞ
ｯﾄ
動作でのﾚｼﾞ
ｽﾀｱｸｾｽ ・・・・
・・・・・・・・・50
11.
10.ﾀｲﾏ/ｶｳﾝﾀ0用ﾚｼﾞ
ｽﾀ ・・・・・・・・・・・・・・・・・・・・52
12.ﾀｲﾏ/ｶｳﾝﾀ1・・・・・・・・・・・・・・・・・・・・・・・・・・55
12.
1. 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・55
12.
2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・55
12.
3. ｸﾛｯｸ元 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・57
12.
4. 計数器部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・58
12.
5. 比較出力部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・59
12.
6. 沈黙時間生成器 ・・・・・・・・・・・・・・・・・・・・・・・60
12.
7. 比較一致出力部 ・・・・・・・・・・・・・・・・・・・・・・・61
12.
8. 動作種別 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・62
12.
9. ﾀｲﾏ/ｶｳﾝﾀのﾀｲﾐ
ﾝｸﾞ
・・・・・・・・・・・・
・・・・・・・・・67
12.
10.誤り保護部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・68
12.
11.10ﾋﾞ
ｯﾄﾚｼﾞ
ｽﾀのｱｸｾｽ ・・・・・・・・・・
・・・・・・・・・69
12.
12.ﾀｲﾏ/ｶｳﾝﾀ1用ﾚｼﾞ
ｽﾀ ・・・・・・・・・・・・・・・・・・・・71
13.多用途直列ｲﾝﾀｰﾌｪ
ｰｽ(
USI
) ・・・・
・・・・・・・81
13.
1. 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・81
13.
2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・81
13.
3. 機能説明 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・82
13.
4. USI
での代替使用 ・・・・・・・・・・・・・・・・・・・・・・85
13.
5. USI
用ﾚｼﾞ
ｽﾀ ・・・・・・・・・・・・・・・・・・・・・・・・・・・86
14.ｱﾅﾛｸﾞ
比較器 ・・・・・・・・・・・・・・・・・・・・・・・・89
14.
1. ｱﾅﾛｸﾞ
比較器入力選択 ・・・・・・・・・・・・・・・・・・89
14.
2. ｱﾅﾛｸﾞ
比較器用ﾚｼﾞ
ｽﾀ・・・・・・・・・・・・・・・・・・・90
15.A/D変換器 ・・・・・・・・・・・・・・・・・・・・・・・・・・92
15.
1. 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・92
15.
2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・92
15.
3. 操作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・93
15.
4. 変換の開始 ・・・・・・・・・・・・・・・・・・・・・・・・・・・93
15.
5. 前置分周と変換ﾀｲﾐ
ﾝｸﾞ・・・・・・・・・・・・・・・・・・94
15.
6. ﾁｬﾈﾙ変更と基準電圧選択 ・・・・・・・・・・・・・・・95
15.
7. 雑音低減機能 ・・・・・・・・・・・・・・・・・・・・・・・・・96
15.
8. ｱﾅﾛｸﾞ
入力回路 ・・・・・・・・・・・・・・・・・・・・・・・・96
15.
9. ｱﾅﾛｸﾞ
雑音低減技術 ・・・・・・・・・・・・・・・・・・・・96
15.
10.A/D変換の精度定義 ・・・・・・・・・・・・・・・・・・・・97
15.
11.A/D変換の結果 ・・・・・・・・・・・・・・・・・・・・・・・・97
15.
12.温度測定 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・98
15.
13.A/D変換用ﾚｼﾞ
ｽﾀ ・・・・・・・・・・・・・・・・・・・・・・98
16.ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE内蔵ﾃﾞ
ﾊﾞ
ｯｸﾞ
機能 ・・・・・・・・・・102
16.
1. 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・102
16.
2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・102
16.
3. 物理ｲﾝﾀｰﾌｪ
ｰｽ ・・・・・・・・・・・・・・・・・・・・・・・102
16.
4. ｿﾌﾄ
ｳｪ
ｱ中断点 ・・・・・・・・・・・・・・・・・・・・・・・・102
16.
5. ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
REの制限 ・・・・・・・・・・・・・・・・・・・・102
16.
6. ﾃﾞ
ﾊﾞ
ｯｸﾞ
WI
RE用ﾚｼﾞ
ｽﾀ ・・・・・・・・・・・・・・・・・・102
17.ﾌﾗｯｼｭの自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ・・・・・・・・・・・・・・103
17.
1. SPM命令によるﾍﾟ
ｰｼﾞ
消去の実行 ・・・・・・・・103
17.
2. ﾍﾟ
ｰｼﾞ
一時ﾊﾞ
ｯﾌｧ設定(
ﾍﾟ
ｰｼﾞ
設定)・・・・・・・・・103
17.
3. ﾍﾟ
ｰｼﾞ
書き込みの実行 ・・・・・・・・・・・・・・・・・・103
17.
4. 自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
でのﾌﾗｯｼｭｱﾄ
ﾞ
ﾚｽ指定 ・・・・103
17.
5. SPM書き込み時のEEPROM書き込み妨害 ・104
17.
6. ｿﾌﾄ
ｳｪ
ｱからのﾋｭｰｽﾞ
と施錠ﾋﾞ
ｯﾄ
読み出し・・・104
17.
7. ﾌﾗｯｼｭﾒﾓﾘﾃﾞ
ｰﾀ化けの防止 ・・・・・・・・・・・・105
17.
8. SPM使用時のﾌﾗｯｼｭﾒﾓﾘ書き込み時間 ・・・105
185
17.
9. 自己ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
用ﾚｼﾞ
ｽﾀ ・
・・・・・・・・・・・・・・・106
8
. ﾒﾓﾘﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ ・・・・
・・・・・・・・・・・・・・・・・107
18.
1. ﾌﾟ
ﾛｸﾞ
ﾗﾑﾒﾓﾘとﾃﾞ
ｰﾀﾒﾓﾘ用施錠ﾋﾞ
ｯﾄ・・・・・
・・107
18.
2. ﾋｭｰｽﾞﾋﾞ
ｯﾄ・・・・・・・・・・・・・・・・・・・・・・・・・・・108
18.
3. 識票ﾊﾞ
ｲﾄ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・109
18.
4. 校正値ﾊﾞ
ｲﾄ ・・・・・・・・・・・・・・・・・・・・・・・・・・109
18.
5. ﾍﾟ
ｰｼﾞ
容量 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・109
18.
6. 直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ・・
・・・・・・・・・・・・・・・・・・・・・110
18.
7. 並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ・・
・・・・・・・・・・・・・・・・・・・・・113
1
9.電気的特性 ・・・・
・・・・・・・・・・・・・・・・・・・・
・119
19.
1. 絶対最大定格 ・・・・・・・・・・・・・・・・・・・・・・・・119
19.
2. DC特性 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・119
19.
3. 速度 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・120
19.
4. ｸﾛｯｸ特性 ・
・
・・・・・・・・・・・・・・・・・・・・・・・・・・120
19.
5. ｼｽﾃﾑとﾘｾｯ
ﾄ
の特性 ・・・・・・・・・・・・・・・・・・・・121
19.
6. A/D変換器特性 ・・・・・・・・・・・・・・・・・・・・・・・122
19.
7. ｱﾅﾛｸﾞ
比較器特性 ・・・・・・・・・・・・・・・・・・・・・123
19.
8. 直列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
特性 ・・・・・・・・・・・・・・・・・・・123
19.
9. 並列ﾌﾟ
ﾛｸﾞ
ﾗﾐ
ﾝｸﾞ
特性 ・・・・・・・・・・・・・・・・・・・124
2
0.代表特性 ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・126
20.
1. 周辺機能部供給電流 ・・・・・・・・・・・・・・・・・・126
20.
2. ATt
i
ny
261A ・・・・・・・・・・・・・・・・・・・・・・・・・・126
20.
3. ATt
i
ny
461A ・・・・・・・・・・・・・・・・・・・・・・・・・・144
20.
4. ATt
i
ny
861A ・・・・・・・・・・・・・・・・・・・・・・・・・・161
2
1.I
/Oﾚｼﾞ
ｽﾀ一覧 ・・・・・・・・・・・・・・・・・・・・・・・178
2
2.命令一覧 ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・179
2
3.注文情報 ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・181
2
4.外囲器情報 ・・・・
・・・・・・・・・・・・・・・・・・・・
・182
2
5.障害情報 ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・183
2
6.更新記録 ・・・・・・
・・・・・・・・・・・・・・・・・・・・
・184
18
6
ATt
i
n
y
2
6
1
A/
4
6
1
A/
8
6
1
A
®
本社
国外営業拠点
Atmel Corporation
Atmel Asia Limited
Atmel Munich GmbH
Atmel Japan
2325Or
c
ha
r
dPa
r
kwa
y
Sa
nJ
os
e
,CA95131
USA
TEL(
+1)
(
408)441-0311
FAX(
+1)
(
408)487-2600
Uni
t01-5&16,19F
BEATowe
r
,Mi
l
l
e
nni
um Ci
t
y5
418KwunTongRoa
d
KwunTong
,Kowl
oon
HONG KONG
TEL(
+852)2245-6100
FAX(
+852)2722-1369
Bus
i
ne
s
sCa
mpus
Pa
r
ki
ng4
D-85748Ga
r
c
hi
ngb.Muni
c
h
GERMANY
TEL(
+49)89-31970-0
FAX(
+49)89-3194621
104-0032東京都品川区
大崎1-6-4
新大崎勧業ﾋﾞ
ﾙ16F
ｱﾄ
ﾒﾙｼﾞ
ｬﾊﾟ
ﾝ株式会社
TEL(
+81)(
3)
-6417-0300
FAX(
+81)(
3)
-6417-0370
ｳｪ
ﾌﾞｻｲ
ﾄ
技術支援
販売窓口
www.
a
t
me
l
.
c
om
a
vr
@a
t
me
l
.
c
om
www.
a
t
me
l
.
c
om/c
ont
a
c
t
s
製品窓口
文献請求
www.
a
t
me
l
.
c
om/l
i
t
e
r
a
t
ur
e
お断り:本資料内の情報はATMEL製品と関連して提供されています。本資料またはATMEL製品の販売と関連して承諾される何れ
の知的所有権も禁反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。ATMELのｳｪ
ﾌﾞ
ｻｲﾄ
に位置す
る販売の条件とATMELの定義での詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せ
ず、ATMELはそれらを含むその製品に関連する暗示的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識し
ます。たとえATMELがそのような損害賠償の可能性を進言されたとしても、本資料を使用できない、または使用以外で発生する(
情
報の損失、事業中断、または利益の損失に関する制限なしの損害賠償を含み)
直接、間接、必然、偶然、特別、または付随して起こ
る如何なる損害賠償に対しても決してATMELに責任がないでしょう。ATMELは本資料の内容の正確さまたは完全性に関して断言ま
たは保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。ATMELはここに含まれた情報を更新する
ことに対してどんな公約も行いません。特に別の方法で提供されなければ、ATMEL製品は車載応用に対して適当ではなく、使用さ
れるべきではありません。ATMEL製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保
証されません。
© Atmel Corporation 2011. 全権利予約済 ATMEL®、ﾛｺﾞ
とそれらの組み合わせ、AVR®とその他はATMELCor
por
a
t
i
onの登録
商標または商標またはその付属物です。他の用語と製品名は一般的に他の商標です。
© HERO 2012.
本ﾃﾞ
ｰﾀｼｰﾄ
はATMELのATt
i
ny
261A/461A/861A英語版ﾃﾞ
ｰﾀｼｰﾄ
(
Re
v
.
8197C-05/11)
の翻訳日本語版です。日本語では不自然と
なる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要
に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。
汎用入出力ﾎﾟ
ｰﾄ
の出力ﾃﾞ
ｰﾀﾚｼﾞ
ｽﾀとﾋﾟ
ﾝ入力は、対応関係からの理解の容易さから出力ﾚｼﾞ
ｽﾀと入力ﾚｼﾞ
ｽﾀで統一表現されていま
す。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()
内に英語表記や略称などを残す形で表
記しています。
青字の部分はﾘ
ﾝｸとなっています。一般的に赤字の0,
1は論理0,
1を表します。その他の赤字は重要な部分を表します。
原書に対して若干構成が異なるため、一部の節/項番号が異なります。

電車がGO!!

VCC通信13年3月号 - TOK2.com

R5U878 - リコー電子デバイス株式会社

詳しくはこちら

M37542F8FP 36PIN版 Rev.1.20 (PDF：243KB)

CG90AP・APR CG100AP

CG90AP・APR CG100AP

LED＆駆動回路1 - Biglobe

TC7MBD3245FK

エレクトロニクスII第8回 2003.11.28