SF-7144F ブロック図

CN4
CN1
A19∼A0
20
C P U バ スコ ン ト ロ ー ル 系 信 号
CPU
I /O 系 信 号
D15∼D8
PORT
8
D7∼D0
8
CS0∼2
RD
WRH
WRL
TXD1/RXD1
SRAM
512K x 8bit
SH7144F(49.152MHz)
14
SRAM
512K x 8bit
ACEX1K30TC144-2
11
64pin
64pin
30,000gate
102userI/O
SP3222
UserI/O
PB8/IRQ6/A20/nWAIT
UserI/O
CS3
UserI/O
PORT
nCONFIG
PORT
nSTATUS
PORT
CONF_DONE
PORT
INIT_DONE
D-SUB 9pin
P
4
1
I
D
U
H
7
CK
RESET
UserI/Os
GCLK
Input
GCLK2
RESET
MD0∼3
FWP
DBGMD
VCC
6
P
0
1
G
A
T
J
SW
CN3
JTAG
コンフィギュレーションモード切替
core
50pin
12.288MHz
LT1806
3.3V
R
E
W
O
P
2pin
外部 3.3V
42
6
I/O
5V
67
FPGA
I /O
PB9/IRQ7/A21/ADTRG
3.3V
uPC2925
2.5V