ｽﾗｲﾄﾞﾀｲﾄﾙなし

Ｖｅｒｉｌｏｇ設計演習
Ⅰ
入門編
広島県立西部工業技術センター
1
１．作業ディレクトリの作成
まず、エクスプローラを起動し、
ルートディレクトリの下にｓｅｍｉｎａｒというディレクトリを、
その下にＶｅｒｉｌｏｇというディレクトリを作成して下さい。
（DOS/Vの場合）
Ｃ：￥ｓｅｍｉｎａｒ￥Ｖｅｒｉｌｏｇ
（９８の場合）
Ａ：￥ｓｅｍｉｎａｒ￥Ｖｅｒｉｌｏｇ
以下、Ｖｅｒｉｌｏｇ演習で作成するファイルはＶｅｒｉｌｏｇの下に作ります。
それ以外の、ディレクトリには何も作らないで下さい。
2
２．Ｖｅｒｉｌｏｇの基本ブロック
例題１ａｏｉゲート aoi.v
module aoi(a,b,c,d,f);
input a,b,c,d;
output f;
assign f=~((a & b)|(c & d));
endmodule
Ａ
Ｂ
Ｃ
Ｄ
Ｆ
3
（1）verilogの基本ブロックはモジュール。
（2）モジュールはキーワードmoduleではじまり，endmoduleで終わる。
（3）キーワードmoduleの次にモジュール名と（ポートリスト）;がつづく。
（4）ポートリストに書いた信号名の入出力宣言を次に行う。
入力 = input
出力 = output
双方向 = inout
（5）入出力宣言とendmoduleの間にモジュールの本体機能を書く。
endmoduleにはセミコロン;はいらない。
（6）簡単な本体機能は，信号代入文assignを使って記述する。
assign 左辺 = 右辺
（7）Verilogのビット演算子は，Ｃ言語と同じ。
&
AND 小林テキストP64 表3.2
|
OR
~
NOT
^
EX-OR
（8）わかりやすい様に( )を使ってよい。
4
クイックロジック社ＱｕｉｃｋＷｏｒｋｓ
配置配線ツールＳｐＤＥ
兼統合化環境
論理合成
Ｓｙｎｐｌｉｆｙ
回路図入力
ＳＹＮＡＲＩＯ
Ｖｅｒｉｌｏｇシミュレータ
ＳＩＬＯＳⅢ
Ｖｅｒｉｌｏｇ学習
ＨＤＬエディタ
ターボライタ
ＶＨＤＬ学習
5
３．ＳｐＤＥの起動
スタート－プログラム－ＱｕｉｃｋＬｏｇｉｃーＳｐＤＥで
ＳｐＤＥを起動します。
6
４．ＨＤＬエディタの起動
ＳｐＤＥのツールバーから、ＨＤＬエディタのアイコン
押して、ＨＤＬエディタを起動し、クリエイトアイコン
を
を押す。
7
５．Verilogコードの入力、保存
例題１のＶｅｒｉｌｏｇコードを入力し、ＦｉｌｅーＳａｖｅＡｓメニューから
￥ｓｅｍｉｎａｒ￥ｖｅｒｉｌｏｇの下に、ファイル名ａｏｉ．ｖで保存する。
拡張子が定まると、ｍｏｄｕｌｅ、ｉｎｐｕｔなどのＶｅｒｉｌｏｇキーワード
が紺色でハイライトされます。紺色は見にくいのでＨＤＬエディタの
ＷｉｎｄｏｗーＣｏｌｏｒｓーＫｅｙｗｏｒｄ
で、青色に変更して下さい。
Ｆｉｌｅ－ＥｘｉｔでＨＤＬエディタを終了し、ＳｐＤＥに戻ります。
６．論理合成Ｓｙｎｐｌｉｆｙの起動
ＳｐｄｅのＦｉｌｅ－Ｉｍｐｏｒｔ－Ｖｅｒｉｌｏｇメニューから
￥ｓｅｍｉｎａｒ￥ｖｅｒｉｌｏｇ￥ａｏｉ．ｖを指定し、論理合成ツールを
起動します。
8
７．ターゲットデバイスの指定と論理合成
ＲＵＮボタンのすぐ上のＣｈａｎｇｅボタンを押して、
Ｐａｒｔをｐ８ｘ１２ｂ、Ｐａｃｋａｇｅをｐｌ４４に変更し、ＯＫを押します。
次に、ＲＵＮボタンを押して、論理合成をかけます。
9
８．エラーの修正
ソースファイルにエラーがあると、下の画面で停止します。
ＶｉｅｗＬｏｇボタンでエラー内容を確認した後、Ｅｄｉｔボタンを
押して、ＨＤＬエディタを再度起動し、エラー箇所を修正します。
10
９．論理合成プロジェクトの保存
エラーがなければＤｏｎｅが表示されて、下の画面で停止します。
「はい」を選んで論理合成プロジェクトを保存し、ＳｐＤＥに戻ります。
11
１０．配置配線の実行
ＳｐＤＥのツールバーからＲｕｎＴｏｏｌｓアイコン
を押して、
配置配線を実行します。途中、ＲＵＮと「いいえ」を選択します。
12
１１．配置配線結果の確認
ＳｐＤＥツールバーからＦｕｌｌＦｉｔアイコン
チップ全体を表示させます。
を選択し、
13
次に、Ｖｉｅｗ－ＮｏｒｍａｌＦｉｔメニューを選択し、Ｚカーソルを
回路のある部分でクリックして、回路部分を拡大表示します。
さらに拡大したければＺｏｏｍＩｎアイコン
を使います。
14
回路部分のみを拡大すると、下図のようになります。
台形印のセレクタはｒ＝ｓ・ｐ＋ｓ・ｑを表しますので、全体として
ａ・ｂ＝１またはｃ・ｄ＝１の時ｆ＝０
それ以外の時
ｆ＝１
となり、最初のＶｅｒｉｌｏｇコードを満す回路が生成されていること
が分かります。
ｓ
ｆ
ｐ
ｂ
ｒ
ａ
ｑ
入力ｓ
０
１
ｄ
ｃ
出力ｒ
ｐ
ｑ
※論理合成結果を確認したら、
Ｆｉｌｅ－Ｓａｖｅメニューで結果を
15
保存します。
１２．基本ブロック（続き）
ＨＤＬエディタを起動し、ａｏｉ．ｖを次のように修正します。
module aoi(a,b,c,d,f);
input a,b,c,d;
output f;
//
assign f=~((a & b)|(c & d));
wire ab,cd,o;
assign ab=a & b;
assign cd=c & d;
assign o =ab | cd;
assign f = ~o;
Ａ
Ｂ
Ｃ
Ｄ
ＡＢ
Ｏ
Ｆ
ＣＤ
endmodule
16
（１）やや複雑な機能を記述する時は，wireで宣言した
ローカル信号を使うこともできる。
ab,cd,o
（２）１ビット幅のwireは宣言なしでも使える。暗黙宣言。
後出の複数ビット幅のwireは宣言が必要。
（３）//は１行のみのコメント行。
/*･････*/は複数行にわたるコメント行である。
修正が終わったらソースコードを保存し、論理合成をかけて
配置配線を実行して下さい。結果は同じになります。
17
問題１
インバータＬＳ０４．ｖを設計し、結果を確認しなさい。
問題２
ＮＡＮＤゲートＬＳ００．ｖを設計し、結果を確認しなさい。
問題３
ＮＯＲゲートＬＳ０２．ｖを設計し、結果を確認しなさい。
18
１３．階層設計
例題２マルチプレクサ mux2.v
`include "aoi.v"
module inv(a,f);
ＳＥＬ
input a;
Ａ
output f;
ｇ１
assign f=~a;
SELB
endmodule
Ｂ
ｇ２
ＡＯＩ
FB
ｇ３
Ｆ
module mux2(sel,a,b,f);
input sel,a,b;
output f;
inv g1 (sel,selb);
aoi g2 (sel,a,selb,b,fb);
inv g3 (.a(fb),.f(f));
endmodule
19
(1)もっと複雑な回路記述には階層設計を使う。
(2) 階層設計は，複数のモジュール宣言と
モジュールインスタンスで行う。
(3) 複数モジュールの宣言は，
invの様に，同一ファイル内に書いても良いし，
aoiの様に，別ファイルに書いて，`includeしても良い。
(4) モジュールインスタンスは，サブルーチンコールの様なもので，
モジュール名
インスタンス名(ポートリスト);
の形式で行う。上の例では，g1，g2，g3がインスタンス名。
20
(5) モジュールインスタンスのポートリストは上位モジュールと
下位モジュールを接続するもので，
g1，g2の様に，並びによる接続が一般的。
g3の様に，名前による接続も使える。
(6) 出力信号を接続しない時はカンマを余分に書く。
(7) 上の例ではselbとfbは，暗黙宣言されたwireである。
※ `はバック・シングル・クォートで
DOSVでは shift + @
98 では
shift + ^
shift + 7 ではないことに注意。
21
例題２を入力し、論理合成、配置配線を実行します。
結果は、論理圧縮の効果で例題１より簡単になり、
下図のようになります。
ｓｅｌ＝１ならｆ＝ａ
ｓｅｌ＝０ならｆ＝ｂ
となっています。
ｂ
ａ
ｓｅｌ
ｆ
22
１４．条件付きａｓｓｉｇｎ文
例題３セレクタｍｕｘ２１．ｖ
module mux21(sel,a,b,f);
input sel,a,b;
output f;
assign f=sel ? a:b;
endmodule
ｓｅｌ
ａ
ｂ
ｍｕｘ２１
ｆ
（１）例題２(mux2.v)では階層設計を説明するため，複雑な書き方を
したが，セレクタ自体はもっと簡単に記述できる。
（2）assign文にはＣ言語の３項演算子（条件演算子ともいう）に似た
条件付きassign文があり，
assign 左辺＝(条件式１) ? (右辺１) : (右辺２);
が使える。
（３）上の例では，sel=1ならf=a，sel=0ならf=bになる。
23
１５．ａｌｗａｙｓ文とｉｆ文
例題３セレクタｍｕｘ２１．ｖ
module mux21(sel,a,b,f);
input sel,a,b;
output f;
reg f;
ｓｅｌ
ａ
ｂ
ｍｕｘ２１
ｆ
always@(sel or a or b) begin
if(sel==1'b1)
f=a;
else
f=b;
end
endmodule
（１）３項演算子よりも，わかりやすいif文もあるが，
module-endmodule間に，ダイレクトには記述できない。
上の例のように，alwaysブロックの中で記述する。
24
（２）always文は
always@(信号名) begin
:
:
end
←セミコロンがないのに注意
の形で記述し，( )内の信号名の値が変化したときのみ評価される。
つまり，( )内にはalwaysブロックとしての入力信号を記述する。
正しくはセンシティビティ・リストという。
複数の入力信号が有る時は，カンマではなく
orで区切って記述する。
（３）alwaysブロックで組合せ回路を生成する場合，入力信号を
全てセンシティビティ・リストに記述しなければならない。
（順序回路の場合はそうとは限らない）
25
（４）alwaysブロック内では，if文,case文が使え，
if(条件式) 式１; else 式２;
と書く。多重if文も使える。
if(条件式１) 式１;
else if(条件式２) 式２;
else 式３；
（５）条件式に使う関係演算子はＣ言語と同じで
== 等しい
> 大
>= 以上
!= 等しくない
< 小
<= 以下
が使え，かつ，それらの論理演算
&& 論理積
|| 論理和
! 論理否定
も使える。
（６）１ビット幅の定数は
1，0，1'b1，1'b0
と書く。 ' はＳＨＩＦＴ＋７です。
26
（７）最も重要なのは，alwaysブロック内での
・信号代入には，assign文は使わないこと。
・代入文の左辺にくる信号は，レジスタ宣言
しなければならないこと。
である。上の例では f がこれにあたる。
（８）上の例からわかる様に，生成される回路が組合せ回路で
あってもレジスタ宣言が必要である。逆に言うと，レジスタ宣言
してもフリップフロップが必ず生成されるわけではない。
（９）if文で全ての条件が列挙されていれば，つまり，
ifの数だけelseがあれば，組合せ回路が，
そうでなければ，順序回路が生成される。
例題３を入力し、論理合成、配置配線を実行します。
結果は例題２と同じになります。
27
Ｖｅｒｉｌｏｇ設計演習
Ⅱ シミュレーション編
広島県立西部工業技術センター
28
１．テスト・フィクスチャの準備
例題３の設計ｍｕｘ２１．ｖを、Ｖｅｒｉｌｏｇシミュレータを用いて
検証します。
設計検証用テストパターンを発生させるＶｅｒｉｌｏｇコードのことを
テスト・フィクスチャと呼びます。拡張子は通常．ｔｆを使います。
ＨＤＬエディタでｍｕｘ２１．ｖを開いた状態で、
ＨＤＬーＧｅｎｅｒａｔｅＴｅｓｔＢｅｎｃｈ
を実行すると、テストフィクスチャの雛形ｍｕｘ２１．ｔｆが生成されます。
（遅いマシンでは数分かかることも有ります。）
（１） `timescale 1ns/1ns
（２） module t;
（３） reg sel,a,b;
（４） wire f;
（５）
mux21 m (.sel(sel),.a(a),.b(b),.f(f));
（６）
// Enter fixture code here
29
（７） endmodule // t
（１）ｔｉｍｅｓｃａｌｅ文はシミュレーションの時間単位を定めるもので、
／の前がこのモジュール内での時間記述＃の時間単位、
／の後ろがシミュレーション時に使用される時間精度
になります。この例ではいずれも１ｎｓになります。
（２）テストフィクスチャのモジュールには、ポートリストが有りません。
モジュール名は何でもかまいませんが、ここではｔです。
（３）元の設計データの入力信号は、このモジュール内では値を代入
するので、レジスタ宣言します。
（４）出力信号は観測するだけなので、ワイヤ宣言します。
（５）元の設計データをモジュールインスタンスとして、呼び出します。
信号の接続には、名前による接続が行われていますが、
並びによる接続でも構いません。
（６）この位置に、実際のテストパターン用コードを追加します。
30
`timescale 1ns/1ns
module t;
reg sel,a,b;
wire f;
mux21 m (.sel(sel),.a(a),.b(b),.f(f));
// Enter fixture code here
initial begin
この例で分かるように、テスト
sel=0; a=0; b=0;
フィクスチャでの信号値の代入
#100 sel=0; a=0; b=1;
には、ｉｎｉｔｉａｌ文を使用します。
#100 sel=0; a=1; b=0;
意味としては、
#100 sel=0; a=1; b=1;
ｓｅｌ，ａ，ｂの初期値として
#100 sel=1; a=0; b=0;
全て０を代入した後、１００ｎｓ
#100 sel=1; a=0; b=1;
毎に異なる値を代入しています。
#100 sel=1; a=1; b=0;
#100 sel=1; a=1; b=1;
end
endmodule // t
31
それでは、６行目の位置に
右の四角の部分を追加して
テスト・フィクスチャを完成さ
せてから、ｍｕｘ２１．ｔｆとして
保存して下さい。
２．機能シミュレーション（Ｐｒｅ－Ｌａｙｏｕｔ）
（１）ＳｐＤＥのツールバーから、シミュレータのアイコン
押して、ＳＩＬＯＳ３を起動します。
シミュレーションタイプでＰｒｅ－Ｌａｙｏｕｔを選択します。
テストフィクスチャがｍｕｘ２１．ｔｆ、
トップレベルモジュールがｍｕｘ２１．ｖになっていることを
確認後、ＯＫを押して下さい。
を
32
（２）ｍｕｘ２１．ｖは論理合成のチェックを通っているので、
エラーがあるとすればｍｕｘ２１．ｔｆの方です。
エラーがあるとｏｕｔｐｕｔウインドウにエラーメッセージが表示され、
下の画面で停止するので、キャンセルを押します。
ｏｕｔｐｕｔウインドウにエラーがなければ、（４）に進みます。
33
（３）エラーメッセージを確認後、ＳＩＬＯＳ３のＦｉｌｅーＯｐｅｎメニュー
からｍｕｘ２１．ｔｆを選択し、エラー箇所を修正します。
修正が終わったら、ＳＩＬＯＳ３のＦｉｌｅ－Ｓａｖｅで保存し、
ｍｕｘ２１．ｔｆウインドウのアイコン化ボタン
Ｌｏａｄ／Ｒｅｌｏａｄアイコン
反映させます。
でアイコン化します。
を押して、修正結果をＳＩＬＯＳ３に
ｏｕｔｐｕｔウインドウにエラーが無ければ、ＧＯアイコン
押して（４）に進みます。
を
ｏｕｔｐｕｔウインドウにエラーが有れば、エラーメッセージを確認後
アイコン化していたｍｕｘ２１．ｔｆを通常の大きさに戻し、
修正を繰り返します。
34
（４）テストフィクスチャにエラーが無ければ、下の画面で停止します
ので、シミュレーション時間１０００ｎｓを入力し、ＯＫを押します。
35
（５）エラーが無ければ、ｏｕｔｐｕｔウインドウに
32 State changes on observable nets.
Simulation stopped at the end of time 1.000us.が表示されるので
データアナライザのアイコン
を押して、波形表示ウインドウ
を開きます。
36
次に、モジュールエクスプローラのアイコン
を押して、
ｔ：ｔのａ，ｂ，ｆ，ｓｅｌを選択後、マウス右クリックから
ＡｄｄＳｉｇｎａｌｔｏＡｎａｌｙｚｅｒを選ぶと、波形が表示されます。
37
データアナライザ・ウインドウをアクティブにしてから、
Ｖｉｅｗ－ＺｏｏｍＡｌｌを選ぶと、波形全体が表示されます。
ｓｅｌ＝０の時ｆ＝ｂ、
ｓｅｌ＝１の時ｆ＝ａを確認します。
38
（１）データアナライザ・ウインドウの時間軸上で、マウス右クリックし、
ｔｉｍｅｓｃａｌｅを選んで、切りの良い値を入れれば、時間軸を見やすい
値に変更できます。
（２）波形上でマウスを左クリックすると、青色の第１カーソル、
右クリックすると、赤色の第２カーソルを置くことができます。
各カーソルの時間および時間差がＴ１，Ｔ２，Ｔｄｅｌｔａで表示されます。
（３）信号名を選択後、カーソルスキャン・アイコン
押すと、カーソルが選択信号の変化点に移動します。
この機能を使って、入力信号ａ，ｂ，ｓｅｌと出力信号ｆの時間差を
測定してみると、Ｔｄｅｌｔａ＝０になります。
を
これは、現在表示している結果が、遅延時間情報の入っていない
機能シミュレーション（ＰｒｅＬａｙｏｕｔ）であるためです。
結果を確認したら、ＳＩＬＯ３のＦｉｌｅ－Ｅｘｉｔを選び、途中、「はい」を
39
選んで終了します。
３．遅延シミュレーション（Ｐｏｓｔ－Ｌａｙｏｕｔ）
再びＳｐＤＥのツールバーから、シミュレータのアイコン
を
押して、ＳＩＬＯＳ３を起動します。
今度はシミュレーションタイプでＰｏｓｔ－Ｌａｙｏｕｔを選択します。
テストフィクスチャがｍｕｘ２１．ｔｆ、ＳＤＦがｍｕｘ２１．ｓｄｆ、
トップレベルモジュールがｍｕｘ２１．ｖｑになっていることを
確認後、ＯＫを押して下さい。
40
１０００ｎｓを確認後、ＯＫを押します。
41
ｏｕｔｐｕｔウインドウに92 State changes on observable nets.
Ｓimulation stopped at the end of time 1000.000ns.が表示され、
モジュールエクスプローラ、データアナライザウインドウも表示
されるので、ズームオール
で波形全体を表示させます。
42
（１）波形上でマウスを左クリックすると、青色の第１カーソル、
右クリックすると、赤色の第２カーソルを置くことができます。
各カーソルの時間および時間差がＴ１，Ｔ２，Ｔｄｅｌｔａで表示されます。
（２）信号名を選択後、カーソルスキャン・アイコン
押すと、カーソルが選択信号の変化点に移動します。
この機能を使って、入力信号ａ，ｂ，ｓｅｌと出力信号ｆの時間差を
測定してみると、今度はＴｄｅｌｔａ＝９ｎｓ程度が表示されます。
を
これは、現在表示している結果が、遅延時間情報（ｍｕｘ２１．ｓｄｆ）
を考慮した遅延シミュレーション（ＰｏｓｔＬａｙｏｕｔ）であるためです。
また、Ｖｅｒｉｌｏｇコードも元のｍｕｘ２１．ｖではなく、配置配線ツール
の出力したｍｕｘ２１．ｖｑが使用されています。
ＳＤＦはスタンダード・ディレイ・フォーマットといい、遅延時間情報の
標準フォーマットです。
結果を確認したら、ＳＩＬＯ３のＦｉｌｅ－Ｅｘｉｔを選び、終了します。
43
興味があれば、＊．ｓｄｆ、＊．ｖｑをエディタで開いて見て下さい。
遅延シミュレーションの結果
44
問題４インバータＬＳ０４．ｖのテストパターンを設計し、
機能シミュレーションと遅延シミュレーションを
実行しなさい。
問題５ＮＡＮＤゲートＬＳ００．ｖのテストパターンを設計し、
機能シミュレーションと遅延シミュレーションを
実行しなさい。
問題６ＮＯＲゲートＬＳ０２．ｖのテストパターンを設計し、
機能シミュレーションと遅延シミュレーションを
実行しなさい。
45
４．ピン配置の指定
ピン配置は配置配線ツールが遅延時間や配線効率を考慮して
最適に近いものに自動配置するので、これを使うのが無難です。
しかし、設計の最終段階に近く、プリント基板の変更ができない
場合などは、次の方法でピン配置を直接指定することも可能です。
ＳｐＤＥのＴｏｏｌｓ－Ｏｐｔｉｏｎｓメニューから、ＢａｃｋＡｎｎｏｔａｔｉｏｎタブ
を選択し、ＦｉｘＰｌａｃｅｍｅｎｔのＩＯｃｅｌｌｓをチェックｏｎにします。
46
ＯＫを選択後、ＲｕｎＴｏｏｌｓアイコン
を押して、配置配線を
実行すると、ピン配置情報ｍｕｘ２１．ｓｃｐが生成されます。
現在、ピン１６，１７，１８，１９が割り当てられていることを確認
します。（マシンによっては異なることも有ります。）
エディタでql_placement以下のピン番号を変更し、保存します。
#mux21.scp
#Synplicity Synthesis pin location command file
#Automatically generated by SpDE version SpDE 7.0
#Date: 8/10/98 at 10:02
#
#---Fixed I/O cells--portprop f
portprop a
portprop sel
portprop b
ql_placement="IO2";
ql_placement="IO3";
ql_placement="IO4";
ql_placement="IO5";
47
論理合成Ｓｙｎｐｌｉｆｙを立ち上げて、Ａｄｄボタンを押します。
ファイルの種類をＰｒｏｐｅｒｔｙＦｉｌｅｓ（＊．ｓｃ＊）にして、
ｍｕｘ２１．ｓｃｐを選択し、「開く」を押します。
48
ＳｏｕｒｃｅＦｉｌｅｓにｍｕｘ２１．ｓｃｐが追加されたことを確認後、
ＲＵＮを押して論理合成をかけます。
途中「はい」とＯＫを選択すると、ｍｕｘ２１．ｓｃｐで指定した
ピン配置での配置配線が実行されます。
49
Ｖｅｒｉｌｏｇ設計演習
Ⅲ
基礎編
広島県立西部工業技術センター
50
１．ビット幅のある信号の表現
例題１コンパレータｃｏｍｐ．ｖ
module comp(a,b,eq,ge,le);
４
parameter n=４;
ａ
input [n-1:0] a,b;
４
output eq,ge,le;
ｂ
reg eq,ge,le;
always@(a or b) begin
if(a==b) eq=1; else eq=0;
if(a>=b) ge=1; else ge=0;
if(a<=b) le=1; else le=0;
end
endmodule
ｃｏｍｐ
ｇｅ
ｅｑ
ｌｅ
51
（1）今までは１ビット幅の信号だけ扱ってきたが，
ビット幅のある信号も扱える。input，output宣言時に
[MSB:LSB] 信号名,信号名;
とすれば良い。
同じビット幅，ビットオーダーの信号は１行で宣言できる。
[15:0]
[1:16]
[8:1]
[0:7]
のいずれも使える。MSB,LSBの値の大小にかかわらず，
左端がMSB，右端がLSBである。
（2）ビット幅を変更しやすくするためにparameterを使うことができる。
52
例題１の続き
module comp(a,b,eq,ge,le);
parameter n=4;
input [n-1:0] a,b;
output eq,ge,le;
assign eq=(a==b);
assign ge=(a>=b);
assign le=(a<=b);
ａ
ｂ
４
ｃｏｍｐ
ｇｅ
ｅｑ
ｌｅ
４
endmodule
（3）上の例の様に，コンパレータ等はif文よりもassign文の方が
コンパクトに記述できる。
53
例題１のテストフィクスチャｃｏｍｐ．ｔｆ
`timescale 1ns/1ns
module t;
parameter n=4;
（１）ｉｎｉｔｉａｌ文の中では
reg [n-1:0] a,b;
wire eq,ge,le;
ｉｎｔｅｇｅｒ宣言したｉ、ｊを用いた
integer i,j;
ｆｏｒループが使えます。
comp m (.a(a),.b(b),.eq(eq),.ge(ge),.le(le));
// Enter fixture code here
ｉ＋＋ではないことに注意。
initial begin
for(i=0;i<16;i=i+1) begin
a=i;
for(j=0;j<16;j=j+1) begin b=j; #100; end
end
end
endmodule // t
54
２．ｃａｓｅ文とビット幅のある定数
例題２デコーダｄｅｃｏｄｅｒ．ｖ
module decoder(enb,adr,y);
input enb;
input [2:0] adr;
output [7:0] y;
reg [7:0] y;
always @(enb or adr) begin
if(!enb)
case(adr)
3'b000: y=8'b11111110;
3'b001: y=8'b11111101;
3'b010: y=8'b11111011;
3'b011: y=8'b11110111;
3'b100: y=8'b11101111;
3'b101: y=8'b11011111;
3'b110: y=8'b10111111;
3'b111: y=8'b01111111;
endcase
else y=8'b11111111;
end
endmodule
ｄｅｃｏｄｅ
ｅｎｂ
ａｄｒ
８
３
ｙ
55
（１）デコーダは，if文を並べて書くこともできるが，
case文を使った方がわかりやすい。
case(信号名)
ケース１:式１;
ケース２:式２;
:
:
default:式ｎ;
endcase
と記述する。endcaseにはセミコロンはつけない。
（２）ビット幅のある定数は，
（２進数）3'b001，8'b1111_1101，8'bZZZZ_ZZZZ
（１６進数）3'h1，8'hfc，8'hZZと書く。
'の前はビット幅である。
（３）if文の条件(!enb)は，本来(~enb)と書くべきであるが，
(!enb)も許される。
56
（４）else y=8'b11111111; が無いとラッチが生成されるので注意。
例題２のテストフィクスチャｄｅｃｏｄｅｒ．ｔｆ
`timescale 1ns/1ns
module t;
reg enb;
reg [2:0] adr;
wire [7:0] y;
integer i;
decoder m (.enb(enb),.adr(adr),.y(y));
// Enter fixture code here
initial begin
enb=0;
for(i=0;i<8;i=i+1) begin
adr=i; #100;
end
enb=1;
for(i=0;i<8;i=i+1) begin
adr=i; #100;
end
end
endmodule // t
57
３．算術演算子と連接演算子
例題３アダー adder.v
module adder(cin,a,b,cout,s);
parameter n=４;
input cin;
input [n-1:0]a,b;
output [n-1:0]s;
output cout;
//
assign {cout,s}=a+b+cin;
reg
[n-1:0]s;
reg
cout;
always@(a or b or cin) begin
{cout,s}=a+b+cin;
end
endmodule
ａ
ｂ
ｃｉｎ
４ａｄｄｅｒ
４
４
ｓ
ｃｏｕｔ
（１）加算器，減算器，乗算器を生成するのに算術演算子＋、－、＊が使える。
（２）加算結果には，キャリ出力がつきものであるが，連接演算子{ , }を使って
{cout,s}=a+b+cin;
58
とわかりやすく記述できる。
例題３のテストフィクスチャａｄｄｅｒ．ｔｆ
`timescale 1ns/1ns
module t;
parameter n=4;
reg cin;
reg [n-1:0]a,b;
wire [n-1:0]s;
wire cout;
integer i;
adder m (.cin(cin),.a(a),.b(b),.cout(cout),.s(s));
// Enter fixture code here
initial begin
cin=0;
for(i=0;i<256;i=i+1) begin
{a,b}=i; #100;
end
cin=1;
for(i=0;i<256;i=i+1) begin
{a,b}=i; #100;
end
end
endmodule // t
このテストフィクスチャでは連接演算子を使って、二重ループを一重ループで済ませています。
59
４．フリップフロップの記述
例題４フリップフロップｄｆｆ．ｖ
module dff(d,clk,sclr,aclr,enb,q,qsc,qac,qen);
input d,clk,sclr,aclr,enb;
output q,qsc,qac,qen;
reg q,qsc,qac,qen;
// simple ff //
always@(posedge clk)
q <= d;
// sync clear ff //
always@(posedge clk)
if(~sclr) qsc <= 0;
else qsc <= d;
// async clear ff //
always@(posedge clk or negedge aclr)
if(~aclr) qac <= 0;
else qac <= d;
// enb ff //
always@(posedge clk)
if(enb) qen <= d;
endmodule
ｄ
ｃｌｋ
通常
ＦＦ
ｑ
ｄ
ｃｌｋ
ｓｃｌｒ
同期
クリア
ＦＦ
ｑｓｃ
ｄ
ｃｌｋ
非同期
クリア
ＦＦ
ｑａｃ
ａｃｌｒ
ｄｲﾈｰﾌﾞﾙ
ｃｌｋ機能付
ＦＦ
ｅｎｂ
ｑｅｎ
60
（１）フリップフロップの生成には
always@(posedge clk)
を使う。clk信号の立ち上がりエッジでalways文が実行される。
立ち下がり動作のＦＦにはnegedgeを使います。
（２）同期クリア信号は，always@(信号名）の
センシティビティ・リストに記述しない。
（３）非同期クリア信号は，センシティビティ・リストに記述する。
ａｃｌｒが正論理なら、posedgeを使います。
（４）イネーブル信号は同期クリア信号と同じ。
（５）この例で用いている<=はノンブロッキング代入文と呼ばれ，
順序回路では，これを使った方がよい。
=はブロッキング代入文と呼ばれ組合せ回路用。
但し，上の例では全て=にしても同じ回路が生成される。 61
例題４のテストフィクスチャｄｆｆ．ｔｆ
module t;
reg d,clk,sclr,aclr,enb;
wire q,qsc,qac,qen;
dff m (.d(d),.clk(clk),
.sclr(sclr),.aclr(aclr),.enb(enb),
.q(q),.qsc(qsc),.qac(qac),.qen(qen));
// Enter fixture code here
initial begin
clk=0;
forever begin
#50; clk=~clk;
end
end
initial begin
aclr=1; sclr=1; enb=1; d=1;
#125 d=0;
#200 d=1;
#300 aclr=0;sclr=0;enb=0;
#200 d=0;
#300 aclr=1;sclr=1;enb=1;
#200 d=1;
end
endmodule // t
※クロック生成の無限ループにはforever
を使うことができる。
62
５．ブロッキング代入文とノンブロッキング代入文
例題５エッジ検出ｅｄｇ．ｖ
module edg(clk,d,reset,rise,fall);
ｑ１
ｄ
ｆａｌｌ
ｑ２
input clk,d,reset;
output rise,fall;
ｃｌｋ
reg q1,q2;
always@(posedge clk) begin
if(!reset) begin q1=0; end
else begin q1=d; end
end
ｒｉｓｅ
always@(posedge clk) begin
if(!reset) begin q2=0; end
else begin q2=q1; end
end
assign rise= q1 & !q2;
assign fall=!q1 & q2;
endmodule
63
（１）スイッチが押された時，１回だけある動作をさせたい時など，
入力信号の立ち上がり，立ち下がりを検出する手段として，
図のようなエッジ検出回路が使用される。
（2）このrise,fall検出回路を１つのalways文で実現しようとすれば，
＜＝ノンブロッキング
＝ブロッキング
の違いがわかる。上記の四角の部分は下記に置き換えられるが、
＜＝の代わりに、＝を使うと，q1とq2が同じになり，rise，fallも消える。
always@(posedge clk) begin
if(!reset) begin
q1<=0; q2<=0; end
else begin q1<=d; q2<=q1; end
end
（３）ノンブロッキング＜＝は、各右辺の処理が終了してから代入処理
が行われる。記述の順番に動作が影響されないので順序回路向き。
（４）ブロッキング＝は、一つの代入処理が終了するまで次の処理が
行われない。記述の順番に動作が影響される。組合せ回路向き。
64
例題５のテストフィクスチャ edg.tf
`timescale 1ns/1ns
module t;
reg clk,d,reset;
wire rise,fall;
edg m (.clk(clk),.d(d),.reset(reset),
.rise(rise),.fall(fall));
// Enter fixture code here
initial begin clk=0;
forever begin
#50 clk=~clk;
end
end
initial begin
reset=0; d=0;
#75 reset=1;
#200 d=1;
#300 d=0;
#400 d=1;
#400 d=0;
end
endmodule // t
65
６．同期クリア付きカウンタ
例題６ｃｏｕｎｔｓｃ．ｖ
module countsc(clk,clr,count);
input clk,clr;
output [3:0]count; reg [3:0]count;
always@(posedge clk) begin
if(!clr) count <= 0;
else count <=count+1;
end
endmodule
ｃｏｕｎｔｓｃ
ｃｌｋ
ｃｌｒ
４
ｃｏｕｎｔ
（1）同期クリア付カウンタは，同期クリアＦＦのクリア信号の書き方と，
算術演算子＋の応用であり，上の例の様にかける。
順序回路なので代入には、ノンブロッキングを使った方が良い。
（小テスト）これを１０進カウンタにするには、どうすればよいか。
66
例題６のテストフィクスチャｃｏｕｎｔｓｃ．ｔｆ
`timescale 1ns/1ns
module t;
reg clk,clr;
wire [3:0]count;
countsc m (.clk(clk),.clr(clr),.count(count));
// Enter fixture code here
initial begin
clk=0;
forever begin
#50; clk=~clk;
end
end
initial begin
clr=1;
#125; clr=0;
#200; clr=1;
end
endmodule // t
67
７．非同期クリア付きカウンタ
例題７ｃｏｕｎｔａｃ．ｖ
module countac(clk,clr,count);
input clk,clr;
output [3:0]count; reg [3:0]count;
ｃｏｕｎｔａｃ
ｃｌｋ
ｃｌｒ
４
ｃｏｕｎｔ
always@(posedge clk or negedge clr) begin
if(!clr) count <= 0;
else count <=count+1;
end
endmodule
（1）非同期クリア付カウンタは，非同期クリアＦＦのクリア信号の
書き方と，算術演算子＋の応用であり，上の例の様にかける。
順序回路なので代入には、ノンブロッキングを使った方が良い。
（小テスト）これにキャリー入出力を付けるには、どうすればよいか。
68
例題７のテストフィクスチャｃｏｕｎｔａｃ．ｔｆ
`timescale 1ns/1ns
module t;
reg clk,clr;
wire [3:0]count;
countac m (.clk(clk),.clr(clr),.count(count));
// Enter fixture code here
initial begin
clk=0;
forever begin
#50; clk=~clk;
end
end
initial begin
clr=1;
#125; clr=0;
#200; clr=1;
end
endmodule // t
69
８．ステートマシンの記述
例題８ｓｔａｔｅ．ｖ
module state(clk,a,res,ss);
input clk,a,res;
output [1:0]ss;
reg [1:0]ss;
parameter s00=2'b00;
parameter s01=2'b01;
parameter s10=2'b10;
parameter s11=2'b11;
１
S11
ａ
ａ
ａ
ａ
S01
always@(posedge clk) begin
if(~res) ss=s00;
else case(ss)
s00: if(a) ss=s01; else ss=s10;
s01: if(a) ss=s11;
s10: if(~a) ss=s11;
s11: ss=s00;
endcase
end
endmodule
S10
ａ
ａ
S00
70
（1）verilogのステートマシン記述では，上の例の様に
ステートの値は，parameterを使って，物理的な値を割り当てます。
（２）このステートマシンは，s00が初期状態で，
s00 → s01 → s11 （但し，s01でa=0なら，s01のまま）
↑
│
└─────┘
入力 a=0なら s00 → s10 → s11 （但し，s10でa=1なら，s10のまま）
↑
│
└─────┘
と回るものです。case文を使えば，上述のようにすっきり書けます。
入力 a=1なら
（３）ステートマシンには、出力値が
ステート値のみに依存するムーア型と
入力値とステート値に依存するミーリー型
がありますが、ここでは深くは述べません。
71
例題８のテストフィクスチャｓｔａｔｅ．ｔｆ
`timescale 1ns/1ns
module t;
reg clk,a,res;
wire [1:0]ss;
state m (.clk(clk),.a(a),.res(res),.ss(ss));
// Enter fixture code here
initial begin
clk=0;
forever begin
#50; clk=~clk;
end
end
initial begin
res=0;a=0;
#100; res=1;
#700; res=0;a=1;
#100; res=1;
end
endmodule // t
72
９．トライステート出力
例題９ｔｒｉｏｕｔ．ｖ
ｏｅ
module triout(a,oe,y);
input a,oe;
ａ
ｙ
output y;
assign y=oe? a: 1'bZ;
endmodule
（１）トライステート出力、双方向バスの記述は実用的なＬＳＩを
設計する上でさけて通れない。
（２）１ビットのハイインピーダンスは1'bZと書く。
Zだけではローカル信号になるので注意。
８ビットは 8'bZZZZ_ZZZZ または 8'hZZ
（３）トライステート出力は，上の例の様に条件付assign文で記述する。
トライステート出力はoutput宣言する。
（小問題）if文を使って、トライステート出力を記述しなさい。
73
例題９のテストフィクスチャｔｒｉｏｕｔ．ｔｆ
`timescale 1ns/1ns
module t;
reg a,oe;
wire y;
integer i;
triout m (.a(a),.oe(oe),.y(y));
// Enter fixture code here
initial begin
oe=0; #450;
oe=1; #500;
end
initial begin
a=0;
for(i=0;i<10;i=i+1)
#100 a=~a;
end
endmodule // t
74
１０．双方向バスの記述
例題１０ｂｉｄｉｒ．ｖ
module bidir(rd,wr,db);
input rd,wr;
inout db;
wire idb;
reg odb;
assign idb=db;
ｒｄ
ｏｄｂ
ｄｂ
ｉｄｂ
Ｄ
Ｑ
ｗｒ
always@(posedge wr)
odb<=idb;
assign db=rd? 1'bZ : odb;
endmodule
（１）双方向バスも，上の例の様に条件付assign文で記述する。
双方向バスはinout宣言する。
（２）if文を使って書こうとしても、双方向バスはうまくいかない。
75
例題１０のテストフィクスチャ
ｂｉｄｉｒ．ｔｆ
`timescale 1ns/1ns
module t;
reg rd,wr;
wire db;
reg rd_data;
bidir m (.rd(rd),.wr(wr),.db(db));
// Enter fixture code here
task wr_task;
input wr_dt;
begin
force db=wr_dt; #50;
wr=0; #50;
wr=1; #50;
release db;
#50;
end
db
wr
50 100
wr_dt
150
50
rd
rd_dt 前の値
100
150
200
rd↑時のdbの値
task rd_task;
output rd_dt;
begin
rd=0; #100;
rd_dt=db;
rd=1; #100;
end
endtask
initial begin
rd=1; wr=1; db=1'bZ;
#100; wr_task(1); rd_task(rd_data);
$display("time=%4d rd_data=%b",
$time,rd_data);
endtask
0
0
200
Z
#100; wr_task(0); rd_task(rd_data);
$display("time=%4d rd_data=%b",
$time,rd_data);
end
76
endmodule // t
（１）タスクはテストフィクスチャで使用されるサブルーチン。
（２）タスクはキーワードｔａｓｋで始まり、ｅｎｄｔａｓｋで終わる。
（３）キーワードｔａｓｋの次に、タスク名を書く。
上の例ではではｗｒ＿ｔａｓｋとｒｄ＿ｔａｓｋがタスク名。
（４）タスク名の次に引数宣言を行う。
ｗｒ＿ｔａｓｋでは、入力引数ｗｒ＿ｄｔ
ｒｄ＿ｔａｓｋでは、出力引数ｒｄ＿ｄｔ
が宣言されている。
（５）上の例ではｉｎｉｔｉａｌ文のメインルーチンから、
ｗｒ＿ｔａｓｋとｒｄ＿ｔａｓｋを２回づつコールして、
データバスから１と０の書込み、読出しの確認をしている。
77
（６）双方向バスｄｂはテストフィクスチャ内では、ワイヤ宣言する。
（７）双方向バスｄｂの初期値＝Ｚとする。（Ｚは代入可能）
（８）双方向バスｄｂにＺ以外の値を代入するときは、ｆｏｒｃｅ文を使う。
（９）強制代入を解除するときは、ｒｅｌｅａｓｅ文を使う。
（１０）＄ｄｉｓｐｌａｙはｏｕｔｐｕｔウインドウに値を表示するための
システムタスクであり、書式はＣ言語のｐｒｉｎｔｆ文と同じ。
＄ｔｉｍｅは現在時刻を表すシステム関数。
78
Ｖｅｒｉｌｏｇ設計演習
Ⅳ
応用編
広島県立西部工業技術センター
79
１．ストップウオッチの設計
次の回路図のハードウエアを用意しています。
COM1 f
１０秒
＋５
１秒
＋５
g
a
b
１／１０秒１／１００秒
＋５
＋５
＋５
a
＋５
44,22
100k
3
START
0.1 μ
4 11
START
LED4 43
2 10
11
10
9
STOP
MACH210
0.1 μ
STOP
100Hz
1
30
LED3 24
8 13
LED2
20
14
WATCH
LED1 9
3
CLK
GND
１ｋ
１ｋ
TLR306
(アノードコモン)
g
１ｋ
37
100k
b
f
VCC
＋５
7 セグメント LED
e
７
c
d
h
７
７
１ｋ
e
g
７
a
1,12,23,34
d
c
h COM2
COM1
COM2
h
g
f
e
d
c
b
a
ｈ
（問題１）
１００Ｈｚの方形波をカウントして、下記の仕様の４桁ストップ
ウオッチをＶｅｒｉｌｏｇ－ＨＤＬで記述しなさい。
ｓｔａｒｔスイッチを押すと、カウント開始
ｓｔｏｐスイッチを押すと、カウント停止
両方同時に押すと、リセット
（問題２）
ｓｔａｒｔスイッチだけで、スタート、ストップ、リセットができる
仕様に変更しなさい。
LEDi[6]
LEDi[5]
LEDi[4]
LEDi[3]
LEDi[2]
LEDi[1]
LEDi[0]
(i=1～4)
80
①module digit(clk,res,cin,cout,led);
input clk,res,cin;
output cout;
output [6:0]led;
reg [3:0]dgt;
reg [6:0]led;
②always@(
clk) begin
if(
) dgt<=0;
else if(cin && (
)) dgt<=dgt+1;
else if(cin && (dgt==9)) dgt<=0;
end
③assign cout=cin & (
);
④always@(dgt) begin
case(dgt)
0:
led=~7'h3f;
2:
led=
;
4:
led=
;
6:
led=
;
8:
led=
;
default: led=~7’h00;
endcase
end
endmodule
①モジュールdigitはLED一桁に相当す
るサブモジュールで、カウンタ部と７セグ
メントデコーダ部で構成されています。
②カウンタ部はclkをクロック、resを正論
理の同期クリア信号とする４ビットカウン
タです。１０進カウンタなので、９の次は
０に戻らなければなりません。
③キャリー入力が有り、かつカウント値
が９の時、キャリー出力が出なければな
りません。
④７セグメントデコーダ部は、カウント値
を数字表示用データに変換する組合せ
回路です。
1:
3:
5:
7:
9:
led=~7'h06;
led=
;
led=
;
led=
;
led=
;
81
⑤module watch1(start,stop,clk,led1,led2,led3,led4);
input start,stop,clk;
⑤モジュールwatch1がメインモジュールで
output [6:0]led1,led2,led3,led4;
reset,count,displayの３つの状態を遷移する
reg [1:0]state;
ステートマシンです。条件は下記の通り。
wire dres,enb1,enb2,enb3,enb4;
startのみでcountへ
⑤parameter reset=2'b00;
parameter count=2'b01;
parameter display=2'b10;
⑤always@(posedge clk) begin
if(start & stop)
state=reset;
else if(
&
) state=count;
else if(
&
) state=display;
end
assign enb1=(
);
assign dres=(state==reset);
⑥digit digit1(clk,dres,enb1,enb2,led1);
⑦digit digit2(clk,dres,
,
,led2);
digit digit3(clk,dres,
,
,led3);
digit digit4(clk,dres,
,
,led4);
endmodule
stopのみでdisplayへ
両方でresetへ
⑥digit1～digit4はそれぞれ
digit1 1/100秒の桁
digit2 1/10秒の桁
digit3
1秒の桁
digit4 10秒の桁
に相当するモジュールインスタンスです。
⑦enb1～enb4はdigit1～digit4のキャリ入力
とキャリ出力を接続するローカル信号です。
digit4 enb4 digit3 enb3 digit2 enb2 digit1 enb1
82
２．並列ＩＯの設計
下記仕様の８ビット×３ポート入出力ＬＳＩ
（インテル８２５５の簡易版）を設計しなさい。
ｃｓｒｄｗｒａｄｒ動
作
Ｈ × × ×× 非動作
００ＤＢ←ＰＡピン
ＬＬＨ０１ＤＢ←ＰＢピン
１０ＤＢ←ＰＣピン
１１ＤＢ←ＣＲレジスタ
００ＤＢ→ＰＡレジスタ
ＬＨ ↑ ０１ＤＢ→ＰＢレジスタ
１０ＤＢ→ＰＣレジスタ
１１ＤＢ→ＣＲレジスタ
ＣＲレジスタはＰＡ、ＰＢ、ＰＣの入出力を
決める内部レジスタ。
ＣＲ（０）０ＰＡ＝出力モード
１ＰＡ＝入力モード
ＣＲ（１）０ＰＢ＝出力モード
１ＰＢ＝入力モード
ＣＲ（２）０ＰＣ＝出力モード
１ＰＣ＝入力モード
ＰＩＯ
２
ＡＤＲ
ＣＳ
ＲＤ
ＷＲ
８
ＤＢ
ＲＥＳ
ＰＡ
ＰＢ
ＰＣ
８
８
８
ＣＲ
ＲＥＳはＰＡ，ＰＢ，ＰＣを全て
入力モードにする負論理の
非同期リセット信号。
83
並列ＩＯｐｉｏ．ｖ
module pio(cs,rd,wr,adr,res,db,pa,pb,pc);
parameter n=8;
input cs,rd,wr,res;
input [1:0]adr;
inout [n-1:0]db,pa,pb,pc;
reg [n-1:0]qa,qb,qc,cr,odb;
① /***** internal register (reset , cs & wr) *****/
always@(
if(
end
else if(
or
)begin
qa=0; qb=0;
qc=0; cr=8'hFF;
) begin
①qa,qb,qc,crはwrをクロック、
~resを非同期クリア信号とするFFで
csがアクティブの時、dbの値がadrで
選択されたqa,qb,qc,crのいずれか
に書き込まれる。
) case(
)
0:qa=db; 1:qb=db;
2:qc=db; 3:cr=db;
endcase
end
84
/***** port tri-state assign *****/
)?qa:8'hZZ;
② assign pa=(
assign pb=(
)?qb:8'hZZ;
assign pc=(
)?qc:8'hZZ;
②paは~cr[0]を制御信号とする双方向バッファ
pbは~cr[1]を制御信号とする双方向バッファ
pcは~cr[2]を制御信号とする双方向バッファ
/***** data selecter *****/
or
or
or
or
) begin
③ always@(
case(adr)
0:odb=pa; 1:odb=pb; 2:odb=pc; 3:odb=cr;
endcase
end
/***** databus tri-state assign (cs & rd) *****/
&
)? odb:8'hZZ;
④ assign db=(
endmodule
③はpa,pb,pc,crをデータ入力
adrをセレクト信号
odbをデータ出力とする
データセレクタ
④dbは~csと~rdの論理積を
制御信号とする双方向バッ
ファ
85
ＰＩＯのテストフィクスチャｐｉｏ．ｔｆ
`timescale 1ns/1ns
module t;
reg cs,rd,wr,res;
reg [1:0]adr;
wire [7:0]db,pa,pb,pc;
integer i;
reg [7:0]rd_data;
pio m (.cs(cs),.rd(rd),.wr(wr),.adr(adr),.res(res),.db(db),.pa(pa),.pb(pb),.pc(pc));
assign pa=pb; // connect PB to PA
// Enter fixture code here
task wr_task;
input [1:0]adr_dt; input [7:0]wr_dt;
begin
cs=0; adr=adr_dt; force db=wr_dt; #50;
wr=0; #100;
wr=1; #50;
cs=1; adr=2'b11; release db;
#50;
end
endtask
86
task rd_task;
input [1:0]adr_dt; output [7:0]rd_dt;
begin
cs=0; adr=adr_dt; #50;
rd=0; #100;
rd_dt=db;
rd=1; #50;
cs=1; adr=2'b11; #50;
end
endtask
initial begin
cs=1; rd=1; wr=1; adr=2'b11; db=8'bZZ; res=0; #50;
res=1; #50;
wr_task(3,1);
//write CW to CR (PA=in PB,PC=out)
for(i=0;i<=255;i=i+1) begin
wr_task(1,i);
// write to PB
rd_task(0,rd_data); // read from PA
$display("i=%x rd_data=%x",i,rd_data);
end
#1000; $finish;
end
endmodule // t
87
88
①module digit(clk,res,cin,cout,led);
input clk,res,cin;
output cout;
output [6:0]led;
reg [3:0]dgt;
reg [6:0]led;
②always@(posedge clk) begin
if(res) dgt<=0;
else if(cin && (dgt!=9)) dgt<=dgt+1;
else if(cin && (dgt==9)) dgt<=0;
end
③assign cout=cin & (dgt==9);
④always@(dgt) begin
case(dgt)
0:
led=~7'h3f;
2:
led= ~7’h5b;
4:
led= ~7’h66;
6:
led=~7’h7d;
8:
led=~7’h7f;
default: led=~7’h00;
endcase
end
endmodule
解答例
watch1.v
1:
3:
5:
7:
9:
led=~7'h06;
led=~7’h4f;
led=~7’h6d;
led=~7’h27;
led=~7’h6f;
89
⑤module watch1(start,stop,clk,led1,led2,led3,led4);
input start,stop,clk;
output [6:0]led1,led2,led3,led4;
reg [1:0]state;
wire dres,enb1,enb2,enb3,enb4;
⑤parameter reset=2'b00;
parameter count=2'b01;
parameter display=2'b10;
⑤always@(posedge clk) begin
if(start & stop)
state=reset;
else if(start & ~stop) state=count;
else if(~start & stop) state=display;
end
assign enb1=(state==count);
assign dres=(state==reset);
⑥digit digit1(clk,dres,enb1,enb2,led1);
⑦digit digit2(clk,dres,enb2,enb3,led2);
digit digit3(clk,dres,enb3,enb4,led3);
digit digit4(clk,dres,enb4,
,led4);
endmodule
90
解答例
ｐｉｏ．ｖ
module pio(cs,rd,wr,adr,res,db,pa,pb,pc);
parameter n=8;
input cs,rd,wr,res;
input [1:0]adr;
inout [n-1:0]db,pa,pb,pc;
reg [n-1:0]qa,qb,qc,cr,odb;
/***** internal register (reset , cs & wr) *****/
always@(posedge wr or negedge res) begin
if(~res)begin
qa=0; qb=0;
qc=0; cr=8'hFF;
end
else if(~cs) case(adr)
0:qa=db; 1:qb=db;
2:qc=db; 3:cr=db;
endcase
end
91
/***** port tri-state assign *****/
assign pa=(~cr[0])?qa:8'hZZ;
assign pb=(~cr[1])?qb:8'hZZ;
assign pc=(~cr[2])?qc:8'hZZ;
/***** data selecter *****/
always@(adr or pa or pb or pc or cr) begin
case(adr)
0:odb=pa; 1:odb=pb; 2:odb=pc; 3:odb=cr;
endcase
end
/***** databus tri-state assign (cs & rd) *****/
assign db=(~cs & ~rd)? odb:8'hZZ;
endmodule
92

Download Report