投影片 1 - VLSI Design and Education Center

A-SSCC 2006 Tokyo Press Conference
- Asian Solid-State Circuits Conference -
第二回アジア固体回路会議
http://www.a-sscc.org/
2006年9月5日
2006年9月6日
2006年9月7日
2006年9月8日
韓国
日本
台湾
中国
記者会見
記者会見
記者会見
記者会見
東京記者会見: 2006年9月6日@東京大学
本日の電子データは以下のサイトにございます
http://www.vdec.u-tokyo.ac.jp/A-SSCC2006/
記者会見次第
開会のご挨拶
A-SSCC 前プログラム委員長//A-SSCC
運営委員
A-SSCC概要のご説明
桜井 貴康(東京大学)
招待講演・パネルのご説明
インダストリープログラムのご説明
各技術分野のご説明
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
質疑応答
各担当
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサステクノロジ)
光司(東北大学)
11時30分終了予定
A-SSCCとは
• IEEE Solid-State Circuits Society (SSCS)主催の4番目*
の学会として、Asian Solid-State Circuits Conference (ASSCC)が誕生。アジアに集積回路設計の新しい風を。毎年11
月頃アジア地区で開催。
*)
2004年までは2月のISSCC (International Solid-State Circuit
Conference)、6月のVLSI回路シンポジウム、9月のCICC (Custom
Integrated Circuits Conference) の3つ
• なぜ、今アジアか
– 今後急速に発展するアジア
– アジアの学生、研究者、技術者の啓蒙と技術交流の場
– アジアの技術論文の掘り起こし(現存の学会とは競合しない)
IEEE Region 10
IEEEのRegion 10をカバーするA-SSCC
A-SSCCの予定
2005年 台湾
大会委員長: Genda Hu (TSMC)
2006年 中国
大会委員長: Ke Gong (天津大学)
2007年 韓国
大会委員長: Chong-Min Kyung (KAIST)
2008年 日本
大会委員長: 下東 勝博 (STARC)
http://www.ieee.org/organizations/rab/imagemaps/world_reg.html
A-SSCC会議委員会構成
IEEE SSCS AdCom Meetings
Committee
Steering Committee
Ck Wang, G. Hu, W. Sansen, A. Chandrakasan, T. Sakurai, etc
Conference Chair
Ke Gong, (China)
Organizing Committee
Shaojun Wei, (China)
Local: One-year term
Liaison
W. Sansen, (Belgium)
A. Chandrakasan, (USA)
Technical Program
Committee
Sung Bae Park, (Korea)
International
Professional Management Team
ICS Convention Design, Inc.
プログラム委員会
Chair
Sung Bae Park
Samsung, Electronics, Korea
Co-Chair
Nicky Lu, Etron, Taiwan
Paper Sessions
Vice-Chair
Suhwan Kim,Seoul National
,
University, Korea
Special Programs
Analog and
Data Conversion
Hidetoshi Onodera
Kyoto University, Japan
Digital
Liang-Gee Chen,
National Taiwan
University, Taiwan
Industry Program
Nicky Lu, ETRON,
Taiwan
Educational
Program
Akira Matsuzawa
TITECH
Japan
RF
Mototsugu Hamada
Toshiba, Japan
Memory
ChangHyun Kim,
Samsung, Korea
Student
Design Contest
H. J. Yoo,
KAIST, Korea
Invited Program
Tadahiro Kuroda,
Keio University,
Japan
Wireless and Wireline
Communications
Deog-Kyoon Jeong,
Seoul National
University, Korea
Emerging Technologies
and Applications
Siva Narendra, Tyfone
,
Inc., USA
“Industry Program” is unique to cover
“Industry Trend”. Application, demo,
evaluation results are more important than
originality.
A-SSCC 2006
• 第二回である今年は、” Challenges for THE e-life ”とい
うテーマのもと、11月13~15日、中国 杭州市ハイアットリージェ
ンシーHangzhouホテルにて開催
• アジアへの情報発信、アジアからの情報収集の場
•
•
•
•
産業界のトレンドがわかるインダストリー・プログラム
世界の講師を招いたチュートリアル
アジアならではの4つの基調講演
高倍率の選別を受けたテクニカル論文
• ISSCC、IEEE Journal of Solid-State Circuitとも連携企画
学会会場
中国 杭州市 Hyatt Regency Hangzhou
28 Hu Bin Road, Hangzhou 310006,
Zhejiang Province
People's Republic of China
Tel: +86 571 8779 1234
http://hangzhou.regency.hyatt.com/
http://www.maps-of-china.com/china-country.shtml
杭州(西湖)の風景
11/16 ツアー
11/4午前 杭州市ハイテク工業地区の研究所の見学ツアーが予定されてい
ます。
論文概況:国別
全投稿数:332、全採択数:107、採択率:32%
論文概況:分野別
0
50
100
77
21(27%)
アナログ
64
17(27%)
RF
Wireless/
Wireline
42
14(33%)
78
22(28%)
ディジタル
27
9(33%)
メモリ
35
16(46%)
新技術・応用
Industry
Program
9
8(89%)
台湾
その他アジア
日本 韓国 中国
北米 欧州
Submission
Acceptance
色の意味
論文概況:組織別
Affiliation
NationalTaiwanUniversity
NationalChiaoTungUniversity
KAIST
UniversityofTokyo
Intel
NationalChengKungUniversity
TsinghuaUniversity
FudanUniversity
TokyoInstituteofTechnology
ITRI
RenesasTechnology
HynixSemiconductor
TohokuUniversity
NationalChungChengUniversity
Samsung
SeoulNationalUniversity
UniversityofCalifornia,Berkeley
KULeuven
Toshiba
IBM
FujitsuLaboratoriesLtd.
FukuokaIST
KobeUniversity
NEC
Sharp
THineElectronics
Hitachi
GunmaUniversity
投稿数
採択数
11
15
7
4
5
7
18
25
3
4
4
5
5
6
6
2
2
3
4
5
1
1
1
1
1
1
2
3
8
8
5
4
4
4
4
4
3
3
3
3
3
3
3
2
2
2
2
2
1
1
1
1
1
1
1
1
採択率
72.7
53.3
71.4
100.0
80.0
57.1
22.2
16.0
100.0
75.0
75.0
60.0
60.0
50.0
50.0
100.0
100.0
66.7
50.0
40.0
100.0
100.0
100.0
100.0
100.0
100.0
50.0
33.3
招待講演・パネルのご説明
招待プログラム
Nov. 14
9:00-9:15
9:15-10:00
(45min)
10:00-10:45
Opening
Plenary Speech 1: Dr. Richard Chang(SMIC)
(45min)
10:45-11:00
11:00-12:40
(100min)
12:40-13:40
Break
13:40-15:45
(125min)
15:45-16:05
16:05-17:35
(90min)
17:35-17:45
17:45-18:25
19:00-21:00
Plenary Speech 2: Dr. Soo-Young Oh(ETRI)
Industry Program I
"Digital Session"
Student
Design
"Low Power ADC
"Wireless
"Multimedia
Industry Program
I IC Designs" "Emerging Applications in Contest
Panel Discussion I
Panel Discussion II
Exhibition
"Future Digital Link"
"Software Defined Radio"
Break
Talk "How to write a GOOD ISSCC Paper"
Banquet
Session 1
9:00-9:45
(45min)
9:45-10:30
Nov. 15
Session 2
Session 3
Session 4
Plenary Speech 3: Dr. Tohru Furuyama(Toshiba)
Plenary Speech 4: Mr. Ming-Kai Tsai(MediaTek)
(45min)
10:30-10:45
10:45-12:50
Session 5
"Analog Technologies I"
(125min)
12:50-13:50
13:50-15:55
Session 8
(125min) "Analog Technologies II"
15:55-16:10
16:10-18:15
Lunch
Industry Program II
"Analog/Memory Session"
Session 12
Break
Session 6
Session 7
"Milimeter Wave" Lunch "IP Design for
Session 9
Session 10
"RF Amplifiers" Break "Digital Circuits
Session 13
Session 14
Session 11
"Direction of Memory
Session 15
Exhibition
プレナリー講演

Richard Ru-Gin Chang博士, SMIC CEO, 中国
“Semiconductor Advanced Technology Development and
Challenges in China”
日時: 11月14日 (火), 9:15-10:00

See-Young Oh博士, ETRI 副総裁, 韓国
“Component Technologies needed by the Ubiquitous IT
Society”
日時: 11月14日 (火), 10:00-10:45

古山 透 博士, 東芝, 日本
“Deep Sub-100 nm Design Challenges”
日時: 11月15日 (水), 9:00-9:45

Ming-Kai Tsai氏, MediaTek CEO, 台湾
“From PC Multimedia Chipsets to Wireless and Digital Consumer
SoC: Evolution and Challenges”
日時: 11月15日 (水), 9:40-10:30
プレナリー講演(1) Richard Chang博士
“Semiconductor Advanced Technology Development and
Challenges in China”
プレナリー講演(2)Soo-Young Oh博士
“Component Technologies needed by the Ubiquitous IT
Society”
Abstract: Korea has developed the world best IT infra structures and is leading
the internet and mobile phone industry. Last two years, it has set up the IT
development strategy, IT839 and leading the world IT industry by the simultaneous
development of the IT services, IT infra structures, and IT systems. As a result,
Korea has developed and commercialized Terrestrial DMB technology for the
mobile TV services. It has also developed the Wibro technology which can provide
the 2 ~ 10 Mbps mobile internet service at the speed of 60 ~ 120 Km/h and the cost
of $20 ~ 30 per month. Both technologies have been selected as IEEE standard
and ETSI standard respectively. This year, Korea is trying to commercialize the
developed technologies and develop the components and softwares needed by
these IT services and systems in order to lead the future ubiquitous IT society.
This presentation covers the Korea IT development strategy, its results, and the
components technologies needed by the future ubiquitous IT society.
プレナリー講演(3) 古山 透博士
“Deep Sub-100 nm Design Challenges”
Abstract: Moore's law and the scaling theory have been guiding
principles for the semiconductor industry to accomplish its progress
and growth. In deep sub-100 nm technologies, we are able to enjoy
only higher density from the scaling, but neither higher performance
nor lower power any longer. In addition, a single LSI chip can
accommodate more number of gates than the engineers can properly
design and integrate. This gap causes a serious design complexity vs.
productivity problem. The deep sub-100 nm design challenges and
several approaches to counteract these problems will be described in
this presentation, such as various low power technologies and highlevel language and platform based design flow.
プレナリー講演(4) Ming-Kai Tsai氏
“From PC Multimedia Chipsets to Wireless and
Digital Consumer SoC: Evolution and Challenges”
Abstract: This presentation starts with evolution of the optical-storage
chipsets for PC multimedia towards full-blown, next-generation SoC
for wireless and digital consumer applications. Design challenges are
reviewed and explored from submicron to nanometer eras in multiple
levels of technology developments such as market-driven
software/applications, advanced system architecture and engineering
to address computation and connectivity requirements, performancedemanding but power-efficient circuit and functional blocks and the
growing complexity being faced by increasingly large-scale chip
integration. SoC companies will need to effectively cope with all
incurred engineering issues to successfully achieve their competitive
and leading positions.
パネル討論 (1)
“Future Digital Link ”
Abstract: Data rate of CMOS serial link was raised twofold
every year until 2000. Although a 10Gbps transceiver was
reported in 2000, a 40Gbps one has not been developed yet.
It becomes more and more difficult to follow the pace from
both technical and business reasons. How high in data rate
can electrical interface reach? Is there a large market that
justifies ever increasing research investment? What is the
next generation technology for high-speed memory links?
When and where will optical interface be used? Will
wireless link be used more widely for short-rage
communications? This panel will present audience with a
colorful picture of future digital link.
パネル討論 (1)
 Organizer:
 Moderator:
Tadahiro Kuroda, Keio Univ., Japan
C.K. Ken Yang, UCLA, USA
 Panelists:
Muneo Fukaishi, NEC, Japan
Jri Lee, National Taiwan University, Taiwan
Sung Min Park, Ewha Womans University, Korea
Hirotaka Tamura, Fujitsu Lab., Japan
パネル討論 (2)
“Software Defined Radio: How to realize soft
and flexible RF and baseband circuits? ”
Abstract: Software Defined Radio (SDR) system is the strong
technology trend to realize the future multi-band, multi-standard
wireless systems with unified mixed signal processing circuits. It
requires high degree of flexibility and reconfigurability in RF and base
band circuits. An idea of “Digital RF” that uses the digital or digitizing
technology as much as possible for reducing the use of conventional
analog circuits has been proposed to address this issue. We still have
many questions, however, such as performance, power consumption,
usefulness, cost, and adaptability for low voltage scaled CMOS. This
panel will discuss how to realize soft and flexible RF and baseband
circuits for the SDR systems.
パネル討論 (2)
 Organizer:
Tadahiro Kuroda, Keio Univ., Japan
 Moderator:
Akira matsuzawa, Tokyo Institute of
Technology, Japan
 Panelists:
Mototsugu Hamada, Toshiba, Japan
Howard C. Luong, Hong Kong University, HK
Kathleen Philips, Philips, Netherlands
Hyun-Kyu Yu, ETRI, Korea
11/13 チュートリアル
• 100nm以下のSoC時代における先端的な回
路設計と題して4項目のチュートリアル講演
を実施
– 先端組み込み向けSRAM設計
Hiroyuki Yamauchi, Fukuoka Institute of Technology
– 先端PLL設計
Haward C. Luong, Hong Kong University
– 先端パイプライン型ADC設計
Yun Chiu, University of Illinois
– 先端シグマ・デルタ型ADC設計
Kathleen Philips, Philips Research Laboratories
インダストリー・プログラムのご説明
産業界プログラム

狙い
産業界にインパクトのある発表(学術的新規性よりも産業的意義を重視)

発表形式
・アプリケーションの説明(15%)
・チップや製品の位置付けと特長(25%)
・実演デモ、録画デモ(10%)
・アーキテクチャ、アルゴリズム、回路の改良点やイノベーション(30%)
・設計と実測結果(15%)
・結論(5%)
産業界プログラム
11月13日
Session I
Session II
11:00 ~ 11:25
65nm, 95W Xeon Processor
Intel (USA)
ADC for Video Signal Digitizer
THine (Japan)
11:25 ~ 11:50
PAC DSP for Multimedia
ITRI (Taiwan)
Programmable Logic
Nonvolatile Device
e-Memory (Taiwan)
11:50 ~ 12:15
Low Power SRAM Compiler
IPLC (Taiwan)
1.5V, 3.2Gb/s GDDR4 SDRAM
Hynix (Korea)
12:15 ~ 12:40
Niagara Processor and
Applications
Sun Micro (USA)
10mA 2.8V FM Radio Receiver
MediaTek (Taiwan)
各技術分野のハイライト
各技術分野のご説明 各担当
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサス)
光司(東北大学)
Analog and Data Conversion
• SoC設計に欠かせないアナログ回路やデータ変換回路などに関
する卓越した研究成果を採択
• 注目論文の中から3件を紹介
– A 1.5MS/s 6-bit ADC with 0.5V supply (UCB)
• 0.5 V という超低電圧電源で、6ビット・1.5Mサンプル/秒の
AD変換を14mwという極低消費電力で実現
– A 19.7MHz 5th Order Active-RC Chebyshev LPF for
IEEE802.11n with Automatic Quality Factor Tuning
Scheme (東芝)
• 周波数特性を精密に調節することができる次世代WLAN
IEEE802.11n用の能動RCフィルタ
– A Full-Digital Multi-Channel CMOS Capacitive
Sensor
• 時間-デジタル変換を用いたデジタル出力容量センサー
アナログ分野 注目論文(1)
A 1.5MS/s 6-bit ADC with 0.5V supply
0.5V電源で動作する1.5Mサンプル/秒 6ビットAD変換器
 論文番号[1-1] カリフォルニア大学バークレイ校の発表
 ワイヤレスセンサーネットワークで用いるための、超低消費電力
(14mW), 超低電圧動作(0.5V)のAD変換器
 低電源電圧でも動作するように、アナログ部品を簡単なコンパ
レータ1個のみ使用する逐次比較型変換方式を採用
 低消費電力化を徹底するため、キャパシタの容量値も最小化し、
2値ではなく3値の制御とすることでキャパシタの個数も半減させ
た
 90nm プロセスで試作評価、チップのコア領域は600平方ミクロン
 0.5V電源で1.5MS/s のときに14mW, 1MS/s のときに12mW消費
 電源電圧を0.3Vに下げても175kS/s で動作
アナログ分野 注目論文(2)
A 19.7 MHz 5th Order Active-RC Cheyshev LPF for
IEEE802.11n with Automatic Quality Factor Tuning Scheme
Qファクタ自動調整機能を備えたIEEE802.11n用の19.7MHz 5次
チェビシェフ型能動RCフィルタ
 論文番号[8-1] 東芝の発表
 フィルタの遮断周波数ならびに周波数特性の形(Q)を自動調整する
機能を備えることにより、高い周波数で急峻な遮断特性を持つフィル
タを実現
 フィルタ特性の調節は、レプリカ回路として用意した簡単なフィルタの
特性を調節することにより実現
 急峻な遮断特性を実現するためにバタワースではなくチェビシェフ型
を採用
 OFDMが要求する線形性を確保するためにGm-C型ではなく能動RC
型構成を採用
 0.13mmプロセスを使用し、チップ面積は0.20平方ミリ(フィルタのみ)
 電源電圧1.5Vで、消費電流は7.5mA
アナログ分野 注目論文(3)
A Full-Digital Multi-Channel CMOS Capacitive Sensor
アナログ回路を用いないデジタル出力容量センサー
 論文番号[8-5] ATLab Inc (韓国)+漢陽(Hanyang)大 (韓国)の発表
 容量変化によるクロック遅延の変化をTDC(Time to Digital
Converter)でデジタル化する。
 従来のADCなどのアナログ回路不要。
 電圧ドメインから時間ドメインへのシフト → 低電圧化に最適
 ADPLLで注目を集めたTDC技術の新しい応用の広がりを示唆
 ピュアなデジタルプロセスで実現可能。
 12チャネルを集積化、各チャネル100ステップの解像度(分解能30fF)
 消費電流 5uA/ch @3.3V
 0.35mmプロセスを使用し、ダイサイズ 2.75mm x 2.15mm
 応用: マンマシンインタフェース
各技術分野のハイライト
各技術分野のご説明 各担当
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサス)
光司(東北大学)
RF分野の概況
Session
6:Millimeter Wave
Session 9:RF Amplifiers
Session 13:RF Building Blocks
RF分野のハイライト論文






94GHz SiGe down conversion mixer
6GHz CMOS divide-by-three divider with 43uW power
consumption
A new biasing scheme that improves the linearity of
power amplifiers with 25 dBm OP1dB and 40 % PAE
Multiple-gated transistor and resistive source
degeneration technique to achieve maximum OIP3 of 28
dBm for driver amplifier
0.98 to 6.6GHz Tunable Wideband VCO in a 180nm
CMOS Technology for Reconfigurable Radio
Transceiver
Advanced Fs/2 Discrete-Time GSM Receiver in 90nm
CMOS
RF分野 注目論文(1)
A 94GHz SiGe down conversion mixer



論文番号[6-3] 米国IBM社とMITの共著論文
Si系回路で、94GHzという超高周波動作
オンチップの受動バランとECLにより達成
RF分野 注目論文(2)
A 6GHz CMOS divide-by-three divider
with 43uW power consumption




論文番号[6-1] 東京大学の論文
3相注入同期型リングオシレータで3分周回路を実現
43uWという超低電力を実現
Wireless LAN、Cordless Phone、ETCなどの低電力化に応
用可能
RF分野 注目論文(3)
A new biasing scheme that improves the
linearity of power amplifiers
with 25 dBm OP1dB and 40 % PAE




論文番号[9-1] 米国スカイワークス社の論文
CMOS-PAで、25dBmの出力P1dBと40%の効率(PAE)を実
現
自己線形化バイアス手法を用いた
Wireless LANモジュールの低電力化に応用可能
RF分野 注目論文(4)
Multiple-gated transistor and resistive source
degeneration technique to achieve maximum
OIP3 of 28 dBm for driver amplifier




論文番号[9-2] 光云大学(韓国)とインテグラント社の共著論文
CMOS-DAで、28dBmの出力IP3を実現
MGTRを用いた
WiMAXやWiBRO用LSIに応用可能
RF分野 注目論文(5)
0.98 to 6.6GHz Tunable Wideband VCO
in a 180nm CMOS Technology
for Reconfigurable Radio Transceiver




論文番号[13-1] 東京工業大学の論文
VCOの発振周波数を0.98GHzから6.6GHzで可変に
スイッチ、分周器、ミキサ、可変利得アンプを組み合わせて用
いることで広帯域化
さまざまな規格に対応するリコンフィギュラブル無線機に応用
可能
RF分野 注目論文(6)
Advanced Fs/2 Discrete-Time GSM Receiver
in 90nm CMOS




論文番号[13-4] STマイクロエレクトロニクス社の論文
スイッチドキャパシタを用いた離散時間処理の受信系
フリッカノイズやIM2の性能が、これまでのものより高いことが
特徴
GSMのダイレクトコンバージョン受信器に応用
各技術分野のハイライト
各技術分野のご説明 各担当
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサス)
光司(東北大学)
無線・有線通信分野の概況
Session
2:Wireless Communication
Session 14:Wireline Communication
本分野のハイライト論文



A 103 GOPS Signal Processing Platform Chip for
Software Defined Radio
A 1.4Gbps/ch LVDS Receiver for Flat Panel Displays
A 90nm 1-4.25Gb/s Multi Data Rate Receiver for High
Speed Serial Links
無線・有線通信分野 注目論文(1)
A 103 GOPS Signal Processing Platform Chip
for Software Defined Radio




論文番号[2-1] 富士通研究所の論文
粗粒度リコンフィギュアブル論理とHWアクセラレータによる
SDRのベースバンド処理LSI
ピーク性能は、103GOPS
WLAN(a/b/g)、W-CDMA、WiMAXに適用可能
無線・有線通信分野 注目論文(2)
A 1.4Gbps/ch LVDS Receiver
for Flat Panel Displays



論文番号[14-1] サムソン電子社の論文
ジッタ・バウンダリ・ベース・アルゴリズムに呼ぶデジタルス
キュー除去手法を用いて、1レーンでHDTVデータを転送可能
に
UXGA画像転送時でも、わずか201mWの消費電力
無線・有線通信分野 注目論文(3)
A 90nm 1-4.25Gb/s Multi Data Rate Receiver
for High Speed Serial Links



論文番号[14-3] インテル社の論文
1~4.25Gb/sと広いデータレートに対応し、さまざまなプロトコ
ルに対応可能
30mの銅線を転送されたデータを10-14以下のBERで再生可能
各技術分野のハイライト
各技術分野のご説明 各担当
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサス)
光司(東北大学)
Digital分野の概況
• 投稿78(昨年:52),採択22(昨年:11+ポスター4),採択率28%
– 国別投稿数:地元中国37,台湾16,日本9,韓国8,他は2以下
– 国別採択数:地元中国 5,台湾 8,日本6,韓国3,他は0
• Digital分野は3セッション構成
– Multimedia IC Designs
– IP Design for Communication and Security
– Digital Circuit Techniques on Timing and Noise Tolerance
• 注目論文を3件紹介
– 「An 800-μW H.264 Baseline-Profile Motion Estimation Processor
Core」 神戸大学
– 「A Block Scaling FFT/IFFT Processor for WiMAX Applications」
NCTU(台湾)
– 「Improving Multi-Context Execution Speed on DRFPGAs」
東北大学
Digital 注目論文(1)
•「An 800-μW H.264 Baseline-Profile Motion
Estimation Processor Core」





論文番号[3-2] 神戸大学の論文
ポータブルビデオ向け
VLSI向きブロック分割戦略
SIMDとSystolic-arrayの再構成方式
高電力効率SRAM回路




セグメンテーションフリー(同時隣接Pixelアクセス可)
垂直/水平アクセス可能
3.3M Trs., 2.8 x 3.3 mm2, 130-nm CMOS
消費電力 800μW (QCIF, 15 fps)
Digital 注目論文(2)
•「A Block Scaling FFT/IFFT Processor for
WiMAX Applications」



論文番号[7-1] 台湾大学の論文
MIMO-OFDM向けの2048-point FFT/IFFTを処理する初
のプロセッサ
17.26mW,22.86 MHzで2ストリーム同時処理


Block ScalingとPing-pong Cache方式



WiMAX規格で規定された2Kモード処理時
メモリの容量及びアクセスを削減
0.13μmプロセス,1322 x 1590 mm2
SQNR 48 dB以上(QPSK,16/64-QAM変調)
Digital 注目論文(3)
•「Improving Multi-Context Execution Speed
on DRFPGAs」


論文番号[10-2] 東北大学
FPGAの動的再構成による論理規模縮小



「再構成時間」と「時間方向の通信」が課題



FPGAでは長距離配線遅延が支配的
長距離配線遅延の低減による高速化
シフトレジスタ型の時間方向接続
0.35μm CMOSでチップ(FP3)を作成
動的再構成の方が高速なケースの存在を実証
各技術分野のハイライト
各技術分野のご説明 各担当
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサス)
光司(東北大学)
メモリ分野の概況
●メモリ(単体・混載)の高性能・低消費・生産性回路技術
●TCAMの多様な発展









100MHzバースト動作のトグルセル16Mb-MRAM・・・NEC
1Tr-4MTJ構成の高密度MRAMセル構造と試作 ・・・ルネサス
モバイルDRAMの低電流化適応セルフリフレッシュ・・・Hynix(韓)
3Gbpsの512Mb/GDDR3-SDRAM ・・・Hynix(韓)
ECCを用いたポストパッケージリペア手法・・・Samsung(韓)
eDRAMのデータリテンションテスト方法・・・ルネサス
超低消費電力の混載用SRAM ・・・KAIST(韓)
ボディーセンサネット用周期イベント発生TCAM・・・KAIST(韓)
IPアドレス検索用高性能TCAM・・・Natio. Chung Cheng Univ..(台)
メモリ 注目論文(1)
A 16Mb Toggle MRAM with Burst Modes
(16Mb-トグルセルMRAM)
 論文番号[11-1] NEC の発表
 トグルセル動作とバーストアクセス回路を組み合わせて100MHz
動作を達成した16Mb-MRAM
 130nm-CMOSプロセスで試作
セルサイズ=1.3μm2、チップ面積=78mm2、1.8V/1.2V動作
インタリーブ、パイプライン動作の考案
ノイズアイソレーション回路技術
メモリ 注目論文(2)
Adaptive Self Refresh Scheme for Battery Operated
High-Density Mobile DRAM Applications
(モバイルDRAM向け適応セルフリフレッシュ方式)
 論文番号[11-6] Hynix(韓) の発表
 モバイルDRAM低消費電力用適応セルフリフレッシュ方式(ASR)
メモリセルのデータリテンション実力に応じてメモリセル行単位でリ
フレッシュ間隔を調整して低消費電力化する
 2重周期発生回路、リアルタイムリテンションテスト回路を考案
 512Mb-モバイルSDRAMに適用し、Istby=150μA@85℃を実現
各技術分野のハイライト
各技術分野のご説明 各担当
・アナログ
・RF
・Wireless/Wireline
・ディジタル
・メモリ
・新技術・応用
飯塚
濱田
濱田
荒川
日高
小谷
邦彦(シャープ)
基嗣(東芝)
基嗣(東芝)
文男(日立)
秀人(ルネサス)
光司(東北大学)
新技術・応用分野の概況
• 新デバイス・回路からシステム集積化技術,さらには
応用分野までの新しい技術を紹介
• 全15件の論文,2セッション
– S4: Emerging Applications in CMOS
– S15: Emerging Technologies & Bio/Sensor
Applications
• MEMSセンサーエレクトロニクス:4件,アナログ/RF回
路:4件,CMOSイメージセンサ:2件,システム集積化
技術,高速配線,バイオ,CNT,リコンフィグ:各1件
• 日本:4件,アメリカ:4件,台湾:3件,中国:2件,韓国,
シンガポール:各1件
注目論文(1)
Stacked-chip Implementation of On-Chip Buck Converter for
Power-Aware Distributed Power Supply Systems
分散電力供給システムのための,チップ積層技術を用いたオンチッ
プ電圧コンバータ集積回路
 論文番号[4-1] 東京大学の発表
 チップ内分散型電力供給システムで必要となる多数個のDCDCコンバータをチップ積層技術を用いて初めて効率よく集積化
 Buck Converterにおいて,スイッチングトランジスタとLCフィ
ルタを異なるプロセスで別チップとして作成し,バンプを用いて
積層集積
 スイッチングトランジスタは先端プロセスを用いて作成してス
イッチング損失を低減し,インダクタンスは旧世代の安いプロセ
スで太い配線を用いて作成し抵抗損失を低減(チップ積層技術
の利点の追求)
 0.35mmで試作,電力効率:62%@IL=70mA, f=200MHz
注目論文(2)
A 6.5-mW 5-Gbps On-Chip Differential Transmission Line
Interconnect with a Low-Latency Asymmetric Tx in a 180nm
CMOS Technology
180nmCMOS技術による6.5mW, 5Gbpsの差動伝送線路配線技
術とそのための遅延時間の小さい非対称差動ドライバ回路
 論文番号[4-2] 東京工業大学の発表
 グローバル信号配線向けの,低消費電力で高速信号伝送可能
な差動伝送線路
 差動信号出力ドライバに,遅れ時間の少ない非対称構造
(nMOS/pMOS)を採用
 180nmCMOSで試作,140ps,5Gbps,6.5mW@3mm
 5mm以上の配線では現時点で最良の性能指数(FoM)
(4.51mm3/pJ・ps@10mm)
注目論文(3)
A 1/2.5 inch 5.2Mpixel, 96dB Dynamic Range CMOS Image
Sensor with Fixed Pattern Noise Free, Double Exposure
Time Read-Out Operation
固定パターン雑音無しの二重露光読み出し手法によるダイナミック
レンジ96dBの1/2.5インチ520万画素CMOSイメージセンサ
 論文番号[4-3] 東芝の発表
 二重露光二回読み出しによるダイナミックレンジ拡大
 短時間蓄積と長時間蓄積をオーバーラップさせ,連続して読み
出す新しい手法(フレームメモリ不要)
 短時間蓄積信号と長時間蓄積信号を合成することにより,固定
パターンノイズを原理的に抑制
 0.13mm 2P3M CMOSで試作,Pixel:2.5x2.5mm2,
2.5Tr/pixel,50%FillFactor
その他の注目論文
 CMOS Meets Bio [15-1]
CMOSマイクロコイルアレイ集積回路による微小流体制御ハイブリッドシステム 液体中の
磁気ビーズで標識された個々の細胞の動きを制御可能(ハーバード大)
 Scalability of Carbon Nanotube FET-based Circuits [15-2]
カーボンナノチューブデバイスの性能比較 周波数/面積比FOA(Frequency Over Area)
で比較すると,45nm世代で平面MOSに比べて20倍優れ,スケーリングに対し2.2~2.28倍
/世代で向上(インテル)
 A 6-b DAC and Analog DRAM for a Maskless Lithography Interface in
90nm CMOS [15-3]
空間光変調デバイスによるマスクレス露光システムのためのインターフェース回路 狭ピッ
チ6ビットDACとアナログDRAMを試作(カリフォルニア大バークレイ校)
 CMOS Low-Power Variable-Gain CMFB-Free Current Feedback Amplifier
for Ultrasound Diagnostic Applications [15-4]
計装増幅回路のアーキテクチャで同相ゲインを抑制し,同相負帰還(CMFB)回路を排除し
た超音波診断用電流帰還増幅回路 消費電力当りの利得ゲイン幅最大(アリゾナ大,TI)
 A Low-Voltage and Area-Efficient Adaptive SI SDADC for Bio-Acquisition
Microsystems [15-5]
生体情報センシングのための低電圧適応デルタシグマADC 0.8V, 180mW, 5kHz-BW,
60dB-DR, [email protected] (中正大学:台湾)
A-SSCC2006
-- Asian Solid-State Circuit Conference 2006 -A-SSCC 2006のご案内
会期: 2006年11月13日~15日(16日はツアー)
場所: 中国杭州市 Hyatt Regency Hangzhou・ホテル
Web:http://www.a-sscc.org/
本日の電子データは以下のサイトにございます
http://www.vdec.u-tokyo.ac.jp/A-SSCC2006/