講演１：比較実験からわかったプリント基板の放射ノイズ抑制ルールの質疑応答 Q1：デミタスに関する質問。励振源の設定は、下記のどちらが良いでしょうか？ ①消費電流の大きい IC、②ベタの大元の電源から一番離れた IC A1：DEMITASNX の電源・GND 間共振解析機能に関するご質問ですが、この選択では① になります。一方、電源・GND 間共振解析では、①の他に電源プレーンの角を励振源にす ることを推奨しています。プレーンの角に励振源を置くことで電源・GND 間の共振のワー ストケースに近い解析を行うことができ、電源・GND 間のアンテナ特性を計算することが できます。 なお、DEMITASNX Ver5.0 以降では、電源プレーン角、①を自動的に励振源にして解析 する機能が追加されました。 Q2：p40. シミュレーション結果は表層のほうが GND に電流が集中していて EMI が大き いような気がしますが、いかがでしょうか？ A2：いいえ、比較すると放射ノイズが小さくなる傾向となります。 P40 は、IC 直下の表面層に GND ベタを置いた場合と置かなかった場合のシミュレーシ ョン結果で、ベタを置いた場合に GND に電流が集中し、結果的に放射ノイズが大きくなる のではないかというご質問です。ベタを置いた場合は確かに表面層のそのベタに電流が集 中します（赤色） 。また、ベタを置かなかった場合は第２層のメイン GND ベタに電流が流 れ、その電流は分散するために、電流量が小さくなったように見えます（水色） 。ベタを置 いた場合は電流は集中しますが、ほとんどがディファレンシャルモード電流となり、その ループ面積が小さいために放射ノイズ発生は比較的小さくなります。一方ベタを置かない 場合は、 メイン GND に流れた電流量は変わらずただ拡散するために、 結果的にメイン GND にコモンモード電流が発生します。放射ノイズの原因は、コモンモード電流よりもディフ ァレンシャルモード電流の方が小さくなる場合が多く、今回も IC 直下の表面層の GND ベ タがある方が放射ノイズが小さくなる傾向となります。 1/7 Q3：p41. L2 に対しての「Φ：穴に線が通っている絵」は GND に接続されていないと考 えればよろしいでしょうか？ A3：はい、その通りです。GND ヴィアが GND ベタに接続していないという意味です。 Q4：SG と FG はつなげたほうがノイズが小さくなるとのことでしたが、完全に分離したの か、C で DC 的に分離したのか、短絡したのかどれでしょうか？またイミュニティに弱くな いのでしょうか？ A4：お話した事例では、SG と FG の完全分離に対し、SG と FG を完全一体（半田で溝を 全て埋めた）にした状態の比較で、SG と FG の完全一体の方が放射ノイズが小さくなりま した。SG と FG の完全一体は確かにイミュニティに弱くなる可能性がありますので、イミ ュニティと EMI のトレードオフが発生すると思われます。 ただ、SG と FG の完全分離より、SG と FG 間をキャパシタで接続することで、ESD 耐 性が上がった事例もあります（キャパシタにより ESD ノイズ電流経路が変わり、低耐性の IC にノイズ電流がぶつからなくなったため）。そのため実装面積等の条件が許せば、実機検 証が容易にできるように、FG/SG 間にキャパシタ等を置ける様にパッドだけは追加してお くこともありかと思います。 Q5：IC 直下の表層には信号を通すのは絶対 NG か？ A5：はい、NG と考えます。 IC の貫通電流ループが信号線に乗ってしまい、信号線からノイズが漏れていく等の危険 性があると考えます。 2/7 講演 3 常識を覆すプリント基板のノイズ設計技術の質疑応答 Q1：P38.スリットを入れることにより電界の広がりを減少させていますが、スリットによ る電界差が生じ、放射に寄与してしまわないでしょうか？基板から少し空間を空けた電界 強度がどのような分布か気になりました。 A1：P38 は電界の広がりがスリットで防止できるか確認した途中経過の図です。ご指摘頂 きました様に、スリットを入れても差は見えませんし、スリットの一部に電界が集中して いるところがあり、かえって逆効果となりました。このシミュレータでは、3 次元として電 界放射を見ることはできませんが、おそらくスリット周辺の電位差によって放射が起こっ ていると思います。 Q2：ノイズが広がるのは低インピーダンスの場所ですか？基板端に電磁界が発生するのは インピーダンスが高いからという理由でしたが、講演を聞くと高速信号によるノイズに低 インピーダンスの場所に広がるイメージである。 （VIA を設けるのもノイズ電流の流れる経 路を意識的に作るためと認識しております） A2：誤解を与えている様で申し訳ありません。電磁界とひとくくりに言ってしまうから分 かりにくいので、電界と磁界を分けて考えればよいと思います。電界はインピーダンスの 高いところ（例えば基板端や負荷が解放端になった配線、あるいは via の少ないグラウンド 面など）で主に発生し、磁界は高周波電流が流れているところで主に発生します。ただし、 電界と磁界は別々に発生するわけではなく、どちらかが優勢に働いているということです。 電界と磁界のどちらが基板上を広がるかによって、状況は変わります。電界が広がって 基板端で電圧がバタバタしてしまえば、基板端からノイズが放射されてしまいますし、ベ タグラウンドのインピーダンスが高いところで電圧が変動すれば、そこからノイズが出ま す（電界は発散する） 。磁界が基板上に広がった場合は、ノイズがそのまま飛び出るという よりは コネクタを通してハーネスに高周波電流が流れ、それが悪さをすると考えて頂けれ ばよいと思います。磁界が基板上を広がること自体は悪いことではありません。グラウン ドインピーダンスが低いという証明なので。しかし、中途半端なインピーダンスが怖いの です。パッドをよける為にグラウンドベタに穴が開いていたりすれば、インピーダンスは 上がりますよね。そうなると磁界だけでなく電界も発生して放射ノイズが出ることになり ます。 3/7 Q3：VIA が多ければ良いというものではないという点。基板中央にはたくさん打って、基 板周囲は中央と比較した場合、少なめにして、周囲に電界が逃げないようにしたほうが良 いということでしょうか？ A3：そのとおりです。 もう少し言えば、via の位置ということではなく、高速動作のバス配線やクロック、LSI 周辺には、それらを囲むようにグラウンド via を入れて頂きたいということです。基板端ぎ りぎりに via を配置している基板を見かけますが、基板端に高周波電流が流れていた場合、 via 自体に電流が流れますし、その電流が via を通過する際に発生させる磁界はノイズの原 因となります。基板端からは少し離して via を打って頂いた方がよいと考えています。基板 端に幅の狭いグラウンドパターンを配線し、多くの via を打った設計を見かけますが、これ が駄目な理由はお分かり頂けると思います。ただし、基板端の via をあまり少なくしてしま うと ESD で問題になる可能性があります。静電ノイズが入りそうなコネクタ周辺にはグラ ウンドの via を打っておいた方が良いと思います。 Q4：コネクタ周りや DC-DC コンバータのグランドスリットは各層に入れたほうがよいと のことですが、講演 1 の 244 下部のグランドスリットは内容が良いのはどういう理由でし ょうか？スリットを設けた場合とない方がよい場合の差はどのようなものなのでしょう か？ A4：244 は IC チップの電源容量とパッケージや基板配線のインダクタンスによって 200MHz 付近で共振を起こすことが知られています。このときに発生する電流を基板のグ ラウンドベタに広げない様に（共振を起こしにくくするため）、電流ループを小さくします。 その一つの例として講演１の例があります。DCDC コンバータは動作周波数が数十 kHz～ 数 MHz と低いので、電流はインピーダンスの低いところに流れます。244 の様に電流ルー トを自在に操ることはできないと思っておいた方が無難です。どこか一層だけスリットを 入れたのでは、ノイズ電流は DCDC コンバータの回路内のスルーホールを伝わって他層の グラウンドベタに抜け出てしまいます。周辺のグラウンドに高調波電流を流さないために は、複数の層にスリットを入れておく必要があります。どの層までスリットをいれるかに ついては、周辺のアートワークや回路、使われる部品などを見極めて決める必要がありま す。 4/7 Q5：講演 1 の p42 の結論に対して、講演 3 の p30 の指摘が相反するように感じる。高速動 作周波数で動作する IC の直下（L1）の GND パターン設計は L2 がべた場合、どうあるべ きか教えてほしい。 A5：Q4 に関連すると思いますが、IC の直下はグラウンドベタにしておいた方が良いと思 います（たとえ L2 がグラウンドベタであったとしても）。グラウンド端子が複数ある LSI （QFP など）では、グラウンド間の電位の問題があります。グラウンド電位が端子によっ て異なるのでは、安定な動作は望めませんし誤動作や破壊の原因にもなります（特に外来 ノイズに対して） 。各グラウンド端子と L2（グラウンド層）間を via で接続した場合でも、 via にはインダクタンスがあるので、電位が一定になる保証はありません。グラウンド端子 が 1, 2 個の小規模な IC であっても、その IC が高速で動作する場合には、パッケージ周辺 から電磁界が広がる可能性があるので、できるだけ近くにインピーダンスの低い面を置い ておく必要があると考えています。IC 直下のグラウンドベタは、小さなエリアで区切るの ではなく、IC 周辺のインピーダンスの低いグラウンドベタと可能な限り接続しておいた方 がよいと思います。個人的には via（スルーホール、ブラインドを含めて）を電気的にあま り信じておりません。 5/7 Q6：講演のまとめとして、高速信号をスルーホールで下層に移す時に、スルーホールの両 サイドに GNDVIA を追加した方がいい、という内容を推奨されていました。例えば USB の差動信号で考えた場合、インピーダンスコントロールしているのでパターン L から 3L~5L 離して GND を設置すると思います。そうするとスルーホール直近に GNDVIA を設 置することができないのですが、インピーダンスをコントロールすることを優先すべきな のか、スルーホール直近に GNDVIA を 2 個設置するのがよいのかどちらになりますでしょ うか？(下記図参照) A6：差動信号の中には、位相が完全に逆になっているものとそうでないものがありますが、 一般的には差動間のインピーダンスを 90～120Ωの範囲に入れることになっています。そ の中で気にして頂かなければならないのはグラウンド面の存在です。最近はツールで簡単 に差動インピーダンスが求められるので、途中経過を理解する必要はありませんが、まず 差動配線のうちの一本の配線の特性インピーダンスを求め、あらかじめ決めた差動インピ ーダンスになる様に配線間を決めます。差動インピーダンスを求める際にグラウンドの存 在は重要です。ただし、このグラウンドは配線直下のグラウンド面のことで配線横のグラ ウンドベタではありません。グラウンドベタを差動配線から離す理由は、せっかく決めた 差動インピーダンスが変わってしまうことを防ぐためです。この様に考えると、差動配線 中には via を置きたくないですよね。差動インピーダンスが変わってしまう唯一の場所だか らです。ただ、どうしても via を打って別の層に移したいこともあります。その際には差動 インピーダンスを乱さない様に信号の直ぐそばにグラウンド via を打ちます。信号とグラウ ンド via の間隔はそれまでの配線-グラウンド面間の特性インピーダンスと合わせたいので すが、実際には不可能なので、できる範囲で構いません。via があることが重要です。via は各配線の横または信号が進む方向の前方のグラウンド面に打ちましょう（打つことがで きればですが） 。 6/7 今回のセミナーでは時間の関係で詳しく説明しませんでしたが、テキストの 4.5.2 項の図 をご覧頂くと、LSI 側よりダンピング抵抗の出力側の電界が高くなっていることがお分かり いただけると思います。LSI の出力よりダンピング抵抗の出力側の方がインピーダンスが高 く via でさらに高くなるため、信号の一部が反射してグラウンドベタに広がっています。最 も電界が高いところは via の周辺です。この付近は何としてもインピーダンスを下げたいと ころで、グラウンド via は必須と考えています。 以上 7/7
© Copyright 2024 ExpyDoc
