アナリスト・機関投資家向け四日市工場見学会 BiCS FLASH™開発ご説明 2016年12月7日 株式会社 東芝 ストレージ & デバイスソリューション社 メモリ事業部 先端メモリ開発センター長 丸山 徹 東芝のファイルメモリ歩み フラッシュメモリの歴史 2D⇒3D化へのモチベーション 3次元フラッシュ(64層BiCS FLASH )寸法イメージ 3次元技術(64層BiCS FLASH )によるイノベーション 2D/3Dフラッシュ性能比較 TM TM BiCS FLASH 開発加速への施策 TM 東芝メモリ技術者のDNA BiCS FLASH 開発加速 3次元フラッシュメモリへの移行戦略 3次元フラッシュメモリ開発 TM © 2016 Toshiba Corporation 2 東芝フラッシュメモリの歴史 1987年 2000年 2001年 2007年 NAND型 フラッシュメモリを開発⇒東芝発明 SanDisk社とJV事業スタートSDメモリカードを開発 汎用DRAMから撤退 フラッシュメモリを核に事業再編 3次元フラッシュメモリを世界に先駆け学会発表⇒東芝発明 2010年 世界最高集積度 24nmNAND型フラッシュを出荷開始 2011年 世界最小寸法 19nmNAND型フラッシュを出荷開始 2013年 世界最高集積度19nm第二世代多値NAND型 フラッシュを量産開始 2014年 世界最小15nm NAND型フラッシュを量産開始 2015年 2015年 2016年 世界最高集積度48層BiCS FLASH (MLC)を出荷開始 世界最高集積度48層BiCS FLASH (TLC)を出荷開始 世界最高集積度64層BiCS FLASH (TLC)を出荷開始 TM TM TM NAND型フラッシュメモリ 不揮発性記憶素子のフラッシュメモリの一種。NOR型フラッシュメモリと比べて回路規模が小さく、安価で 大容量。書き込みや消去も高速。 東芝が1987年に世界に 先駆けて発明 © 2016 Toshiba Corporation 3 3次元フラッシュ製品化へのモチベーション 大 3次元フラッシュ ≧256GB PC用等 SSD 大容量化追求 容量 128GB データセンター用 SSD フラッシュメモリ 64GB 32GB ウェアラブル デバイス ≦16GB タブレット スマートフォン 高性能・ 高信頼追求 カード 小 低 100 1,000 書き換え回数(信頼性) 数万 高 2次元微細化⇒3次元構造化により大容量、 高信頼性の要求される市場開拓を推進 © 2016 Toshiba Corporation 4 3次元フラッシュ(BiCS FLASH™)の寸法イメージ 1m 100mm 10mm 1mm ミジンコ ~2mm ミツバチ ~15mm 100μm 10μm 1μm スギ花粉 ~30μm 100nm インフルエンザウイルス ~100nm 10nm 1nm DNA 幅 ~2nm 100pm 水素原子 ~0.1nm 髪の毛 60μm ウエハ 4~5μm 100nm 2-3nmの機 能膜を積層 300mm 1nm(ナノメートル)は、 10億分の1m(メートル) 単一メモリセル BiCS FLASH メモリセル TM 3次元フラッシュ(BiCS FLASH )には超微細構造形成 から超厚膜加工までの幅広いプロセス技術の連携が必要 TM © 2016 Toshiba Corporation 5 3次元技術(64層BiCS FLASH™)によるイノベーション 微細加工技術 直径100nm、深さ4.5umの孔をウエハ上に 1.7兆個同時形成が出来る超微細加工技術 BiCS3断面 セル構造 634m 単一セル 4.5umに64層の メモリセル 68m 2D比較 アスペクト比にするとスカイツリー® 5棟相当の深穴加工が必要 © 2016 Toshiba Corporation 6 2D/3Dフラッシュ性能比較 2次元 (15nm) 3次元 (48層) 記憶素子密度 1 2.3倍 書き換え回数(信頼性) 1 10倍 プログラム速度(性能) 1 2倍 消費電力 1 0.5倍 128GbTLCチップ 256GbTLCチップ チップ像 256Gb(ギガビット) = 32GB(ギガバイト) ・ 新聞 朝刊 1部200,000文字として約220年分 ・音楽CD(650MB) 約50枚分 ・映画DVD(8.5GB) 4枚弱 © 2016 Toshiba Corporation 7 BiCS FLASH 開発加速への施策 TM 東芝メモリ技術者のDNA BiCS FLASH 開発加速 3次元フラッシュメモリへの移行戦略 3次元フラッシュメモリ開発 TM © 2016 Toshiba Corporation 8 東芝メモリ技術者のDNA 世界初の技術を用いての量産化技術経験が蓄積 2014/2Q 15nm (128Gb) 最小 各世代における東芝独自の 「世界初」技術を積極導入し 「最小」、「最多層」を実現してきた ⇒ 大容量化をリード 127mm2 2014/3Q 15nm (128Gb) 最小 D2 100mm2 2015/2Q 3D 48層(128Gb) 最多層 2016/1Q 3D 48層(256Gb) 2016/3Q D2 64層(256Gb) 最多層 * サンプル時期 出典: 東芝推定 2D NAND A19nm 15nm BiCS FLASH 2014 技術開発力強化により 市場での先行性を確保 TM 48層 2016 64層 多層化~ 2018 © 2016 Toshiba Corporation 9 BiCS FLASHTM開発加速 ◆技術者リソース強化 ・FG開発で世界と競争し続けてきた技術 者の大胆なシフト 世界に先んじるフラッシュ技術開発を遂行する勘所がわ かった技術者を一括/集団でシフト。 ・設備メーカ協業開発体制の促進 BiCS FLASH™ 90% フラッシュ開発リソース比率 メモリ開発陣の強みの更なる強化 100% 80% 53% 70% 64% 60% 40% 他共通 技術 30% 20% 10% 0% 2013年度 2014年度 2015年度 開発ライン規模 300 250 開発ライン能力 試作工期短縮 93% 50% 200 ◆短TAT開発ライン構築 ・ライン規模増強、試作平均工期半減化 ◆短TAT化に向けた流品システム改良 ・超短工期試作 対従来最大1/4化 150 100 50 0 10 11 13下 12 1 13B 2 3 4 5 14上 6 7 14A 8 9 10 11 12 1 14下 2 3 14B © 2016 Toshiba Corporation 10 3次元フラッシュメモリへの移行戦略 1. 2Dにおける高いコスト競争力を実現 2. 48層 : 3D市場の種まき・ 量産技術の確立 3. 64層:生産拡大・コスト競争力の強化 GBコスト 32層 東芝は64層からの 本格的な規模拡大を目指す 15nm 世界最小 2D NAND 48層 N-Y2 量産立ち上げ 64層 世界初のサンプル出荷 →量産開始、生産拡大 15年 16年 17年 © 2016 Toshiba Corporation 11 3次元フラッシュメモリの開発 さらなる3D技術の深化で高集積度化・コスト競争力強化 3D技術の深化 超積層化技術 (100層を超える積層技術) 縦方向縮小技術 チップ縮小技術 ReRAM (周辺回路とメモリアレイの効率配置) BiCS FLASHTM Gen.2 48層 256Gb TLC 量産中 BiCS FLASHTM Gen.3 64層 16年7月 サンプル出荷開始 量産ウエハ 投入済み 長期的な 高集積度化・ コスト競争力 強化を実現 BiCS FLASHTM Gen.4 3D製造イノベーション ナノインプリント(NIL)技術による微細化、 コスト削減 高生産性生産技術 (成膜・エッチング加工) 高効率生産 (全棟統合生産) © 2016 Toshiba Corporation 12 ・ 3D 世界初の技術を積極導入 ・ 2D開発で世界と競争し先頭を走り続けた技術陣が 3D開発に参加。3Dでも先頭を走る! © 2016 Toshiba Corporation 13
© Copyright 2025 ExpyDoc