256Mx64bits DDR3 SDRAM Unbuffered DIMM SanMax Technologies Inc. . SMD-2G68 DESCRIPTION ＳＭＤ−２Ｇ６８は、２ＧビットＤＤＲ・ＤＲＡＭ（256M x 8bit）を８個搭載した２５６Ｍｘ６４ビット ＤＤＲ３・ＤＲＡＭモジュールです。 FEATURES ・ ２４０ピン・デュアル・インライン・メモリ・モジュール （ピン・ピッチ 1.00ｍｍ） ・ 基板高３０．０ｍｍ ・ ＣＬ−ｔＲＣＤ−ｔＲＰ = ９−９−９（ＰＣ３−１０６００） ・ １．５Ｖ±０．０７５Ｖ単一電源 ・ ８，１９２リフレッシュ／６４ｍｓ ・ ＳＳＴＬ＿１５コンパチブル ・ /ＣＡＳレイテンシープログラマブル ・ １ランク構成 ・ アンバッファードタイプ ・ ＯＤＴ（オンダイ ターミネーション） ・ ＭＰＲ（マルチパーパス レジスター） ・ ＰＡＳＲ（プログラマブル パーシャルアレイ セルフリフレッシュ） ・ 接続端子：電解金メッキ（ｔ≧０．７６μｍ） ・ Ｐｂフリー、ＲｏＨＳ対応品 Outline Drawing Unit: mm Front side 3.18 max 0.5 min 4.00 min 2.80 min Component area (Front) 1 120 47.00 1.27±0.10 71.00 133.35 -1- 30.00 (Back) 17.30 240 121 9.50 Back side SMD-2G68 SanMax Technologies Inc. Functional Block Diagram /CS0 DQS0 DQS0 DM0 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQS4 DQS4 DM4 DM CS DQS DQS I/O 0 I/O 1 D0 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 ZQ DM I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 CS DQS DQS DQ32 DQ33 DQ34 DQ35 DQ36 DQ37 DQ38 DQ39 DM I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 CS DQS DQS DQ40 DQ41 DQ42 DQ43 DQ44 DQ45 DQ46 DQ47 DM CS DQS DQS DQ48 DQ49 DQ50 DQ51 DQ52 DQ53 DQ54 DQ55 I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 DQ56 DQ57 DQ58 DQ59 DQ60 DQ61 DQ62 DQ63 I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 DQS5 DQS5 DM5 DQS1 DQS1 DM1 DM CS DQS DQS DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 D1 ZQ DQS2 DQS2 DM2 DQS6 DQS6 DM6 DM CS DQS DQS DQ16 DQ17 DQ18 DQ19 DQ20 DQ21 DQ22 DQ23 I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 D2 ZQ DQS3 DQS3 DM3 D4 ZQ D5 ZQ D6 ZQ DQS7 DQS7 DM7 DM DM CS DQS DQS DQ24 DQ25 DQ26 DQ27 DQ28 DQ29 DQ30 DQ31 I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 D3 ZQ CS DQS DQS D7 ZQ Serial PD SCL BA0–BA2 A0-AN BA0–BA2: SDRAMs D0–D7 A0-AN : SDRAMs D0-D7 RAS RAS: SDRAMs D0–D7 CAS CAS: SDRAMs D0–D7 CKE0 CKE: SDRAMs D0–D7 WE ODT0 WE: SDRAMs D0–D7 CK0 CK0 CK: SDRAMs D0–D7 CK: SDRAMs D0–D7 RESET SDA WP A0 A1 A2 SA0 SA1 SA2 V DDSPD V DD/V DDQ ODT: SDRAMs D0–D7 RESET: SDRAMs D0–D7 SPD D0–D7 V REFDQ D0–D7 V SS D0–D7 VREF CA D0–D7 -2- Notes: 1. DQ-to-I/O wiring is shown recommended but may be charged. 2. DQ/DQS/DQS /ODT/DM/CKE/S relationships must be maintained as shown. 3. DQ, DM, DQS/DQS resistors: Refer to associated topologydiagram.
© Copyright 2024 ExpyDoc
![[New]SH7709S、SH7729R、SH7727グループ新パッケージ品](http://s3.expydoc.com/store/data/009871081_1-86e1911a73f6e028ea310891596929f9-250x500.png)
