Xilinx版
Xilinx版TOE10GTOE10G-IPコアのご
IPコアのご紹介
コアのご紹介 Ver1.2J
最高速の
最高速のPCインターフェイスを
PCインターフェイスを実現
インターフェイスを実現
2016/8/1
Design Gateway
Page 1
アジェンダ
• 10GbE&TCP/IP概要
10GbE&TCP/IP概要
– 10GbEでの
10GbEでのTCP/IP
でのTCP/IP実装
TCP/IP実装メリット・デメリット
実装メリット・デメリット
• TOE10G
TOE10G-IPコアの
IPコアの概要
コアの概要
• コアの動作
コアの動作
– 初期化
– 高速送信
– 高速受信
• ユーザ
ユーザI/F
I/F・
I/F・バッファ容量
バッファ容量のパラメタライズ
容量のパラメタライズ
• リファレンス・デザイン
• リソース例
リソース例・実機パフォーマンス
実機パフォーマンス例
パフォーマンス例
2016/8/1
Design Gateway
Page 2
10GbE概要
10GbE概要
• 10GbE (10ギガビット・イーサネット
(10ギガビット・イーサネット)
ギガビット・イーサネット)とは
–
–
–
業界標準の
業界標準の高速ネットワーク・インターフェイス
高速ネットワーク・インターフェイス
10Gbpsの
0Gbpsの転送速度
光ケーブルと
ダイレクトアタッチは
多様な
多様な接続方法が
接続方法が混在する
混在する TOE10GTOE10G-IPの
IPの適用が
適用が可能
接続方法
長所
短所
備考
光ケーブル
低レイテンシ(100ns)
長距離
高価
光モジュール+
ケーブルが必要
ダイレクトアタッチ
低価格
短距離(最大57m程度)
SFP+ソケットに
直接挿入
10GBASE-T
低価格,
汎用(RJ-45)
高レイテンシ
(2us)
特殊(LDPC)な符
号化方式
10GbEの主な接続方法
2016/8/1
Design Gateway
Page 3
10GbEでの
10GbEでのTCP/IP
でのTCP/IP実装
TCP/IP実装メリット
実装メリット
• TCP/IPの
TCP/IPの実装メリット
実装メリット
– イーサネットの
イーサネットの標準
標準プロトコル
標準プロトコル規格
プロトコル規格
– データの欠損
転送データの
データの信頼性
データの欠損がなく
欠損がなく転送
がなく転送
データの信頼性が
信頼性が確保される
確保される
– 多くのOS
くのOSが
OSが標準でプロトコルスタックを
標準でプロトコルスタックを持
でプロトコルスタックを持っている
• TCP/IPの
TCP/IPの実装デメリット
実装デメリット
– TCP
TCPのプロトコル
のプロトコル処理
のプロトコル処理が
処理が複雑で
複雑でCPUの
CPUの負荷が
負荷が大きい
– パフォーマンスが上
パフォーマンスが上がらない（
がらない（実効転送効率30%
実効転送効率30%～
30%～40%）
40%）
– ハイエンドの高価
ハイエンドの高価な
高価なCPUが
CPUが必要となる
必要となる
2016/8/1
Design Gateway
Page 4
TOE10GTOE10G-IPコアの
IPコアの概要
コアの概要
•
•
•
•
10GbE対応
10GbE対応の
対応のTCP/IPオフロード・エンジン・コア
TCP/IPオフロード・エンジン・コア
ユーザ回路
ユーザ回路と
回路とXilinx製
Xilinx製EMACコアの
EMACコアの間
コアの間に挿入
TCPの
TCPの送信・
送信・受信の
受信の両方向の
両方向の処理を
処理を完全HW
完全HW化
HW化
Full Duplex(送受信同時
Duplex(送受信同時)
送受信同時)通信をサポート
通信をサポート
Xilinx標準
Xilinx標準MAC
標準MACコア
MACコア
TOE10G-IPコア・ブロック図
2016/8/1
Design Gateway
Page 5
TOE10GTOE10G-IPコアの
IPコアの特長
コアの特長１
特長１
• TCP/IP処理
TCP/IP処理を
処理を完全ロジック・ハードウエア
完全ロジック・ハードウエア化
ロジック・ハードウエア化
– CPU
CPUなしでの
なしでの組込
なしでの組込みシステム
組込みシステム実装
みシステム実装が
実装が可能！
可能！
– CPUシステムでは
CPUシステムではCPU
システムではCPU負荷
CPU負荷がゼロ
負荷がゼロ!
がゼロ!
• 送信のみ
送信のみ/
のみ/受信のみ
受信のみ/
のみ/同時送受信を
同時送受信を高速転送
– 1200MByte/secの
200MByte/secの実パフォーマンス
– 同時送受信でも
同時送受信でも送受信
でも送受信とも
送受信とも920MByte/sec
とも920MByte/sec以上
920MByte/sec以上
• 転送データの
転送データの信頼性
データの信頼性を
信頼性を確保
– 送信時
送信時：
：ACK抜
ACK抜け/重複/
重複/タイムアウト等
タイムアウト等で自動リトライ
自動リトライ
– 受信時：
受信時：シーケンス番号
シーケンス番号を
番号を評価し
評価し返信ACK
返信ACKを
ACKを自動制御
2016/8/1
Design Gateway
Page 6
TOE10GTOE10G-IPコアの
IPコアの特長
コアの特長２
特長２
• データバッファ容量
データバッファ容量を
容量を選択可能
– FPGAメモリ・リソースとパフォーマンスからユーザが
FPGAメモリ・リソースとパフォーマンスからユーザが選択
メモリ・リソースとパフォーマンスからユーザが選択
• Xilinx純正
Xilinx純正10GEMAC
純正10GEMACコア
10GEMACコア(
コア(EFEF-DIDI-10GEMAC)に
10GEMAC)に対応
– 直結可能のため
直結可能のため接続用
のため接続用の
接続用の外部ロジック
外部ロジック不要
ロジック不要
• 実機動作リファレンス・デザインを
実機動作リファレンス・デザインを用意
リファレンス・デザインを用意
– Xilinx
Xilinx評価
評価ボードで
評価ボードで動作
ボードで動作するプロジェクト
動作するプロジェクト
– 購入前にパフォーマンス・
購入前にパフォーマンス・信頼性
にパフォーマンス・信頼性の
信頼性の実機評価を
実機評価を検証可能
– 製品のリファレンスはコア
製品のリファレンスはコア以外
のリファレンスはコア以外の
以外の全回路をソースで
全回路をソースで添付
をソースで添付
2016/8/1
Design Gateway
Page 7
TOE10GTOE10G-IPコアの
IPコアの動作概要
コアの動作概要
• リセット
リセット状態
状態でパラメータ
状態でパラメータ(
でパラメータ(IP&
IP&MACｱﾄﾞﾚｽ
MACｱﾄﾞﾚｽ等
ｱﾄﾞﾚｽ等)を設定
• リセット解除
リセット解除で
解除で初期化(
初期化(ARP等
ARP等)を実行
• 初期化完了後ポートをオープン
ポートをオープン((アクティブ/
初期化完了後ポートをオープン
アクティブ/
パッシブ)
パッシブ)
• 送信・
送信・受信は
受信は独立して
独立して動作
して動作(
動作(同時送受信可)
同時送受信可)
• パラメータ変更
パラメータ変更はリセット
変更はリセット状態
はリセット状態で
状態で実施
(転送長/
転送長/パケット長
パケット長はビジー以外
はビジー以外の
以外の状態で
状態で変更可)
変更可)
コアの状態遷移図
2016/8/1
Design Gateway
Page 8
初期化動作
• パラメータの初期値設定
パラメータの初期値設定
– コアのリセット
コアのリセット維持中
維持中にユーザ
維持中にユーザ回路
にユーザ回路より
回路より設定
より設定
– IPおよび
IPおよびMAC
およびMACアドレス・ポート
MACアドレス・ポート番号
アドレス・ポート番号を
番号を指定
– 設定を
設定を完了するとリセットを
完了するとリセットを解除
するとリセットを解除
• リセット解除後
リセット解除後ARP
解除後ARP実行
ARP実行
– 接続
接続ターゲットに
ターゲットに対
ターゲットに対してARP
してARPを
ARPを発行
– 実行結果からターゲット
実行結果からターゲットMAC
からターゲットMACアドレス
MACアドレス情報
アドレス情報を
情報を自動更新
ユーザ回路
ユーザ回路
ARP
コア内部
コア内部ﾊﾟﾗﾒｰﾀ
内部ﾊﾟﾗﾒｰﾀ
コア内部
コア内部ﾊﾟﾗﾒｰﾀ
内部ﾊﾟﾗﾒｰﾀ
ﾘｾｯﾄ解除
ﾘｾｯﾄ解除
リセット中
リセット中にユーザ回路
にユーザ回路か
回路か
らパラメータをセット
2016/8/1
MAC Adr
接続
ターゲット
リセット解除後
リセット解除後ARP
解除後ARPで
ARPで
MACｱﾄﾞﾚｽ
MACｱﾄﾞﾚｽ情報
ｱﾄﾞﾚｽ情報を
情報を更新
Design Gateway
Page 9
高速送信
• 送信パケットの
送信パケットの生成
パケットの生成
– ユーザ
ユーザ回路
回路は
回路は送信データを
送信データをFIFO
データをFIFO I/Fで
I/Fで書込み
書込み
– 送信データをフレームサイズで
送信データをフレームサイズで分割
データをフレームサイズで分割
– ヘッダと送信
データを結合
結合し
ヘッダと送信データを
送信データを
結合し10GEMACへ
10GEMACへ出力
• 自動再送機能
– ターゲットからの
ターゲットからのACK
ACKを
ACKを常時チェック
常時チェック
– ACK抜
ACK抜け/重複/
重複/タイムアウト等
タイムアウト等の異常ACK
異常ACKを
ACKを検出
– 異常ACK
じて適切
適切な
異常ACKの
ACKの種類に
種類に応じて
適切な再送データを
再送データを用意
データを用意
2016/8/1
Design Gateway
Page 10
送信パケットの
送信パケットの生成
パケットの生成
• 送信データにヘッダを
送信データにヘッダを自動的
データにヘッダを自動的に
自動的に付加し
付加しEMACへ
EMACへ転送
– データはコア
データはコア内
内にてフレーム・サイズで分割
にてフレーム・サイズで分割
– チェックサムやシーケンス番号
チェックサムやシーケンス番号などもコアが
番号などもコアが自動生成
などもコアが自動生成
非Jumboﾌﾚｰﾑ
Jumboﾌﾚｰﾑ=14
ﾌﾚｰﾑ=1456Byte
=1456Byte
Jumboﾌﾚｰﾑ
Jumboﾌﾚｰﾑ=8960
ﾌﾚｰﾑ=8960Byte
=8960Byte
フレームごとに分割
フレームごとに分割
ヘッダを結合
ヘッダを結合
送信データのパケット生成
2016/8/1
Design Gateway
Page 11
自動再送機能
• 専用設計された
専用設計された特殊
された特殊な
特殊なFIFOで
FIFOで再送を
再送を実装
– 正常
正常ACK
ACKで
ACKで読み出しポインタを進
しポインタを進める
– 異常ACK
異常ACKの
ACKの場合コアは
場合コアは適切
コアは適切な
適切な位置にポインタを
位置にポインタを戻
にポインタを戻す
– ポインタ制御
ポインタ制御・
制御・再送の
再送の実行をコアが
実行をコアが自動制御
をコアが自動制御
ACKエラーでデータ
ACKエラーでデータ読
エラーでデータ読み
出しポインタを戻
しポインタを戻す
正常ACK
正常ACK受信
ACK受信でデータ
受信でデータ読
でデータ読み
出しポインタを進
しポインタを進める
送信データ
送信データ
読み出しポインタ
正常ACK
正常ACK未着
ACK未着で
未着で送信が
送信が確認されていないデータは
確認されていないデータはFIFO
されていないデータはFIFOに
FIFOに
残るようコアはユーザ回路
るようコアはユーザ回路からの
回路からの書込
からの書込みを
書込みを制御
みを制御
送信データ
送信データ
書き込みポインタ
特殊FIFOによる再送機能
2016/8/1
Design Gateway
Page 12
高速受信
• 受信パケットのヘッダ・チェック
受信パケットのヘッダ・チェック
– 受信対象でない
受信対象でない場合
でない場合やチェックサム・エラーの
場合やチェックサム・エラーの場合
やチェックサム・エラーの場合は
場合は破棄
• データ並
データ並び替え
– シーケンス
シーケンス番号
番号の
番号の入れ替え発生時に
発生時に並び替え
– 受信済みデータの
受信済みデータの再送要求
みデータの再送要求を
再送要求を防ぎ転送効率を
転送効率を維持
– 並び替え処理できない
処理できない場合
できない場合は
場合は重複ACK
重複ACKで
ACKで再送要求
• 重複データの
重複データの結合
データの結合
– 受信
受信データが
データが前回受信
データが前回受信パケットと
前回受信パケットと重複
パケットと重複する
重複する部分
する部分を
部分を検出
– 重複箇所のみ
破棄し
し連続データとして
重複箇所のみ破棄
のみ破棄
連続データとして復元
データとして復元
2016/8/1
Design Gateway
Page 13
受信パケットのヘッダ・チェック
受信パケットのヘッダ・チェック
• 受信ヘッダのチェック・サムが
受信ヘッダのチェック・サムが正
ヘッダのチェック・サムが正しいことを確認
しいことを確認
– 更に以下の
以下の条件を
条件を満たすこともコアが確認
たすこともコアが確認
Byteｵﾌｾｯﾄ
0-5
6-11
12-13
14
20
23
26-29
30-33
ﾌﾟﾛﾄｺﾙ
データ内容
ICMP あて先MACアドレス
ICMP 送信元MACアドレス
ICMP タイプ
IP
ﾊﾞｰｼﾞｮﾝ/ﾍｯﾀﾞ長
IP
ﾌﾗｸﾞ/ﾌﾗｸﾞﾒﾝﾄOFS
IP
ﾌﾟﾛﾄｺﾙ番号
IP
送信元IPアドレス
IP
あて先IPアドレス
34-35
36-37
38-41
TCP
TCP
TCP
送信元ポート番号
あて先ポート番号
シーケンス番号
確認条件
SML/SMHレジスタで設定したコアのMACアドレスと一致
ARPで検出した通信ターゲットのMACアドレスと一致
0x0800 (IPパケット)であること
0x45 （IPv4, IPヘッダ長=20）であること
下位６ビットがゼロ(ﾌﾗｸﾞﾒﾝﾄの有無ﾁｪｯｸ)であること
0x06(TCPパケット）であること
DIPレジスタで設定した通信ターゲットのIPアドレスと一致
SIPレジスタで設定したコアのIPアドレスと一致
DPNレジスタで設定/パッシブオープンで
取得した通信ターゲットのポート番号と一致
SPNレジスタで設定したコアのポート番号と一致
前回処理時のシーケンス番号との差分がコアで処理可能範囲内
受信パケット・ヘッダの確認条件
2016/8/1
Design Gateway
Page 14
データ並
データ並び替え
• シーケンス番号
シーケンス番号がスキップした
番号がスキップした（
がスキップした（ロスト）
ロスト）場合に
場合に機能
– ロスト
ロスト状態
状態を
状態を解消するパケット
解消するパケット以外
するパケット以外は
以外は受信しない
受信しない
– スキップ部
のデータを回復
回復するロスト
スキップ部のデータを
回復するロスト解消
するロスト解消パケットのみ
解消パケットのみ受信
パケットのみ受信
• データ並
データ並び替え
– ロスト
ロスト解消
解消パケットからデータの
解消パケットからデータの連続性
パケットからデータの連続性を
連続性を完全に
完全に復元
– 受信済みデータは
受信済みデータは再送要求
みデータは再送要求せずパフォーマンスを
再送要求せずパフォーマンスを維持
せずパフォーマンスを維持
①
①
①
①
①
②
③
②
③
②
③
③
④
③
(正しい受信
しい受信ﾊﾟｹｯﾄ
受信ﾊﾟｹｯﾄ)
ﾊﾟｹｯﾄ)
②をﾛｽﾄし③を受信
②をﾛｽﾄし③を受信
×
②
④
④
②以外を
以外を拒否
③
正常に
正常に復帰
②を受信
②を受信
受信済みの③は
受信済みの③は再送不要
みの③は再送不要!
再送不要!
2016/8/1
Page 15
Design Gateway
重複データの
重複データの結合
データの結合
• データの重複
データの重複を
重複を検出し
検出し自動的に
自動的に補正
– シーケンス
シーケンス番号
番号から
番号から受信
から受信データの
受信データの重複
データの重複を
重複を検出
– 重複箇所のみ
重複箇所のみ破棄
のみ破棄し
破棄し連続データとして
連続データとして復元
データとして復元
今回ﾊﾟｹｯﾄの
今回ﾊﾟｹｯﾄの後半
ﾊﾟｹｯﾄの後半
8000Byteのみ
のみ格納
8000Byte
のみ格納
8960Byte
8960Byte
8960Byte
8000Byte
前回SEQ#
前回SEQ#
=0
今回SEQ#
今回SEQ#
=8960
前回SEQ#
前回SEQ#
=0
今回SEQ#
今回SEQ#
=8000
今回ﾊﾟｹｯﾄの
今回ﾊﾟｹｯﾄの重複
ﾊﾟｹｯﾄの重複データ
重複データ
960Byte
960Byteを
Byteを破棄
重複がない
重複がない場合
がない場合はその
場合はその
まま受信
まま受信ﾊﾞｯﾌｧに
受信ﾊﾞｯﾌｧに格納
ﾊﾞｯﾌｧに格納
受信ﾊﾞｯﾌｧ
受信ﾊﾞｯﾌｧ
2016/8/1
受信ﾊﾞｯﾌｧ
受信ﾊﾞｯﾌｧ
Design Gateway
Page 16
④
ユーザ・インターフェース(
ユーザ・インターフェース(制御)
制御)
• レジスタI/F
レジスタI/F、
I/F、送信FIFO
送信FIFO I/F、
I/F、受信FIFO
受信FIFO I/Fの３
I/Fの３種類
の３種類
– レジスタ
レジスタI/F
I/Fは
I/Fは初期パラメータの
初期パラメータの設定
パラメータの設定、
設定、方向切り
方向切り替え指示
– 送信データ・
受信データ
データ用
送信データ・受信
データ・受信
データ用I/Fは
I/Fは標準的な
標準的なFIFO I/F
Clk
[レジスタの書込
レジスタの書込み
書込み]
①アドレスとデータを
設定し
設定しWrEnで
WrEnで書込み
書込み
2
RegAddr[3:0]
A0
RegWrData[31:0]
D0
RegWrEn
RegRdData[31:0]
A1
1
D1
3
[レジスタの読出
レジスタの読出し
読出し]
②アドレスを与
与えたる
②アドレスを
③次クロックで有効
クロックで有効
データが出力
データが出力
レジスタI/Fのタイムチャート
2016/8/1
Design Gateway
Page 17
ユーザ・インターフェース(
ユーザ・インターフェース(データ)
データ)
[送信データの
送信データの書込
データの書込み
書込み]
①データをWrEn
①データをWrEnで
WrEnで書込み
書込み
②Fullになってから
Fullになってから4
になってから4クロック
以内にライト
以内にライト中断
にライト中断
③Flushで
FlushでFIFOクリア
FIFOクリア
送信FIFO I/Fのタイムチャート
[受信データの
受信データの読
データの読み出し]
①非Emptyで
EmptyでRdEnにて
RdEnにて読出
にて読出し
読出し
②次のクロックでデータ出力
のクロックでデータ出力
③Emptyではリード
Emptyではリード禁止
ではリード禁止
④Flushで
FlushでFIFOクリア
FIFOクリア
受信FIFO I/Fのタイムチャート
2016/8/1
Design Gateway
Page 18
データ・バッファ容量
データ・バッファ容量の
容量の設定
• ３種類のデータ・バッファをパラメタライズで
種類のデータ・バッファをパラメタライズで設定可能
のデータ・バッファをパラメタライズで設定可能
① 送信データ・バッファ
送信データ・バッファ：
データ・バッファ： 4KByte～
KByte～64KByte
64KByte
② 送信パケット・バッファ
送信パケット・バッファ：
パケット・バッファ： 4KByte～
4KByte～16KByte
16KByte
③ 受信データ・バッファ
受信データ・バッファ：
データ・バッファ： 4KByte～
4KByte～64KByte
64KByte
• リソースとパフォーマンスの最適点
リソースとパフォーマンスの最適点を
最適点を調整できる
調整できる
ジェネリック名
ジェネリック名
TxBufBitWidth
設定範囲
9 -1 3
説明
送信データ・バッファ・サイズをアドレス・ビット
送信データ・バッファ・サイズをアドレス・ビット幅
データ・バッファ・サイズをアドレス・ビット幅で設定します
設定します。
します。
例えば 9 の場合 4K バイト、
バイト、13 の場合 64K バイトとなります。
バイトとなります。
TxPacBitWidth
9 -1 1
送信パケット・バッファ・サイズをアドレス・ビット
送信パケット・バッファ・サイズをアドレス・ビット幅
パケット・バッファ・サイズをアドレス・ビット幅で設定します
設定します。
します。
例えば 9 の場合 4K バイト、
バイト、11 の場合 16K バイトとなります。
バイトとなります。
RxBufBitWidth
9 -1 3
受信データ・バッファ・サイズをアドレス・ビット
受信データ・バッファ・サイズをアドレス・ビット幅
データ・バッファ・サイズをアドレス・ビット幅で設定します
設定します。
します。
例えば 9 の場合 4K バイト、
バイト、13 の場合 64K バイトとなります。
バイトとなります。
各データ・バッファはパラメタライズで設定できる
2016/8/1
Design Gateway
Page 19
評価用Bit
評価用Bitファイル
Bitファイル
• 標準ボード
標準ボード(KC705/VC707)で動作する
動作するbit
するbitファイル
bitファイル
– 転送パフォーマンス
転送パフォーマンス測定
パフォーマンス測定・データベリファイ
測定・データベリファイ確認
・データベリファイ確認
2016/8/1
Design Gateway
Page 20
リファレンス・デザイン
• 実機動作するデザインプロジェクト
実機動作するデザインプロジェクト
– コア部以外
コア部以外の
部以外の全回路をソースコードで
全回路をソースコードで製品
をソースコードで製品に
製品に標準添付
User Module
PacSel
Tx Packet Size
Register
TCPTxFfFull
rPacketSizeSet
Tx Packet
Counter
TCPT xFfWrEn
TxFfDataCnt
TxPatt
Generator
RxPatt
Generator
rRxFfRdEn
TCPTxFfWrData
TCPRxFfRdEmpty
DFF
TCPRxFfRdEn
rExpPatt
ErrLED
TCPRxFfRdData
Comparator
TOE2-IP
ConnOn
StartSW
Debounce
rStartCnt
RegAddr
rState
ModeSel
State
Machine
State
Decoder
RegWrEn
RegWrData
RegRdData
GMII I/F
MAC I/F
EMAC
TCPCtrlTest. vhd
評価ボードで実動作するプロジェクト
2016/8/1
Design Gateway
リファレンス・デザイン・ブロック図
Page 21
リファレンスと実機評価
リファレンスと実機評価による
実機評価による開発
による開発
• リファレンス+
リファレンス+評価ボードによる
評価ボードによる確実
ボードによる確実な
確実な開発
–
–
–
–
まず最初
まず最初に
最初に製品添付のリファレンスで
製品添付のリファレンスで実機動作
のリファレンスで実機動作を
実機動作を確認
そこからユーザ製品
そこからユーザ製品に
製品に向け少しずつ編集
しずつ編集
編集ごとに
編集ごとに実機動作
ごとに実機動作を
実機動作をStep by Stepで
Stepで確認
問題があれば１ステップ
問題があれば１ステップ前
があれば１ステップ前に戻るだけで
動く状態にすぐ
状態にすぐ復帰
にすぐ復帰できる
復帰できる
大きな後戻
きな後戻りがなく
後戻りがなく確実
りがなく確実で
確実で短期間での
短期間での製品開発
での製品開発が
製品開発が可能!
可能!
2016/8/1
Design Gateway
Page 22
消費リソース
消費リソース
• 7シリーズFPGA
シリーズFPGAのコア
FPGAのコア単体消費
のコア単体消費リソース
単体消費リソース
– 送信ﾃﾞｰﾀ･ﾊﾞｯﾌｧ
送信ﾃﾞｰﾀ･ﾊﾞｯﾌｧ=64
ﾃﾞｰﾀ･ﾊﾞｯﾌｧ=64KByte
=64KByte、
KByte、送信ﾊﾟｹｯﾄ・ﾊﾞｯﾌｧ
送信ﾊﾟｹｯﾄ・ﾊﾞｯﾌｧ
=16KByte
=16KByte、
KByte、受信ﾃﾞｰﾀ・ﾊﾞｯﾌｧ
受信ﾃﾞｰﾀ・ﾊﾞｯﾌｧ=
ﾃﾞｰﾀ・ﾊﾞｯﾌｧ=64KByteの
64KByteの最大設定時
ファミリ
ターゲット・デバイス
Fmax
(MHz)
Slice Slice
1
2
Regs LUTs Slices IOB RAMB36E1
KintexKintex-7
XC7K325TXC7K325T-2FFG900
156.25
3009
3287
1227 363
38
Vivado2014.1
VirtexVirtex-7
XC7VX485TXC7VX485T-2FFG1761
156.25
3009
3287
1219 363
38
Vivado2014.1
Design
Tools
TOE10G-IPコア単体コンパイル結果
送受信ともバッファを
送受信ともバッファを最大
ともバッファを最大に
最大に設定した
設定した場合
した場合です
場合です。
です。
バッファ容量
容量を
バッファ
容量を削減すれば
削減すればBRAM
すればBRAM消費
BRAM消費リソースを
消費リソースを節約
リソースを節約できます
節約できます。
できます。
2016/8/1
Page 23
Design Gateway
送信パ
送信パフォーマンス
32Gバイト・データを
32Gバイト・データを
ジャンボフレーム(8960
(8960バ
ジャンボフレーム
(8960バ
イト)
イト)でFPGAFPGA->PCへ
>PCへ転送
送信パフォーマンス
送信パフォーマンス
1200MByte/sec!
KC705ボードでの送信(FPGA->PC)評価結果
2016/8/1
Design Gateway
Page 24
受信パ
受信パフォーマンス
32Gバイト・データを
32Gバイト・データを
ジャンボフレームで
PCPC->FPGAへ
>FPGAへ転送
受信パフォーマンス
受信パフォーマンス
1220MByte/sec!
KC705ボードでの受信(PC->FPGA)評価結果
2016/8/1
Design Gateway
Page 25
TOE10GTOE10G-IPのアプリケーション
IPのアプリケーション
• FAなどにおけるデータ
FAなどにおけるデータ転送
などにおけるデータ転送
– 医療系
医療系の
の画像処理装置の
画像処理装置の採用例が
採用例が多い
– 欠落が
欠落が許されないセンサーデータなどをPC
されないセンサーデータなどをPCに
PCに転送
• NAS, iSCSIなどの
iSCSIなどのTCP
などのTCPを
TCPを用いたストレージ
– TCPの
TCPの負荷を
負荷を大幅に
大幅に軽減し
軽減し、転送速度UP
転送速度UP
• 監視カメラデータの
監視カメラデータの転送
カメラデータの転送
– TCPの
TCPの負荷が
負荷が軽くなり、
くなり、コストダウン、
コストダウン、
低消費電力化が
低消費電力化が可能
2016/8/1
Design Gateway
Page 26
低価格ソリューション
低価格ソリューション
• SFP+ダイレクト・アタッチ・ケーブル
SFP+ダイレクト・アタッチ・ケーブル
–
–
–
FPGAトランシーバが
FPGAトランシーバが10GbE
トランシーバが10GbEシリアル・バスに
10GbEシリアル・バスに直結
シリアル・バスに直結
銅線ケーブルのため
銅線ケーブルのため低
コスト(1万円程度)
ケーブルのため低コスト(1
(1-2万円程度)
ケーブル長
ケーブル長は数メートル(
メートル(市販品では
市販品では最長
では最長7m)
最長7m)
Amazon.comでの価格例
2016/8/1
(3mケーブル：2016/8/1現在)
Design Gateway
Page 27
問い合わせ
• ホームページに詳細
ホームページに詳細な
詳細な技術資料を
技術資料を用意
– http://www.dgway.com/TOE10Ghttp://www.dgway.com/TOE10G-IP_X.html
• 問い合わせ
– 株式会社
株式会社Design
Design Gateway
– E-mail : [email protected]
– FAX : 050050-35883588-7915
2016/8/1
Design Gateway
Page 28
改版履歴
Rev.
1.0J
1.1J
1.2J
2016/8/1
日時
履歴
2014/6/26 日本語ﾌﾟﾚｾﾞﾝ初版リリース
2014/10/5 同時双方向(Full Duplex)に対応
2016/8/1 低価格ソリューションの内容更新
Design Gateway
Page 29

3位 3位