Mark2計画
武蔵工業大学
計測制御研究室
市川 武
Mark2要求スペック
• デジタルI/O(入力16bit×2,1bit×1)
(出力16bit×2)
• Ethernet
• 実時間パワースペクトル解析
Mark2(Ver.1)
①AD/DA card:ORS-112
FPGA:Xilinx Virtex2
16bit x4 ADC 2.5Msps
16bit x4 DAC 625Ksps
D I/O GP-IOからの入出力に利用
パワースペクトル(PSD)を実時間処理
3
3
D in
ADC
②DSP board:TMS320C6713DSK
DSP:32bit 浮動小数点 C6713
2400MIPS,1350MFLOPS
サーボ制御演算に利用
FPGA
(PSD)
DSP
LAN
③Network I/O:SUZAKU-S
FPGA:Xilinx Spartan 3E
32bit ソフトプロセッサ Microblaze
Ethernet I/O
OS:uCLinux
Ether
net
FPGA
(CPU)
D out
2
DAC
2
共有メモリ方式
マルチDSP用拡張インターフェース
平塚エンジニアリング製(HEG)
DSK6713IF/DPM
•
•
•
•
デュアルポートメモリを搭載している為、SRAMイメージでアクセス可能
共有メモリ方式により実現が非常に容易
1 対 多数 の構成も可能
マルチDSPを容易に実現可能
デジタル入出力拡張カード
• デジタル出力32bit x 2ポート
• デジタル出力16bit
+ デジタル入力16bit
• 高速応答(200nsec以内)が可能
平塚エンジニアリング製(HEG)
DSK6713IF/DO2
平塚エンジニアリング製(HEG)
DSK6713IF/DI2
• デジタル入力32bit x 2ポート
• デジタル入力16bit
+ デジタル出力16bit
• 高速応答(200nsec以内)が可能
Mark2(Ver.2)
From:GPIO
Spill:16bit
Intensity:16bit
Gate:1bit
Din
16bit×2
1bit×1
Dout
16bit×2
DSP(A)
(control)
DSP(B)
(PSD)
LAN
Ether
net
FPGA
(CPU)
To:GPIO
Qdsinput:16bit
物理的構成(Ver.2)
GPIO IN
GPIO IN
D-IO
TTL
D-IO
TTL
Gate
DSK6713IF/DO2
(デジタル出力16bit×2)
OPT
DSK6713IF/DI2
(デジタル入力16bit×2,1bit×1)
DSK6713IF/DPM1
(マルチDSP拡張インターフェース)
Spill
Intensity
汎用拡張ボード
TMS320C6713DSK System A
(制御演算)
GPIO IN
ADC
接続ケーブル
DSK6713IF/DPM1
(マルチDSP拡張インターフェース)
OPT
TMS320C6713DSK System B
(PSD)
HEG製ボードは最大8枚まで増設可能なので
AD/DAカード、DSK類の増設も可能
EQ
OPT
LANコネクタ
SUZAKU
メモリマップ
平塚製カード
SUZAKU