CPU実験 最終発表 4班 津田、富山、張本、高橋 概要 ➲ ➲ アーキテクチャ コンパイラ アーキテクチャ ➲ 32bit RISC型 ➲ 2段パイプライン、In order Issue/In Order Completion ➲ 高速化には特に寄与しないorz ➲ 周波数：50,000KHz ➲ キャッシュなし ➲ 32bit 汎用レジスタ×128個（int/float統合） 命令セット ➲ 固定長 3オペランド形式 ➲ ALU演算（整数・論理・比較・シフト） ➲ FPU演算（ ADD,SUB,MUL,INVSQRT,LESS,ITOF,FTOI） ➲ load/store, USB,拡張基盤I/O ➲ 分岐命令 ➲ 32bit 状 況 ➲ fib,ffib(FPUを使ってのFIB)動作 ➲ SRAM,USBコントローラ動作 ➲ レイトレ（USB）…？ ➲ 拡張基盤コントローラ コンパイラ ➲ ➲ ➲ 仕様・方針はほとんどMinCamlと同様 C言語で作成 最適化までは手が回らず… 悪あがき ➲ ➲ ➲ ➲ ➲ ➲ インライン展開 定数畳み込み 不要定義除去 11bit即値最適化 (レジスタ割り付け) その他、小技 動作状況 ➲ シミュレータ上での動作は確認済
© Copyright 2024 ExpyDoc
